JP2000049193A - 半導体素子の実装構造体 - Google Patents
半導体素子の実装構造体Info
- Publication number
- JP2000049193A JP2000049193A JP10217715A JP21771598A JP2000049193A JP 2000049193 A JP2000049193 A JP 2000049193A JP 10217715 A JP10217715 A JP 10217715A JP 21771598 A JP21771598 A JP 21771598A JP 2000049193 A JP2000049193 A JP 2000049193A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection pads
- resin material
- insulating substrate
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】回路基板と半導体素子との間に樹脂材を良好に
充填させることが可能な半導体素子の実装構造体を提供
する。 【解決手段】絶縁基板の上面に、一端部にメッキにより
形成された接続パッド３を有する複数個の回路導体２を
前記接続パッド３が千鳥状となるように被着・配列させ
るとともに前記回路導体２の接続パッド３に半導体素子
の端子を導電性接着材を介して直接接続させ、かつ該半
導体素子の外表面を樹脂材で被覆するとともに該樹脂材
の一部を半導体素子と絶縁基板との間隙に充填してなる
半導体素子の実装構造体において、前記接続パッド３
を、隣接する接続パッド間３−３に側面３ａ，３ａを対
向させた状態で千鳥状に配列させる。
充填させることが可能な半導体素子の実装構造体を提供
する。 【解決手段】絶縁基板の上面に、一端部にメッキにより
形成された接続パッド３を有する複数個の回路導体２を
前記接続パッド３が千鳥状となるように被着・配列させ
るとともに前記回路導体２の接続パッド３に半導体素子
の端子を導電性接着材を介して直接接続させ、かつ該半
導体素子の外表面を樹脂材で被覆するとともに該樹脂材
の一部を半導体素子と絶縁基板との間隙に充填してなる
半導体素子の実装構造体において、前記接続パッド３
を、隣接する接続パッド間３−３に側面３ａ，３ａを対
向させた状態で千鳥状に配列させる。
Description
【０００１】
【発明の属する技術分野】本発明は各種電子デバイスに
使用される半導体素子の実装構造体に関するものであ
る。
使用される半導体素子の実装構造体に関するものであ
る。
【０００２】
【従来の技術及びその課題】従来より、半導体素子の実
装方法として、フェースダウンボンディングが知られて
いる。
装方法として、フェースダウンボンディングが知られて
いる。
【０００３】このフェースダウンボンディングに使用さ
れる半導体素子の下面には電子回路以外に複数個の端子
が設けられており、これらの端子を回路基板の回路導体
に半田等の導電性接着材を介して接合することにより半
導体素子の実装が行われる。
れる半導体素子の下面には電子回路以外に複数個の端子
が設けられており、これらの端子を回路基板の回路導体
に半田等の導電性接着材を介して接合することにより半
導体素子の実装が行われる。
【０００４】尚、前記半導体素子の端子が半田接合され
る回路導体の表面には半田ぬれ性を向上させるために金
メッキやニッケルメッキ等から成る接続パッドが１μｍ
〜５μｍの厚みに被着されており、この接続パッドを介
して半導体素子の端子と回路基板上の回路導体とを半田
接合させることにより両者を確実に接続するようにして
いる。
る回路導体の表面には半田ぬれ性を向上させるために金
メッキやニッケルメッキ等から成る接続パッドが１μｍ
〜５μｍの厚みに被着されており、この接続パッドを介
して半導体素子の端子と回路基板上の回路導体とを半田
接合させることにより両者を確実に接続するようにして
いる。
【０００５】そして前記半導体素子は、該半導体素子を
大気中に含まれている水分等の接触による腐食等から保
護する目的で、樹脂材により被覆される。この樹脂材
は、例えば液状に成したエポキシ樹脂等の前駆体をディ
スペンサー等を用いて半導体素子が実装されている回路
基板上面の所定領域に塗布し、これを高温で加熱・硬化
させることによって半導体素子等を被覆するように形成
される。
大気中に含まれている水分等の接触による腐食等から保
護する目的で、樹脂材により被覆される。この樹脂材
は、例えば液状に成したエポキシ樹脂等の前駆体をディ
スペンサー等を用いて半導体素子が実装されている回路
基板上面の所定領域に塗布し、これを高温で加熱・硬化
させることによって半導体素子等を被覆するように形成
される。
【０００６】ところで、サーマルヘッドやＬＥＤヘッド
等のヘッド駆動用ＩＣとして用いられる半導体素子には
６４〜１４４個もの多数の出力端子が設けられており、
これらの出力端子は、通常、半導体素子の一辺に沿って
配列される。
等のヘッド駆動用ＩＣとして用いられる半導体素子には
６４〜１４４個もの多数の出力端子が設けられており、
これらの出力端子は、通常、半導体素子の一辺に沿って
配列される。
【０００７】しかしながら、このような多数の出力端子
を半導体素子の一辺に沿って一列に並べると、隣接する
出力端子間の間隔やこれら出力端子に対応した接続パッ
ド間の間隔が極めて狭くなることから、出力端子と回路
導体とを半田接合する際に両者を接合する半田が隣の半
田と短絡してしまい、半導体素子の接続信頼性を著しく
低下させる欠点を有していた。
を半導体素子の一辺に沿って一列に並べると、隣接する
出力端子間の間隔やこれら出力端子に対応した接続パッ
ド間の間隔が極めて狭くなることから、出力端子と回路
導体とを半田接合する際に両者を接合する半田が隣の半
田と短絡してしまい、半導体素子の接続信頼性を著しく
低下させる欠点を有していた。
【０００８】そこで上記欠点を解消するために、図４に
示す如く回路導体１２上の接続パッド１３を千鳥状（ジ
グザク状）に配列させ、これら接続パッド１３に対応す
る出力端子についても同様の千鳥状（ジグザク状）に配
置させておくことにより、隣接する接続パッド１３−１
３間の間隔や隣接する出力端子間の間隔に余裕を持た
せ、半田同士の短絡を防止することが提案されている。
示す如く回路導体１２上の接続パッド１３を千鳥状（ジ
グザク状）に配列させ、これら接続パッド１３に対応す
る出力端子についても同様の千鳥状（ジグザク状）に配
置させておくことにより、隣接する接続パッド１３−１
３間の間隔や隣接する出力端子間の間隔に余裕を持た
せ、半田同士の短絡を防止することが提案されている。
【０００９】ところが、前記接続パッド１３は、通常、
四角形状に形成されていることから、このような接続パ
ッド１３を千鳥状に配列させると、半導体素子上に樹脂
材の前駆体を塗布した際、該前駆体を半導体素子と回路
基板との間隙から半導体素子の直下領域に流し込もうと
しても、前駆体の流れが隣接する接続パッド１３の最近
接部で接続パッド１３の角部に引っ掛かって止まり、樹
脂材を半導体素子と回路基板との間に良好に充填させる
ことができなかった。その結果、半導体素子と回路基板
との間には大きな気泡が残存することとなり、このよう
な気泡に前駆体を硬化させる際の熱やサーマルヘッドの
使用時の熱などが印加されると、気泡の熱膨張によって
半導体素子の位置ズレや半田接合部の破損が誘発され、
結局、半導体素子の接続信頼性を低下させる欠点が誘発
される。
四角形状に形成されていることから、このような接続パ
ッド１３を千鳥状に配列させると、半導体素子上に樹脂
材の前駆体を塗布した際、該前駆体を半導体素子と回路
基板との間隙から半導体素子の直下領域に流し込もうと
しても、前駆体の流れが隣接する接続パッド１３の最近
接部で接続パッド１３の角部に引っ掛かって止まり、樹
脂材を半導体素子と回路基板との間に良好に充填させる
ことができなかった。その結果、半導体素子と回路基板
との間には大きな気泡が残存することとなり、このよう
な気泡に前駆体を硬化させる際の熱やサーマルヘッドの
使用時の熱などが印加されると、気泡の熱膨張によって
半導体素子の位置ズレや半田接合部の破損が誘発され、
結局、半導体素子の接続信頼性を低下させる欠点が誘発
される。
【００１０】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、本発明の半導体素子の実装構造体
は、絶縁基板の上面に、一端部にメッキにより形成され
た接続パッドを有する複数個の回路導体を前記接続パッ
ドが千鳥状となるように被着・配列させるとともに前記
回路導体の接続パッドに半導体素子の端子を導電性接着
材を介して直接接続させ、かつ該半導体素子の外表面を
樹脂材で被覆するとともに該樹脂材の一部を半導体素子
と絶縁基板との間隙に充填してなる半導体素子の実装構
造体であって、前記接続パッドは、隣接する接続パッド
間に側面を対向させた状態で千鳥状に配列していること
を特徴とするものである。
案出されたもので、本発明の半導体素子の実装構造体
は、絶縁基板の上面に、一端部にメッキにより形成され
た接続パッドを有する複数個の回路導体を前記接続パッ
ドが千鳥状となるように被着・配列させるとともに前記
回路導体の接続パッドに半導体素子の端子を導電性接着
材を介して直接接続させ、かつ該半導体素子の外表面を
樹脂材で被覆するとともに該樹脂材の一部を半導体素子
と絶縁基板との間隙に充填してなる半導体素子の実装構
造体であって、前記接続パッドは、隣接する接続パッド
間に側面を対向させた状態で千鳥状に配列していること
を特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は本発明の一形態にかかる実装
構造体に使用される回路基板の平面図、図２は図１をＸ
方向から見た斜視図、図３は本発明の一形態にかかる実
装構造体の断面図であり、１は絶縁基板、２は回路導
体、３は接続パッド、４は半導体素子、５は端子、６は
半田、７は樹脂材である。
て詳細に説明する。図１は本発明の一形態にかかる実装
構造体に使用される回路基板の平面図、図２は図１をＸ
方向から見た斜視図、図３は本発明の一形態にかかる実
装構造体の断面図であり、１は絶縁基板、２は回路導
体、３は接続パッド、４は半導体素子、５は端子、６は
半田、７は樹脂材である。
【００１２】前記絶縁基板１は、アルミナセラミックス
やガラス等の電気絶縁性材料から成り、その上面で複数
個の回路導体２や接続パッド３，半導体素子４，樹脂材
７等を支持するようになっている。
やガラス等の電気絶縁性材料から成り、その上面で複数
個の回路導体２や接続パッド３，半導体素子４，樹脂材
７等を支持するようになっている。
【００１３】前記絶縁基板１は、例えばアルミナセラミ
ックスから成る場合、アルミナ，シリカ，マグネシア等
のセラミック原料粉末に適当な有機溶媒、有機溶剤を添
加・混合して泥漿状に成すとともに、これを従来周知の
ドクターブレード法等を採用することによってセラミッ
クグリーンシートを得、しかる後、該セラミックグリー
ンシートに打ち抜き加工法により所定形状となし、これ
を高温（約1600℃）で焼成することによって製作され
る。
ックスから成る場合、アルミナ，シリカ，マグネシア等
のセラミック原料粉末に適当な有機溶媒、有機溶剤を添
加・混合して泥漿状に成すとともに、これを従来周知の
ドクターブレード法等を採用することによってセラミッ
クグリーンシートを得、しかる後、該セラミックグリー
ンシートに打ち抜き加工法により所定形状となし、これ
を高温（約1600℃）で焼成することによって製作され
る。
【００１４】またこのような絶縁基板１の上面には、複
数個の回路導体２が所定パターンに被着・形成される。
数個の回路導体２が所定パターンに被着・形成される。
【００１５】前記回路導体２は、例えばサーマルヘッド
に適用する場合、その多くが半導体素子４（ドライバＩ
Ｃ）の端子５より発せられる出力を発熱素子に印加する
給電配線としての作用を為し、例えばアルミニウム等の
金属を従来周知のスパッタリング法やフォトリソグラフ
ィー技術，エッチング技術等を採用することによって絶
縁基板１の上面に所定パターンに被着・形成される。
に適用する場合、その多くが半導体素子４（ドライバＩ
Ｃ）の端子５より発せられる出力を発熱素子に印加する
給電配線としての作用を為し、例えばアルミニウム等の
金属を従来周知のスパッタリング法やフォトリソグラフ
ィー技術，エッチング技術等を採用することによって絶
縁基板１の上面に所定パターンに被着・形成される。
【００１６】また前記回路導体２の一端部には、金メッ
キやニッケルメッキにより形成された厚み１μｍ〜５μ
ｍの接続パッド３が、回路導体２の配列方向にわたっ
て、例えば３列で千鳥状に配列するようにして被着・形
成される。
キやニッケルメッキにより形成された厚み１μｍ〜５μ
ｍの接続パッド３が、回路導体２の配列方向にわたっ
て、例えば３列で千鳥状に配列するようにして被着・形
成される。
【００１７】各々の接続パッド３には、隣接する接続パ
ッド３−３間の最近接部に、互いに対向する一対の平面
状の側面３ａが形成されており、この側面間の領域３ａ
−３ａを介して後述する樹脂材７の前駆体が半導体素子
４と絶縁基板１との間隙に導入される。
ッド３−３間の最近接部に、互いに対向する一対の平面
状の側面３ａが形成されており、この側面間の領域３ａ
−３ａを介して後述する樹脂材７の前駆体が半導体素子
４と絶縁基板１との間隙に導入される。
【００１８】これらの接続パッド３は、回路導体表面の
半田ぬれ性を向上させて回路導体２の一端部に半導体素
子４の端子５を良好に半田接合させるためのものであ
り、該接続パッド３を前述の金メッキやニッケルメッキ
等で形成しておくことにより、半導体素子４の端子５を
回路導体２の接続パッド３に半田７を介して確実に接続
させることができる。
半田ぬれ性を向上させて回路導体２の一端部に半導体素
子４の端子５を良好に半田接合させるためのものであ
り、該接続パッド３を前述の金メッキやニッケルメッキ
等で形成しておくことにより、半導体素子４の端子５を
回路導体２の接続パッド３に半田７を介して確実に接続
させることができる。
【００１９】尚、前記接続パッド３を千鳥状に配列する
のは、隣接する接続パッド３，３間の間隔に余裕を持た
せて、これら接続パッド３に接合される半田同士の短絡
を有効に防止するためであり、この千鳥配列の形態は、
本形態の如く３列とする場合に限られるものではなく、
２列であっても、４列以上であっても同様の目的を達成
することができる。
のは、隣接する接続パッド３，３間の間隔に余裕を持た
せて、これら接続パッド３に接合される半田同士の短絡
を有効に防止するためであり、この千鳥配列の形態は、
本形態の如く３列とする場合に限られるものではなく、
２列であっても、４列以上であっても同様の目的を達成
することができる。
【００２０】このような接続パッド３は従来周知の電界
メッキ法等を採用し、各回路導体２の一端部に金（Ａ
ｕ）やニッケル（Ｎｉ）等の半田ぬれ性が良好な金属を
所定厚みに被着させることによって隣接する接続パッド
３，３の最近接部に対向する一対の側面３ａを設けるよ
うにして形成される。
メッキ法等を採用し、各回路導体２の一端部に金（Ａ
ｕ）やニッケル（Ｎｉ）等の半田ぬれ性が良好な金属を
所定厚みに被着させることによって隣接する接続パッド
３，３の最近接部に対向する一対の側面３ａを設けるよ
うにして形成される。
【００２１】そして、このような接続パッド３や回路導
体２等が設けられている絶縁基板１の上面には半導体素
子４が従来周知のフェースダウンボンディングにて実装
される。
体２等が設けられている絶縁基板１の上面には半導体素
子４が従来周知のフェースダウンボンディングにて実装
される。
【００２２】前記半導体素子４は、例えばサーマルヘッ
ドに適用する場合、発熱素子の発熱を個別に制御するド
ライバＩＣとしての作用を為し、この場合、矩形状を成
すように形成される半導体素子４の下面には一方の長辺
に沿って６４〜１４４個の多数の出力用端子５が、他方
の長辺側には各種信号用端子やグランド用端子等が４〜
２０個程度設けられ、これらの端子５を絶縁基板上面の
対応する回路導体２に接続パッド３を介して半田接合さ
せることにより半導体素子４が絶縁基板１上に実装され
る。
ドに適用する場合、発熱素子の発熱を個別に制御するド
ライバＩＣとしての作用を為し、この場合、矩形状を成
すように形成される半導体素子４の下面には一方の長辺
に沿って６４〜１４４個の多数の出力用端子５が、他方
の長辺側には各種信号用端子やグランド用端子等が４〜
２０個程度設けられ、これらの端子５を絶縁基板上面の
対応する回路導体２に接続パッド３を介して半田接合さ
せることにより半導体素子４が絶縁基板１上に実装され
る。
【００２３】尚、半導体素子下面の一方の長辺に沿って
配列された多数の出力用端子５は、半導体素子４を絶縁
基板上面の所定位置に載置させた際、各端子５が対応す
る接続パッド３に対面するように配置される。従って、
回路導体２の接続パッド３が上述した如く３列で千鳥状
に配列されている場合、出力端子５も接続パッド３と全
く同じピッチで３列の千鳥状に配列されることとなる。
配列された多数の出力用端子５は、半導体素子４を絶縁
基板上面の所定位置に載置させた際、各端子５が対応す
る接続パッド３に対面するように配置される。従って、
回路導体２の接続パッド３が上述した如く３列で千鳥状
に配列されている場合、出力端子５も接続パッド３と全
く同じピッチで３列の千鳥状に配列されることとなる。
【００２４】そしてこのような半導体素子４はエポキシ
樹脂やシリコン樹脂等から成る樹脂材７によって被覆さ
れる。前記樹脂材７は、半導体素子４を大気中に含まれ
ている水分等の接触による腐食等から保護するためのも
のであり、例えばエポキシ樹脂から成る場合、液状に成
したエポキシ樹脂の前駆体をディスペンサー等を用いて
半導体素子４が実装されている絶縁基板１の上面所定領
域に塗布し、これを１５０〜２００℃の温度で加熱・硬
化させることにより半導体素子４を被覆するようにして
形成される。
樹脂やシリコン樹脂等から成る樹脂材７によって被覆さ
れる。前記樹脂材７は、半導体素子４を大気中に含まれ
ている水分等の接触による腐食等から保護するためのも
のであり、例えばエポキシ樹脂から成る場合、液状に成
したエポキシ樹脂の前駆体をディスペンサー等を用いて
半導体素子４が実装されている絶縁基板１の上面所定領
域に塗布し、これを１５０〜２００℃の温度で加熱・硬
化させることにより半導体素子４を被覆するようにして
形成される。
【００２５】このとき、半導体素子４の直下に配されて
いる回路導体２の接続パッド３は、隣接する接続パッド
３，３間の最近接部に、対向する側面３ａ，３ａを有し
ているため、半導体素子４上に塗布された樹脂材７の前
駆体は、毛細管現象により、この側面間の領域３ａ−３
ａを介して半導体素子４の中心部に向けて良好に流れ込
むとともに半導体素子４の直下に大量に導入され、その
結果、半導体素子４と絶縁基板１との間に残存する気泡
の量が少なくなる。従って、液状前駆体を硬化させる際
等に外部から熱が印加されても半導体素子４を所定位置
に良好に取着・実装させておくことが可能となり、これ
によって半導体素子の接続信頼性が著しく向上される。
いる回路導体２の接続パッド３は、隣接する接続パッド
３，３間の最近接部に、対向する側面３ａ，３ａを有し
ているため、半導体素子４上に塗布された樹脂材７の前
駆体は、毛細管現象により、この側面間の領域３ａ−３
ａを介して半導体素子４の中心部に向けて良好に流れ込
むとともに半導体素子４の直下に大量に導入され、その
結果、半導体素子４と絶縁基板１との間に残存する気泡
の量が少なくなる。従って、液状前駆体を硬化させる際
等に外部から熱が印加されても半導体素子４を所定位置
に良好に取着・実装させておくことが可能となり、これ
によって半導体素子の接続信頼性が著しく向上される。
【００２６】尚、隣接する接続パッド３の最近接部に形
成される一対の側面間の間隔３ａ−３ａは１０μｍ〜５
０μｍの範囲内に設定するのが好ましく、この範囲内に
設定しておくことにより樹脂材７の前駆体の粘度が１０
０ポイズ以下の場合に前述の毛細管現象をより良好に発
揮させることができ、樹脂材７の前駆体を半導体素子４
と絶縁基板１との間に極めて良好に充填させることが可
能となる。
成される一対の側面間の間隔３ａ−３ａは１０μｍ〜５
０μｍの範囲内に設定するのが好ましく、この範囲内に
設定しておくことにより樹脂材７の前駆体の粘度が１０
０ポイズ以下の場合に前述の毛細管現象をより良好に発
揮させることができ、樹脂材７の前駆体を半導体素子４
と絶縁基板１との間に極めて良好に充填させることが可
能となる。
【００２７】本発明は上述の形態に限定されるものでは
なく、本発明の要旨を逸脱しない範囲において種々の変
更、改良等が可能である。
なく、本発明の要旨を逸脱しない範囲において種々の変
更、改良等が可能である。
【００２８】例えば、上述の形態では３列で千鳥状に配
列する接続パッド３のうち、中央の列の接続パッドを六
角形とし、両側の列の接続パッドを五角形としたが、こ
のような形状に限られるものではなく、隣接する接続パ
ッドの最近接部に互いに対向して配置される一対の側面
が設けられている限り、接続パッドの形状は三角形や四
角形、八角形等であっても構わない。
列する接続パッド３のうち、中央の列の接続パッドを六
角形とし、両側の列の接続パッドを五角形としたが、こ
のような形状に限られるものではなく、隣接する接続パ
ッドの最近接部に互いに対向して配置される一対の側面
が設けられている限り、接続パッドの形状は三角形や四
角形、八角形等であっても構わない。
【００２９】また上述の形態において接続パッド３と回
路導体２との間に、両者間の密着力を高く維持するため
に、従来周知の無電界メッキ法等によってパラジウム
（Ｐｄ）層などを介在させておいても良い。
路導体２との間に、両者間の密着力を高く維持するため
に、従来周知の無電界メッキ法等によってパラジウム
（Ｐｄ）層などを介在させておいても良い。
【００３０】更に上述の形態においては接続パッド３を
単一の金属により形成したが、これに代えて、接続パッ
ド３を２種類以上の金属、例えばＮｉから成る第１接続
パッド上にＡｕから成る第２接続パッドを積層して２層
構造の接続パッド３となしたり、或いは３種類以上の金
属を順次積層した多層構造の接続パッド３となしても良
い。
単一の金属により形成したが、これに代えて、接続パッ
ド３を２種類以上の金属、例えばＮｉから成る第１接続
パッド上にＡｕから成る第２接続パッドを積層して２層
構造の接続パッド３となしたり、或いは３種類以上の金
属を順次積層した多層構造の接続パッド３となしても良
い。
【００３１】また更に上述の形態において絶縁基板１の
表面がガラスにより形成されている場合、絶縁基板１と
回路導体２との間に窒化珪素（Ｓｉ3 Ｎ4 ）やサイアロ
ン（Ｓｉ−Ａｌ−Ｏ−Ｎ）等から成る絶縁層を０．１μ
ｍ〜０．２μｍ程度の厚みに介在させておけば、回路導
体２を従来周知のエッチング技術等によって形成する際
に絶縁基板表面のガラスが浸食されるのを有効に防止す
ることができ、接続パッド３を回路導体２の表面により
強固に被着させておくことができる。従って絶縁基板１
の表面がガラスにより形成されている場合、絶縁基板１
と回路導体２との間に窒化珪素（Ｓｉ3 Ｎ4 ）やサイア
ロン（Ｓｉ−Ａｌ−Ｏ−Ｎ）等から成る絶縁層を０．１
μｍ〜０．２μｍ程度の厚みに介在させておくことが好
ましい。
表面がガラスにより形成されている場合、絶縁基板１と
回路導体２との間に窒化珪素（Ｓｉ3 Ｎ4 ）やサイアロ
ン（Ｓｉ−Ａｌ−Ｏ−Ｎ）等から成る絶縁層を０．１μ
ｍ〜０．２μｍ程度の厚みに介在させておけば、回路導
体２を従来周知のエッチング技術等によって形成する際
に絶縁基板表面のガラスが浸食されるのを有効に防止す
ることができ、接続パッド３を回路導体２の表面により
強固に被着させておくことができる。従って絶縁基板１
の表面がガラスにより形成されている場合、絶縁基板１
と回路導体２との間に窒化珪素（Ｓｉ3 Ｎ4 ）やサイア
ロン（Ｓｉ−Ａｌ−Ｏ−Ｎ）等から成る絶縁層を０．１
μｍ〜０．２μｍ程度の厚みに介在させておくことが好
ましい。
【００３２】
【発明の効果】本発明によれば、半導体素子の端子に接
続される接続パッドが、隣接する接続パッド間に、側面
同士を対向させた状態で千鳥状に配列しているため、半
導体素子を樹脂材で被覆する際、樹脂材の一部を、毛細
管現象により、対向する側面間の領域を介して半導体素
子の中心部に向けて良好に流し込み、半導体素子と絶縁
基板との間に残存する気泡の量を少なくすることができ
る。従って、樹脂材に外部から熱が印加されても半導体
素子を所定位置に良好に取着・実装させておくことが可
能となり、これによって半導体素子の接続信頼性が著し
く向上される。
続される接続パッドが、隣接する接続パッド間に、側面
同士を対向させた状態で千鳥状に配列しているため、半
導体素子を樹脂材で被覆する際、樹脂材の一部を、毛細
管現象により、対向する側面間の領域を介して半導体素
子の中心部に向けて良好に流し込み、半導体素子と絶縁
基板との間に残存する気泡の量を少なくすることができ
る。従って、樹脂材に外部から熱が印加されても半導体
素子を所定位置に良好に取着・実装させておくことが可
能となり、これによって半導体素子の接続信頼性が著し
く向上される。
【図１】本発明の一形態にかかる半導体素子の実装構造
体に使用される絶縁基板の要部を示す平面図である。
体に使用される絶縁基板の要部を示す平面図である。
【図２】図１をＸ方向から見た斜視図である。
【図３】本発明の一形態にかかる実装構造体の断面図で
ある。
ある。
【図４】従来の半導体素子の実装構造体に使用される回
路基板の要部を示す平面図である。
路基板の要部を示す平面図である。
１・・・絶縁基板 ２・・・回路導体 ３・・・接続パッド ４・・・半導体素子 ５・・・端子 ６・・・半田（導電性接着材） ７・・・樹脂材
Claims (1)
- 【請求項１】絶縁基板の上面に、一端部にメッキにより
形成された接続パッドを有する複数個の回路導体を前記
接続パッドが千鳥状となるように被着・配列させるとと
もに前記回路導体の接続パッドに半導体素子の端子を導
電性接着材を介して直接接続させ、かつ該半導体素子の
外表面を樹脂材で被覆するとともに該樹脂材の一部を半
導体素子と絶縁基板との間隙に充填してなる半導体素子
の実装構造体であって、前記接続パッドは、隣接する接
続パッド間に側面を対向させた状態で千鳥状に配列して
いることを特徴とする半導体素子の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21771598A JP3492919B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体素子の実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21771598A JP3492919B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体素子の実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049193A true JP2000049193A (ja) | 2000-02-18 |
| JP3492919B2 JP3492919B2 (ja) | 2004-02-03 |
Family
ID=16708612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21771598A Expired - Fee Related JP3492919B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体素子の実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3492919B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119093A (ja) * | 1999-10-19 | 2001-04-27 | Oki Electric Ind Co Ltd | 光モジュール |
| JP2002334901A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 半導体装置 |
| US7144758B2 (en) | 2003-05-20 | 2006-12-05 | Seiko Epson Corporation | Manufacturing method of semiconductor device, including differently spaced bump electrode arrays |
| CN102005429A (zh) * | 2009-09-02 | 2011-04-06 | 瑞萨电子株式会社 | Tcp型半导体器件 |
| US20130075897A1 (en) * | 2008-11-12 | 2013-03-28 | Renesas Electronics Corporation | Semiconductor integrated circuit device for driving display device and manufacturing method thereof |
-
1998
- 1998-07-31 JP JP21771598A patent/JP3492919B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119093A (ja) * | 1999-10-19 | 2001-04-27 | Oki Electric Ind Co Ltd | 光モジュール |
| JP2002334901A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 半導体装置 |
| US7144758B2 (en) | 2003-05-20 | 2006-12-05 | Seiko Epson Corporation | Manufacturing method of semiconductor device, including differently spaced bump electrode arrays |
| US20130075897A1 (en) * | 2008-11-12 | 2013-03-28 | Renesas Electronics Corporation | Semiconductor integrated circuit device for driving display device and manufacturing method thereof |
| CN102005429A (zh) * | 2009-09-02 | 2011-04-06 | 瑞萨电子株式会社 | Tcp型半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3492919B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705465B2 (en) | Surface-mount type optical semiconductor device and method for manufacturing the same | |
| US7176563B2 (en) | Electronically grounded heat spreader | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| JP3492919B2 (ja) | 半導体素子の実装構造体 | |
| JP3537699B2 (ja) | 半導体素子の実装構造体 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JP3477011B2 (ja) | サーマルヘッド | |
| JP3523418B2 (ja) | 配線基板 | |
| JP2005101270A (ja) | 半導体素子の実装構造体 | |
| JP3359521B2 (ja) | 半導体装置の製造方法 | |
| JPH01196132A (ja) | 集積回路装置 | |
| JP4217151B2 (ja) | 配線基板 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JP2004288661A (ja) | 配線基板 | |
| JPH0574943B2 (ja) | ||
| JP2004281470A (ja) | 配線基板 | |
| JPH09232339A (ja) | 半導体装置 | |
| JPH0982836A (ja) | 半導体素子搭載用配線基板 | |
| JPH11240190A (ja) | サーマルヘッド | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2004303885A (ja) | 実装基板および電子デバイス | |
| JP4469427B2 (ja) | 半導体装置 | |
| JP2006066424A (ja) | 配線基板 | |
| JPH08150749A (ja) | サーマルヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |