JP2004303885A - 実装基板および電子デバイス - Google Patents
実装基板および電子デバイス Download PDFInfo
- Publication number
- JP2004303885A JP2004303885A JP2003093806A JP2003093806A JP2004303885A JP 2004303885 A JP2004303885 A JP 2004303885A JP 2003093806 A JP2003093806 A JP 2003093806A JP 2003093806 A JP2003093806 A JP 2003093806A JP 2004303885 A JP2004303885 A JP 2004303885A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electronic device
- mounting substrate
- wiring layer
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】配線を簡単に高密度化できるようにした実装基板および電子デバイスを提供する。
【解決手段】フィルムキャリア１１と、このフィルムキャリア１１のＩＣ取付位置１９から所定方向へ延びるように当該フィルムキャリア１１の表面１１ａに設けられたインナーリード１３と、このフィルムキャリア１１のＩＣ取付位置１９から所定方向へ延びるように当該フィルムキャリア１１の裏面１１ｂに設けられたインナーリード１５とを備え、このフィルムキャリア１１のＩＣ取付位置１９には、当該フィルムキャリア１１の表面１１ａから裏面１１ｂに至る開口部１７が設けられ、インナーリード１５はこの開口部１７上まで延出している。フィルムキャリア１１の裏面１１ｂも配線領域として利用することができる。
【選択図】 図１
【解決手段】フィルムキャリア１１と、このフィルムキャリア１１のＩＣ取付位置１９から所定方向へ延びるように当該フィルムキャリア１１の表面１１ａに設けられたインナーリード１３と、このフィルムキャリア１１のＩＣ取付位置１９から所定方向へ延びるように当該フィルムキャリア１１の裏面１１ｂに設けられたインナーリード１５とを備え、このフィルムキャリア１１のＩＣ取付位置１９には、当該フィルムキャリア１１の表面１１ａから裏面１１ｂに至る開口部１７が設けられ、インナーリード１５はこの開口部１７上まで延出している。フィルムキャリア１１の裏面１１ｂも配線領域として利用することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、実装基板および電子デバイスに係り、特に、ＴＡＢ基板及び、このＴＡＢ基板にＩＣチップや抵抗素子等を実装してなる電子デバイスに適用して好適な実装基板および電子デバイスに関するものである。
【０００２】
【従来の技術】
近年、電子デバイスの薄型化に伴って、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）が普及しつつある。ＴＡＢとは、コマ送りの孔（パーフォレーションホール）を両側縁部に有するテープ状ポリイミドフィルム上に形成された銅箔のリード線（配線）に、ＩＣチップの電極部（バンプ）を接続するようなＩＣチップの実装技術である。
【０００３】
このＴＡＢによれば、１０数［μｍ］程度のポリイミドフィルムと、銅箔とで実装基板を構成できるので、ガラスエポキシプリプレグ等の実装基板を用いる場合と比べて、電子デバイスを格段に薄型化することができる。また、このＴＡＢ基板の配線と、ＩＣチップの電極部を全ピン同時に接続（ギャングボンディング）できるので、ＩＣチップを効率良く実装することができる。このようなＴＡＢについては、数多くの文献にその詳細が開示されている（例えば、特許文献１及び２、非特許文献１参照。）。
【０００４】
【特許文献１】
特開平８−９７２５１号公報
【特許文献２】
特開平７−３０７３６２号公報
【非特許文献１】
福岡義孝著「はじめてのエレクトロニクス実装技術」（株）工業調査会、２０００年１月２８日、ｐ．１４８−１５１
【０００５】
【発明が解決しようとする課題】
ところで、ＩＣチップはますます多ピン化する方向にある。このため、ＴＡＢ基板に対する多配線化の要求は高く、ＴＡＢ基板における配線の細線化と、高密度化が進んでいる。その一方で、ＴＡＢ基板における電源やグランド用の配線は、ＩＣチップを高速動作させるために、信号用の配線と比べてその線幅を広くする必要がある。このため、特に電源やグランド用の配線を一定の線幅以下まで細線化することはできず、ＴＡＢ基板における配線の高密度化は限界に達しつつあった。
【０００６】
そこで、この発明はこのような問題を解決したものであって、配線を簡単に高密度化できるようにした実装基板および電子デバイスの提供を目的とする。
【０００７】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の実装基板は、絶縁性フィルムと、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、この絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、第２配線層はこの開口部上まで延出していることを特徴とするものである。
【０００８】
本発明に係る第１の実装基板によれば、素子表面からの高さが異なる複数の電極部を備えた素子を絶縁性フィルムの一方の面に取り付ける際に、高さが低い方の電極部を第１配線層に接続し、高さが高い方の電極部を実装基板の開口部を通して第２配線層に取り付けることができる。従って、絶縁性フィルムの他方の面も配線領域として利用することができるので、配線の線幅をある程度確保した状態で配線の本数を増やすことができる。これにより、配線を簡単に高密度化することができる。
【０００９】
本発明に係る第２の実装基板は、絶縁性フィルムと、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、この絶縁性フィルムの素子取付位置を通って所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、この絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、第２配線層はこの開口部上に架け渡されていることを特徴とするものである。
【００１０】
本発明に係る第２の実装基板によれば、上述した第１の実装基板と同様に、配線の線幅をある程度確保した状態で配線の本数を増やすことができ、配線を簡単に高密度化することができる。また、第１の実装基板と比べて、第２配線層が開口部上に架け渡されているので、この第２配線層の安定性を高めることができる。
【００１１】
さらに、この絶縁性フィルムの一方の面に複数の素子を取り付ける場合には、第２配線層を素子間の共通配線として用いることができる。例えば、この第２配線層をグランド用、または電源用の共通配線として用いることができ、その線幅を広く確保することができる。
本発明に係る第１の電子デバイスは、上述した第１の実装基板、または第２の実装基板のどちらか一方と、この実装基板の絶縁性フィルムの一方の面に取り付けられた半導体素子とを備え、この半導体素子は当該半導体素子の絶縁性フィルムと向かい合う面に当該半導体素子表面からの高さが異なる複数の電極部を有し、これらの電極部のうち、半導体素子表面からの高さが低い方の電極部は実装基板の第１配線層と接合し、半導体素子表面からの高さが高い方の電極部は、この実装基板の開口部を通して第２配線層と接合していることを特徴とするものである。
【００１２】
また、本発明に係る第２の電子デバイスは、上述した第１の実装基板、または第２の実装基板のどちらか一方と、この実装基板の絶縁性フィルムの一方の面に取り付けられた抵抗素子とを備え、この抵抗素子は当該抵抗素子の絶縁性フィルムと向かい合う面に当該抵抗素子表面からの高さが異なる複数の電極部を有し、これらの電極部のうち、抵抗素子表面からの高さが低い方の電極部は実装基板の第１配線層と接合し、抵抗素子表面からの高さが高い方の電極部は、実装基板の開口部を通して第２配線層と接合していることを特徴とするものである。
【００１３】
本発明に係る第１、第２の電子デバイスによれば、絶縁性フィルムの他方の面も配線領域として利用することができ、電子デバイスにおける配線の自由度を向上させることができる。従って、従来方式と比べて、半導体素子や抵抗素子の電極部を絶縁性フィルムの他方の面に引き出して任意に配線することができ、配線の線幅をある程度確保した状態で配線の本数を増やすことができる。配線を簡単に高密度化することができる。
【００１４】
本発明に係る第３の電子デバイスは、上述した第１の電子デバイスと、上述した第２の電子デバイスとを有し、当該第１、第２の電子デバイスが所定の接着層によって積層されてなることを特徴とするものである。本発明に係る第３の電子デバイスによれば、半導体素子と抵抗素子とを縦方向に電気的に接続することができる。従って、従来のガラスエポキシプリプレグ等を用いた実装基板と比べて、ビアホールなどのホール内めっき処理や導電ペースト充填など複雑な工程を用いることなく実装基板を積層化することができ、積層型の電子デバイスのコストダウンに貢献することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る実装基板及び半導体装置について説明する。
（１）第１実施形態
図１（Ａ）及び（Ｂ）は本発明の第１実施形態に係るＴＡＢ基板１０の構成例を示す平面図及び、Ａ−Ａ´断面図である。この第１実施形態では、ＴＡＢ基板１０の構成例と、このＴＡＢ基板１０にＩＣチップ１を実装してなる電子デバイス１００の構成例について説明し、その後、この電子デバイス１００の製造方法について説明する。
【００１６】
図１（Ａ）に示すように、ＴＡＢ基板１０は、フィルムキャリア１１と、このフィルムキャリア１１の表面１１ａに設けられた第１のインナーリード１３と、このフィルムキャリア１１の裏面に設けられた第２のインナーリード１５等から構成されている。
フィルムキャリア１１は、例えば３５［ｍｍ］、７０［ｍｍ］、または４８［ｍｍ］のように、映画用フィルム規格に合致した寸法幅を有し、その長手方向に沿った両側縁部（図示せず）には一定間隔でパーフォレーションホール（図示せず）が設けられている。このフィルムキャリア１１は、ポリイミド等の絶縁性素材からなるものであり、その厚みは例えば１５［μｍ］程度である。
【００１７】
図１（Ｂ）に示すように、このフィルムキャリア１１のＩＣチップを取り付ける位置（以下で、ＩＣ取付位置という）１９には、このフィルムキャリア１１の表面１１ａから裏面１１ｂに至る開口部１７が形成されている。図１（Ａ）に示すように、この開口部１７の形状は例えば矩形である。
図１（Ｂ）に示すように、インナーリード１３及び１５は、フィルムキャリア１１の表面１１ａと、裏面１１ｂにそれぞれ設けられている。これらのインナーリード１３及び１５は、例えば銅（Ｃｕ）箔と、この銅箔上に形成された金（Ａｕ）メッキとから構成されている。インナーリード１３及び１５の厚みは、例えば１２［μｍ］程度である。また、インナーリード１３及び１５の線幅は４０［μｍ］、ピッチ（インナーリードの長手方向の中心間距離）は、例えば８０［μｍ］程度である。
【００１８】
図１（Ｂ）に示すように、このＴＡＢ基板１０では、インナーリード１５の一端が開口部１７上まで延設されている（張出している）。例えば、図１（Ａ）において、開口部１７の大きさが、縦７［ｍｍ］×横１［ｍｍ］の場合、インナーリード１５の一端は０．５［ｍｍ］程度、開口部１７上まで延設されている。
また、図２（Ａ）及び（Ｂ）はＩＣチップ１の構成例を示す平面図と、Ｘ−Ｘ´矢視断面図である。図１に示したＴＡＢ基板１０に実装されるＩＣチップ１は、図２（Ａ）に示すように、シリコン基板２の能動面側にその表面からの高さが異なる２種類のバンプ３及び５を備えている。図２（Ｂ）に示すように、バンプ５は、バンプ３よりも、シリコン基板２の表面からの高さが高い。
【００１９】
例えば、バンプ３のシリコン基板２表面からの高さが５［μｍ］程度であるのに対して、バンプ５のシリコン基板２表面からの高さは３２［μｍ］程度である。このようなバンプ３及び５の高さの差は、インナーリード１３と、フィルムキャリア１１とを合わせた厚みに対応している。
図２（Ａ）において、ＩＣチップ１の大きさは、例えば縦８［ｍｍ］×横２［ｍｍ］×厚さ２５０［μｍ］程度である。また、バンプ３及び５のピッチ（バンプの中心間距離）は、例えば８０［μｍ］程度である。
【００２０】
これらのバンプ３及び５は例えば、金（Ａｕ）または銀（Ａｇ）等で構成されている。または、中心部が例えばニッケル（Ｎｉ）、表面が金や錫（Ｓｎ）でメッキされた２層構造でも良い。
図３は電子デバイス１００の構成例を示す断面図である。図３に示すように、ＴＡＢ基板１０にＩＣチップ１が実装されている状態では、バンプ３がインナーリード１３に接合され、バンプ５がフィルムキャリア１１に設けられた開口部１７を通ってインナーリード１５に接合されている。上述したように、インナーリード１３及び１５の表面は例えば金でメッキされ、バンプ３及び５は例えば金等で構成されているので、これらの接合は金属接合（Ａｕ一Ａｕ、またはＡｕ一Ｓｎ等）となる。
【００２１】
このように、本発明の第１実施形態に係る電子デバイス１００によれば、フィルムキャリア１１の裏面１１ｂに第２のインナーリード１５が設けられている。また、バンプ５は、バンプ３よりもシリコン基板２表面からの高さが高く、この高さの差は第１のインナーリード１３と、フィルムキャリア１１とを合わせた厚みに対応している。そして、ＩＣチップ１にＴＡＢ基板１０が実装されている状態で、バンプ３はインナーリード１３に接合され、バンプ５はフィルムキャリア１１に設けられた開口部１７を通ってインナーリード１５に接合されている。
【００２２】
従って、フィルムキャリア１１の裏面１１ｂも配線領域として利用することができ、電子デバイスにおける配線の自由度を向上させることができる。これにより、例えば、ＩＣチップ１の電源用のバンプや、グランド用のバンプをフィルムキャリア１１の裏面１１ｂに引き出して任意に配線することができるので、電源用のインナーリードや、グランド用のインナーリードの線幅を広く確保することができる。それゆえ、ＩＣチップ１の高速動作化に貢献することができる。
【００２３】
図１１（Ａ）〜図１２（Ｃ）はＴＡＢ基板１０の製造方法（その１、２）を示す工程図である。次に、上述のＴＡＢ基板１０の製造方法について説明する。図１１（Ａ）に示すように、まず始めに、フィルムキャリア１１を用意する。次に、このフィルムキャリア１１の表面１１ａと、裏面１１ｂにそれぞれカバーフィルム１１２を貼り合せる。このカバーフィルム１１２は、フィルムキャリア１１にキズ等がつかないように、その表面１１ａと裏面１１ｂをそれぞれ保護するものである。
【００２４】
次に、図１１（Ｂ）に示すように、フィルムキャリア１１のうち、ＩＣ取付位置１９の一部と、フィルムキャリア１１の長手方向に沿った両側縁部（図示せず）とをカバーフィルム１１２の上からパンチングする。これにより、開口部１９と、パーフォレーションホール（図示せず）を形成する。開口部１９の形成後、このフィルムキャリア１１の表面１１ａからカバーフィルム１１２を取り除く。
【００２５】
次に、図１１（Ｃ）に示すように、フィルムキャリア１１の表面１１ａに銅箔１１４を加熱プレスにて貼り合せる。そして、図１１（Ｄ）に示すように、フォトリソグラフィとドライエッチングを用いて、この銅箔１１４を配線形状にパターンニングし、フィルムキャリア１１の表面１１ａに第１のインナーリード１３を形成する。インナーリード１３の形成後、フォトリソグラフィで形成したレジストをフィルムキャリア１１の表面１１ａから除去する。また、フィルムキャリア１１の裏面１１ｂからカバーフィルム１１２を取り除く。
【００２６】
次に、図１２（Ａ）に示すように、インナーリード１３を覆うように、フィルムキャリア１１の表面１１ａ上にカバーフィルム１１６を貼り合せる。このカバーフィルム１１６は、フィルムキャリア１１の表面１１ａと、インナーリード１３にキズ等がつかないように、覆って保護するものである。そして、フィルムキャリア１１の裏面１１ｂに銅箔１１８を加熱プレスにて貼り合せる。
【００２７】
次に、図１２（Ｂ）に示すように、フォトリソグラフィとドライエッチングを用いて、この裏面１１ｂに貼り合せた銅箔を配線形状にパターンニングして、フィルムキャリア１１の裏面１１ｂに第２のインナーリード１５を形成する。インナーリード１５の形成後、フォトリソグラフィで形成したレジストをフィルムキャリア１１の裏面１１ｂから除去する。さらに、カバーフィルム１１６をフィルムキャリア１１の表面１１ａから取り除いて、図１２（Ｃ）に示すように、ＴＡＢ基板１０を完成させる。
【００２８】
次に、ＩＣチップ１（図２（Ｂ）参照）のシリコン基板２の能動面側に、高さの異なるバンプ３及び５をそれぞれ形成する方法について説明する。図２（Ｂ）に示した高さ違いのバンプ３及び５は、例えば液滴吐出法を用いて形成する。
図１３（Ａ）及び（Ｂ）は、液滴吐出ヘッド８０の構成例を示す図である。この液滴吐出ヘッド８０は、液滴吐出法に用いられる液滴吐出装置を構成するものである。図１３（Ａ）に示すように、この液滴吐出ヘッド８０は、例えばステンレス製のノズルプレート８２と振動板８３とを備え、両者を仕切部材（リザーパブレート）８４を介して接合したものである。
【００２９】
ノズルプレート８２と振動板８３との間には、仕切部材８４によって複数の空間８５と液溜まり８６とが形成されている。各空間８５と液溜まり８６の内部は液状材料で満たされており、各空間８５と液溜まり８６とは供給口８７を介して運通したものとなっている。また、ノズルプレート８２には、空間８５から液状材料を噴射するためのノズル孔８８が縦横に整列させられた状態で複数形成されている。一方、振動板８３には、液溜まり８６に液状材料を供給するための孔８９が形成されている。
【００３０】
また、振動板８３の空間８５に対向する面と反対側の面上には、図１３（Ｂ）に示すように、圧電素子（ピエゾ素子）９０が接合されている。この圧電素子９０は、一対の電極９１の間に位置し、通電するとこれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子９０が接合されている振動板８３は、圧電素子９０と一体になって同時に外側へ撓曲するようになっており、これによって空間８５の容積が増大するようになっている。したがって、空間８５内に増大した容積分に相当する液状材料が、液溜まり８６から供給口８７を介して流入する。また、このような状態から圧電素子９０への通電を解除すると、圧電素子９０と振動板８３はともに元の形状に戻る。したがって、空間８５も元の容積に戻ることから、空間８５内部の液状材料の圧力が上昇し、ノズル孔８８から基板に向けて液状材料の液滴８が吐出される。
【００３１】
図１４（Ａ）〜（Ｄ）は、ＩＣチップ１の製造方法を示す工程図である。次に、図１３（Ａ）及び（Ｂ）に示した液滴吐出ヘッド８０を用いて、シリコン基板２の能動面側にその表面からの高さが違うバンプ３及び５を形成し、ＩＣチップ１を完成させる方法について説明する。
【００３２】
まず、図１４（Ａ）に示すように、能動面側にパッド（バンプ形成部）６が複数形成されたウエーハ（シリコン基板）２を用意する。パッド６は、例えば５０［μｍ］×５０［μｍ］の大きさのアルミニウム電極６ａ上に、無電解めっき法によってニッケル（Ｎｉ）層と金（Ａｕ）層との積層膜６ｂが形成されてなるものであり、絶縁体膜７よってそれぞれ独立した状態に形成されたものである。なお、積層膜６ｂにおけるＮｉ層はバリア層として機能するものであり、Ａｕ層は接続層として機能するものである。このようなウエーハ２のパッド６上にバンプを形成するには、ウエーハ２を液滴吐出装置のワーク台上に載せ、さらにこのウエーハ２に記録された位置決めマークによって位置決めを行う。
【００３３】
次に、図１４（Ｂ）に示すように、登録された位置情報にしたがって、この液滴吐出ヘッド８０から金属分散液（液滴）８を各パッド６上に吐出する。ここで、吐出する金属分散液８は、金属微粒子を分散煤に分散させてなるもので、具体的には金微粒子や銀微粒子を分散煤としてのα−テルピネオールやトルエンに分散させてなるものである。
【００３４】
このような金属分散液８を、各パッド６毎に一滴ずつ、複数回吐出する。金属分散液８の一滴は所定量、例えば約１０［ｎｇ］とする。すると、バッド６上に吐出された金属分散液８は、例えば、外径約４０［μｍ］、高さ約３［μｍ］程度となる。このようにして、各パッド６毎に金属分散液８を一滴ずつ吐出したら、ー旦乾燥して金属分散液８の表面を固化する。
【００３５】
ここでの乾燥方法としては、約１００［℃］の熱風を１５秒程度あてるといった方法を採用したが、これに限定されることなく、乾燥常温空気等による送風乾燥やランプ、オープンによる乾燥等も採用可能である。このような乾燥を行うことにより、この後さらに金属分散液８を重ね塗りした際、重ね塗りした金属分散液８が下層の金属分散液８に混ざり合ってしまい、バッド２上の金属分散液８の外径が大きくなり過ぎたり、甚だしい場合にはパッド２上から外に流れ出したりしてしまうのを防止することができる。そして、液滴吐出ヘッド８０による所定量の吐出、乾燥を予め決めた回数繰り返す。
【００３６】
ここで、金属分散液８の吐出の回数と、乾燥の回数をパッド６間で変える。これにより、図１４（Ｃ）に示すように、金属分散液８とその固形分、すなわち金属分９をパッド２上に所定量設ける。次いで、常温大気中での送風により乾燥し、金属分散液８および金属分９中の分散煤を揮散させる。その後、熱処理として熱風乾燥炉により２９０〜３１０［℃］で１時間焼成する。これにより、図１４（Ｄ）に示すように、高さ違いのバンプ３及び５を形成する。その後、高さ違いのバンプ３及び５を形成したウエーハをスクライブラインに沿って切断し、ウエーハ２を個片化して、ＩＣチップ１を完成させる。
【００３７】
図１８は、金属分散液８の吐出回数と得られるバンプの高さとの関係の一例を示す図である。図１８において、横軸は金属分散液８の液滴吐出ヘッド８０からの吐出回数を示す。また、縦軸は、シリコン基板２表面からのバンプの高さを示す。なお、液滴吐出ヘッド８０からの一回当りの吐出量は１０［ｎｇ］とし、得られるバンプについてはその外径が約３５［μｍ］となるようにした。図１８に示すように、金属分散液８の吐出回数を変えることにより、得られるバンプの高さを１〜２［μｍ］程度の範囲で制御することができた。
【００３８】
図１５は、ＩＣチップ１のＴＡＢ基板１０への実装方法を示す概念図である。次に、このＩＣチップ１をＴＡＢ基板１０に実装して、電子デバイス１００を製造する方法について説明する。
まず始めに、このＩＣチップ１の実装に用いる熱加圧装置９５について説明する。図１５に示す熱加圧装置９５は、加圧治具９６と、加熱ステージ９７とからなる。図１５において、加熱ステージ９７を構成するステージ９７Ａと、ステージ９７Ｂとではステージ温度が異なる。ステージ９７Ａの温度をＴａとし、ステージ９７Ｂの温度をＴｂとしたとき、Ｔａ＜Ｔｂである。これは、インナーリード１３と、ステージ９７Ｂとの間にフィルムキャリア１１が介在するため、インナーリード１５よりも、インナーリード１３の方が加熱されにくいからである。
【００３９】
次に、上述の熱加圧装置９５を用いて、ＩＣチップ１をＴＡＢ基板１０に実装する方法について説明する。まず、図１５に示したように、ＴＡＢ基板１０上にＩＣチップ１を持ち上げる。次に、このＩＣチップ１のバンプ３がインナーリード１３と対向するように、かつ、バンプ５が、開口部１７上まで延出したインナーリード１５の一端部と対向するように、このＩＣチップ１を位置合わせする。
【００４０】
そして、このＩＣチップ１をＴＡＢ基板１０上に載せて加圧・加熱する。これにより、バンプ３がフィルムキャリア表面１１ａのインナーリード１３と接合・溶着する。また、これと同時に、バンプ５が、開口部１７を通ってフィルムキャリア裏面１１ｂのインナーリード１５と接合・溶着する。その後、バンプ３及び５を冷却固化して、ＩＣチップ１をＴＡＢ基板１０上に実装し、電子デバイス１００を完成させる。
【００４１】
（２）第２実施形態
図４（Ａ）及び（Ｂ）は、本発明の第２実施形態に係るＴＡＢ基板２０の構成例を示す平面図と、Ｂ−Ｂ´矢視断面図である。また、図４（Ｃ）は、第２実施形態に係る電子デバイス２００の構成例を示す断面図である。この図４（Ａ）〜（Ｃ）において、図１（Ａ）及び（Ｂ）並びに、図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００４２】
この第２実施形態が上記の第１実施形態と異なる点は、図４（Ｂ）に示すように、フィルムキャリア１１の裏面１１ｂにあるインナーリード１５が、開口部１７上に架け渡されている（架設されている）点である。インナーリード１５を開口部１７上に架設することによって、第１実施形態と比べて、インナーリード１５のフィルムキャリア裏面１１ｂ上での安定性を高めることができ、その自重や外力等による変形をより一層防止することができる。
【００４３】
また、図５（Ａ）に示すように、フィルムキャリア１１の表面１１ａに複数個のＩＣチップ１を配置して、電子デバイス２００を構成する場合には、図５（Ｂ）に示すように、フィルムキャリア１１の裏面１１ｂにおいて、インナーリード１５を複数の開口部１７上に連続して架設して、例えば、インナーリード１５ａをグランドに接続し、インナーリード１５ｂを＋１２［Ｖ］電源に接続する。
【００４４】
従来方式と比べて、フィルムキャリア１１の表面１１ａに形成していたグランド用のインナーリードや、電源用のインナーリードをフィルムキャリア１１の裏面１１ｂに配置できると共に、これらのインナーリードをＩＣチップ１間で共通して使用できるので、グランド用配線や電源用配線を配線幅大きく形成することができ、ＩＣチップの高速動作化に貢献することができる。
【００４５】
さらに、図６に示す電子デバイス２００´のように、フィルムキャリア１１の裏面１１ｂに、４種類のインナーリード１５ａ〜ｄを形成しても良い。この場合には、例えば、インナーリード１５ａをグランドに接続し、インナーリード１５ｂを＋１２［Ｖ］電源に接続し、インナーリード１５ｃを＋５［Ｖ］電源に接続する。また、インナーリード１５ｄをＩＣチップ１の信号入出力用に使用する。このように配線することで、異なる電源仕様のＩＣチップ１を同一のＴＡＢ基板に混載した電子デバイス２００を提供することができる。
【００４６】
（３）第３実施形態
図７（Ａ）及び（Ｂ）は、本発明の第３実施形態に係るＴＡＢ基板３０の構成例を示す平面図と、Ｃ−Ｃ´矢視断面図である。また、図７（Ｃ）は、第３実施形態に係る電子デバイス３００の構成例を示す断面図である。この図７（Ａ）〜（Ｃ）において、図１（Ａ）及び（Ｂ）並びに、図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００４７】
この第３実施形態が上記の第１実施形態と異なる点は、図７（Ａ）に示すように、フィルムキャリア１１の表面１１ａにあるインナーリード１３が開口部１７の右側領域だけでなく、左側領域にも設けられている点である。この左側領域のインナーリード１３は、開口部１７を間において、右側領域のインナーリード１３と電気的に隔てられている。また、図７（Ｂ）に示すように、インナーリード１３及び１５は、絶縁性のフィルムキャリア１１を挟んで重なるように配置されている。従って、第１実施形態と比べて、フィルムキャリア表面１１ａのインナーリード１３の本数を増やすことができ、ＩＣチップ１の多ピン化により一層対応することができる。
【００４８】
また、図８（Ａ）及び（Ｂ）のＴＡＢ基板３０´、図８（Ｃ）の電子デバイス３００´のように、フィルムキャリア裏面１１ｂのインナーリード１５についても、上記のＴＡＢ基板３０と同様に、開口部１７を間において、右側領域と左側領域のそれぞれに設けても良い。この場合には、フィルムキャリア裏面１１ｂのインナーリード１５の本数も増やすことができ、インナーリード１５をグランド用や電源用に限らず、信号用としても積極的に用いることができる。第１〜第３実施形態と比べて、配線密度を向上することができる。
【００４９】
なお、上述の第１〜３実施形態では、インナーリード１３及び１５と、バンプ３及び５をそれぞれ金属接合（Ａｕ−Ａｕ等）する場合について説明したが、インナーリードと、バンプ間の接合は金属接合に限られることはない。例えば、図１６（Ａ）に示すように、異方性導電フィルム（ＡＣＦ）９８を用いても良い。この場合でも、図１６（Ｂ）に示すように、インナーリード１３とバンプ３が電気的に接続し、かつ、インナーリード１５とバンプ５が電気的に接続した電子デバイス１００´を提供することができる。
【００５０】
また、図１７（Ａ）に示すように、インナーリード１３と、バンプ３の接合をクリームはんだ９９で行っても良い。この場合には、例えば、インナーリード１３上に予めクリームはんだ９９を塗布しておく。そして、インナーリード１５とバンプ５を熱加圧で金属接合すると共に、インナーリード１３とバンプ３をクリームはんだ９９を介して接触させる。その後、図１７（Ｂ）に示すように、このクリームはんだ９９をリフロー炉で焼成して、インナーリード１３と、バンプ３を接合する。これにより、電子デバイス３００´を完成させる。
【００５１】
上記の第１〜第３実施形態では、フィルムキャリア１１が本発明の絶縁性フィルムに対応し、このフィルムキャリア１１のＩＣ取付位置１９が本発明の素子取付位置に対応している。また、このフィルムキャリア１１の表面１１ａが本発明の絶縁性フィルムの一方の面に対応し、このフィルムキャリア１１の裏面１１ｂが本発明の絶縁性フィルムの他方の面に対応している。さらに、インナーリード１３が本発明の第１配線層に対応し、インナーリード１５が本発明の第２配線層に対応している。また、ＩＣチップ１が本発明の半導体素子に対応し、バンプ３が本発明の半導体素子表面からの高さが低い方の電極部に対応し、バンプ５が本発明の半導体素子表面からの高さが高い方の電極部に対応している。
【００５２】
（４）第４実施形態
図９（Ａ）〜（Ｃ）は、本発明の第４実施形態に係る抵抗素子３０と、電子デバイス４００と、電子デバイス５００の構成例を示す断面図である。この図４（Ａ）〜（Ｃ）において、図１（Ｂ）及び図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００５３】
上述の第１〜第３実施形態では、ＴＡＢ基板１０、２０、３０にＩＣチップ１を実装して、電子デバイス１００、２００、３００を形成する場合について説明した。しかしながら、ＴＡＢ基板１０、２０、３０に実装する電子部品はＩＣチップに限られることはない。例えば、図９（Ａ）に示すような抵抗素子７１でも良い。
【００５４】
図９（Ａ）に示すように、この抵抗素子７１は、ＳｉＯ２等からなる絶縁体７６と、この絶縁体７６の両側に取り付けられた抵抗体７２ａ及び７２ｂと、この抵抗体７２ａの上面、及び抵抗体７２ｂの上面と下面にそれぞれ設けられた電極部７３と、抵抗体７２ａの下面に設けられた電極部７５とから構成されている。ここで、電極部７５の抵抗素子３０表面からの高さは、電極部７３よりも高くなっている。
【００５５】
この抵抗素子７１とＴＡＢ基板１０との関係は、上記したＩＣチップ１とＴＡＢ基板１０との関係と同様である。即ち、電極部７３及び７５の高さの差は、インナーリード１３とフィルムキャリア１１とを合わせた厚みに対応している。そして、図９（Ｂ）に示すように、フィルムキャリア裏面１１ｂにあるインナーリード１５に電極部７５を、フィルムキャリア表面１１ａにあるインナーリード１３に電極部７３をそれぞれ接合することによって、電子デバイス４００を構成することができる。
【００５６】
また、図９（Ｃ）に示すように、接着層５１２を介して、電子デバイス４００上に電子デバイス１００を積層すると共に、この電子デバイス１００のインナーリード１５を電子デバイス４００の抵抗体７２ａ上面の電極部７３と接合することにより、積層型の電子デバイス５００を構成することも可能である。
この電子デバイス５００は、電子デバイス４００上に接着層５１２を塗布した後、電子デバイス４００と電子デバイス１００を重ね合わせて形成する。この接着層５１２には、例えば、絶縁性ペースト（ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）を用いる。また、電子デバイス１００のインナーリード１５と、電子デバイス４００の電極部７３との接合は、この電極部７３へのクリームはんだの塗布と、焼成によって行う。
【００５７】
また、図１０（Ａ）及び（Ｂ）に示すように、抵抗体７２と、この抵抗体７２の上面に設けられた電極部７３と、この抵抗体７２の下面に設けられた電極部７５とから構成される抵抗素子７１´をＴＡＢ基板１０に実装して電子デバイス４００´を構成しても良い。また、図１０（Ｃ）に示すように、この電子デバイス４００´上に電子デバイス１００を積層して、積層型の電子デバイス５００´を構成しても良い。これらの場合には、電子デバイス４００´と電子デバイス１００を抵抗体７２を介して縦方向に接続することができ、かつ、電子デバイス４００´のインナーリード１３及び１５を抵抗素子７１´を介して横方向に接続することができる。
【００５８】
このように、本発明に係る電子デバイス５００及び５００´によれば、従来のビアホールなどのホール内めっき処理や導電ペースト充填など複雑な工程を用いることなく基板の積層化ができるので、電子デバイスのコストダウンに貢献することができる。この第５実施形態では、電極部７３が本発明の抵抗素子表面からの高さが低い方の電極部に対応し、電極部７５が本発明の抵抗素子表面からの高さが高い方の電極部に対応している。
【図面の簡単な説明】
【図１】第１実施形態に係るＴＡＢ基板１０の構成例を示す図。
【図２】第１実施形態に係るＩＣチップ１の構成例を示す図。
【図３】第１実施形態に係る電子デバイス１００の構成例を示す図。
【図４】第２実施形態に係るＴＡＢ基板２０と電子デバイス２００の構成例を示す図。
【図５】電子デバイス２００の構成例を示す平面図。
【図６】第２実施形態に係る電子デバイス２００´の構成例を示す図。
【図７】第３実施形態に係るＴＡＢ基板３０と電子デバイス３００の構成例を示す図。
【図８】第３実施形態に係るＴＡＢ基板３０´と電子デバイス３００´の構成例を示す図。
【図９】第４実施形態に係る抵抗素子７１と、電子デバイス４００と、積層型の電子デバイス５００の構成例を示す図。
【図１０】第４実施形態に係る抵抗素子７１´と、電子デバイス４００´と、積層型の電子デバイス５００´の構成例を示す図。
【図１１】ＴＡＢ基板１０の製造方法（その１）を示す工程図。
【図１２】ＴＡＢ基板１０の製造方法（その２）を示す工程図。
【図１３】液滴吐出ヘッド８０の構成例を示す図。
【図１４】ＩＣチップ１の製造方法を示す工程図。
【図１５】ＩＣチップ１の実装例（その１）を示す図。
【図１６】ＩＣチップ１の実装例（その２）を示す図。
【図１７】ＩＣチップ１の実装例（その３）を示す図。
【図１８】金属分散液８の吐出回数とバンプの高さとの関係を示す図。
【符号の説明】
１ ＩＣチップ、２ シリコン基板（ウエーハ）、３ バンプ（低）、５バンプ（高）、６パッド、７ 絶縁体膜、８ 金属分散液（液滴）、９ 金属分、１０ ＴＡＢ基板、１１ フィルムキャリア、１１ａ 表面、１１ｂ裏面、１３、１５ インナーリード、１７ 開口部、１９ ＩＣ取付位置、２０、３０、３０´ ＴＡＢ基板、７１ 抵抗素子、７２、７２ａ、７２ｂ 抵抗体、７３ 電極部（低）、７５ 電極部（高）、７６ 絶縁体、８０ 液滴吐出ヘッド、８２ ノズルプレート、８３ 振動板、８４ 仕切部材、８５ 空間、８６ 液溜まり、８７ 供給口、８８ ノズル孔、９０ 圧電素子、９１ 電極、１００、２００、２００´、３００、３００´、４００、４００´、５００、５００´ 電子デバイス、１１２、１１６ カバーフィルム、１１４、１１８ 銅箔、５１２ 接着層
【発明の属する技術分野】
本発明は、実装基板および電子デバイスに係り、特に、ＴＡＢ基板及び、このＴＡＢ基板にＩＣチップや抵抗素子等を実装してなる電子デバイスに適用して好適な実装基板および電子デバイスに関するものである。
【０００２】
【従来の技術】
近年、電子デバイスの薄型化に伴って、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）が普及しつつある。ＴＡＢとは、コマ送りの孔（パーフォレーションホール）を両側縁部に有するテープ状ポリイミドフィルム上に形成された銅箔のリード線（配線）に、ＩＣチップの電極部（バンプ）を接続するようなＩＣチップの実装技術である。
【０００３】
このＴＡＢによれば、１０数［μｍ］程度のポリイミドフィルムと、銅箔とで実装基板を構成できるので、ガラスエポキシプリプレグ等の実装基板を用いる場合と比べて、電子デバイスを格段に薄型化することができる。また、このＴＡＢ基板の配線と、ＩＣチップの電極部を全ピン同時に接続（ギャングボンディング）できるので、ＩＣチップを効率良く実装することができる。このようなＴＡＢについては、数多くの文献にその詳細が開示されている（例えば、特許文献１及び２、非特許文献１参照。）。
【０００４】
【特許文献１】
特開平８−９７２５１号公報
【特許文献２】
特開平７−３０７３６２号公報
【非特許文献１】
福岡義孝著「はじめてのエレクトロニクス実装技術」（株）工業調査会、２０００年１月２８日、ｐ．１４８−１５１
【０００５】
【発明が解決しようとする課題】
ところで、ＩＣチップはますます多ピン化する方向にある。このため、ＴＡＢ基板に対する多配線化の要求は高く、ＴＡＢ基板における配線の細線化と、高密度化が進んでいる。その一方で、ＴＡＢ基板における電源やグランド用の配線は、ＩＣチップを高速動作させるために、信号用の配線と比べてその線幅を広くする必要がある。このため、特に電源やグランド用の配線を一定の線幅以下まで細線化することはできず、ＴＡＢ基板における配線の高密度化は限界に達しつつあった。
【０００６】
そこで、この発明はこのような問題を解決したものであって、配線を簡単に高密度化できるようにした実装基板および電子デバイスの提供を目的とする。
【０００７】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の実装基板は、絶縁性フィルムと、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、この絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、第２配線層はこの開口部上まで延出していることを特徴とするものである。
【０００８】
本発明に係る第１の実装基板によれば、素子表面からの高さが異なる複数の電極部を備えた素子を絶縁性フィルムの一方の面に取り付ける際に、高さが低い方の電極部を第１配線層に接続し、高さが高い方の電極部を実装基板の開口部を通して第２配線層に取り付けることができる。従って、絶縁性フィルムの他方の面も配線領域として利用することができるので、配線の線幅をある程度確保した状態で配線の本数を増やすことができる。これにより、配線を簡単に高密度化することができる。
【０００９】
本発明に係る第２の実装基板は、絶縁性フィルムと、この絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、この絶縁性フィルムの素子取付位置を通って所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、この絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、第２配線層はこの開口部上に架け渡されていることを特徴とするものである。
【００１０】
本発明に係る第２の実装基板によれば、上述した第１の実装基板と同様に、配線の線幅をある程度確保した状態で配線の本数を増やすことができ、配線を簡単に高密度化することができる。また、第１の実装基板と比べて、第２配線層が開口部上に架け渡されているので、この第２配線層の安定性を高めることができる。
【００１１】
さらに、この絶縁性フィルムの一方の面に複数の素子を取り付ける場合には、第２配線層を素子間の共通配線として用いることができる。例えば、この第２配線層をグランド用、または電源用の共通配線として用いることができ、その線幅を広く確保することができる。
本発明に係る第１の電子デバイスは、上述した第１の実装基板、または第２の実装基板のどちらか一方と、この実装基板の絶縁性フィルムの一方の面に取り付けられた半導体素子とを備え、この半導体素子は当該半導体素子の絶縁性フィルムと向かい合う面に当該半導体素子表面からの高さが異なる複数の電極部を有し、これらの電極部のうち、半導体素子表面からの高さが低い方の電極部は実装基板の第１配線層と接合し、半導体素子表面からの高さが高い方の電極部は、この実装基板の開口部を通して第２配線層と接合していることを特徴とするものである。
【００１２】
また、本発明に係る第２の電子デバイスは、上述した第１の実装基板、または第２の実装基板のどちらか一方と、この実装基板の絶縁性フィルムの一方の面に取り付けられた抵抗素子とを備え、この抵抗素子は当該抵抗素子の絶縁性フィルムと向かい合う面に当該抵抗素子表面からの高さが異なる複数の電極部を有し、これらの電極部のうち、抵抗素子表面からの高さが低い方の電極部は実装基板の第１配線層と接合し、抵抗素子表面からの高さが高い方の電極部は、実装基板の開口部を通して第２配線層と接合していることを特徴とするものである。
【００１３】
本発明に係る第１、第２の電子デバイスによれば、絶縁性フィルムの他方の面も配線領域として利用することができ、電子デバイスにおける配線の自由度を向上させることができる。従って、従来方式と比べて、半導体素子や抵抗素子の電極部を絶縁性フィルムの他方の面に引き出して任意に配線することができ、配線の線幅をある程度確保した状態で配線の本数を増やすことができる。配線を簡単に高密度化することができる。
【００１４】
本発明に係る第３の電子デバイスは、上述した第１の電子デバイスと、上述した第２の電子デバイスとを有し、当該第１、第２の電子デバイスが所定の接着層によって積層されてなることを特徴とするものである。本発明に係る第３の電子デバイスによれば、半導体素子と抵抗素子とを縦方向に電気的に接続することができる。従って、従来のガラスエポキシプリプレグ等を用いた実装基板と比べて、ビアホールなどのホール内めっき処理や導電ペースト充填など複雑な工程を用いることなく実装基板を積層化することができ、積層型の電子デバイスのコストダウンに貢献することができる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら、本発明に係る実装基板及び半導体装置について説明する。
（１）第１実施形態
図１（Ａ）及び（Ｂ）は本発明の第１実施形態に係るＴＡＢ基板１０の構成例を示す平面図及び、Ａ−Ａ´断面図である。この第１実施形態では、ＴＡＢ基板１０の構成例と、このＴＡＢ基板１０にＩＣチップ１を実装してなる電子デバイス１００の構成例について説明し、その後、この電子デバイス１００の製造方法について説明する。
【００１６】
図１（Ａ）に示すように、ＴＡＢ基板１０は、フィルムキャリア１１と、このフィルムキャリア１１の表面１１ａに設けられた第１のインナーリード１３と、このフィルムキャリア１１の裏面に設けられた第２のインナーリード１５等から構成されている。
フィルムキャリア１１は、例えば３５［ｍｍ］、７０［ｍｍ］、または４８［ｍｍ］のように、映画用フィルム規格に合致した寸法幅を有し、その長手方向に沿った両側縁部（図示せず）には一定間隔でパーフォレーションホール（図示せず）が設けられている。このフィルムキャリア１１は、ポリイミド等の絶縁性素材からなるものであり、その厚みは例えば１５［μｍ］程度である。
【００１７】
図１（Ｂ）に示すように、このフィルムキャリア１１のＩＣチップを取り付ける位置（以下で、ＩＣ取付位置という）１９には、このフィルムキャリア１１の表面１１ａから裏面１１ｂに至る開口部１７が形成されている。図１（Ａ）に示すように、この開口部１７の形状は例えば矩形である。
図１（Ｂ）に示すように、インナーリード１３及び１５は、フィルムキャリア１１の表面１１ａと、裏面１１ｂにそれぞれ設けられている。これらのインナーリード１３及び１５は、例えば銅（Ｃｕ）箔と、この銅箔上に形成された金（Ａｕ）メッキとから構成されている。インナーリード１３及び１５の厚みは、例えば１２［μｍ］程度である。また、インナーリード１３及び１５の線幅は４０［μｍ］、ピッチ（インナーリードの長手方向の中心間距離）は、例えば８０［μｍ］程度である。
【００１８】
図１（Ｂ）に示すように、このＴＡＢ基板１０では、インナーリード１５の一端が開口部１７上まで延設されている（張出している）。例えば、図１（Ａ）において、開口部１７の大きさが、縦７［ｍｍ］×横１［ｍｍ］の場合、インナーリード１５の一端は０．５［ｍｍ］程度、開口部１７上まで延設されている。
また、図２（Ａ）及び（Ｂ）はＩＣチップ１の構成例を示す平面図と、Ｘ−Ｘ´矢視断面図である。図１に示したＴＡＢ基板１０に実装されるＩＣチップ１は、図２（Ａ）に示すように、シリコン基板２の能動面側にその表面からの高さが異なる２種類のバンプ３及び５を備えている。図２（Ｂ）に示すように、バンプ５は、バンプ３よりも、シリコン基板２の表面からの高さが高い。
【００１９】
例えば、バンプ３のシリコン基板２表面からの高さが５［μｍ］程度であるのに対して、バンプ５のシリコン基板２表面からの高さは３２［μｍ］程度である。このようなバンプ３及び５の高さの差は、インナーリード１３と、フィルムキャリア１１とを合わせた厚みに対応している。
図２（Ａ）において、ＩＣチップ１の大きさは、例えば縦８［ｍｍ］×横２［ｍｍ］×厚さ２５０［μｍ］程度である。また、バンプ３及び５のピッチ（バンプの中心間距離）は、例えば８０［μｍ］程度である。
【００２０】
これらのバンプ３及び５は例えば、金（Ａｕ）または銀（Ａｇ）等で構成されている。または、中心部が例えばニッケル（Ｎｉ）、表面が金や錫（Ｓｎ）でメッキされた２層構造でも良い。
図３は電子デバイス１００の構成例を示す断面図である。図３に示すように、ＴＡＢ基板１０にＩＣチップ１が実装されている状態では、バンプ３がインナーリード１３に接合され、バンプ５がフィルムキャリア１１に設けられた開口部１７を通ってインナーリード１５に接合されている。上述したように、インナーリード１３及び１５の表面は例えば金でメッキされ、バンプ３及び５は例えば金等で構成されているので、これらの接合は金属接合（Ａｕ一Ａｕ、またはＡｕ一Ｓｎ等）となる。
【００２１】
このように、本発明の第１実施形態に係る電子デバイス１００によれば、フィルムキャリア１１の裏面１１ｂに第２のインナーリード１５が設けられている。また、バンプ５は、バンプ３よりもシリコン基板２表面からの高さが高く、この高さの差は第１のインナーリード１３と、フィルムキャリア１１とを合わせた厚みに対応している。そして、ＩＣチップ１にＴＡＢ基板１０が実装されている状態で、バンプ３はインナーリード１３に接合され、バンプ５はフィルムキャリア１１に設けられた開口部１７を通ってインナーリード１５に接合されている。
【００２２】
従って、フィルムキャリア１１の裏面１１ｂも配線領域として利用することができ、電子デバイスにおける配線の自由度を向上させることができる。これにより、例えば、ＩＣチップ１の電源用のバンプや、グランド用のバンプをフィルムキャリア１１の裏面１１ｂに引き出して任意に配線することができるので、電源用のインナーリードや、グランド用のインナーリードの線幅を広く確保することができる。それゆえ、ＩＣチップ１の高速動作化に貢献することができる。
【００２３】
図１１（Ａ）〜図１２（Ｃ）はＴＡＢ基板１０の製造方法（その１、２）を示す工程図である。次に、上述のＴＡＢ基板１０の製造方法について説明する。図１１（Ａ）に示すように、まず始めに、フィルムキャリア１１を用意する。次に、このフィルムキャリア１１の表面１１ａと、裏面１１ｂにそれぞれカバーフィルム１１２を貼り合せる。このカバーフィルム１１２は、フィルムキャリア１１にキズ等がつかないように、その表面１１ａと裏面１１ｂをそれぞれ保護するものである。
【００２４】
次に、図１１（Ｂ）に示すように、フィルムキャリア１１のうち、ＩＣ取付位置１９の一部と、フィルムキャリア１１の長手方向に沿った両側縁部（図示せず）とをカバーフィルム１１２の上からパンチングする。これにより、開口部１９と、パーフォレーションホール（図示せず）を形成する。開口部１９の形成後、このフィルムキャリア１１の表面１１ａからカバーフィルム１１２を取り除く。
【００２５】
次に、図１１（Ｃ）に示すように、フィルムキャリア１１の表面１１ａに銅箔１１４を加熱プレスにて貼り合せる。そして、図１１（Ｄ）に示すように、フォトリソグラフィとドライエッチングを用いて、この銅箔１１４を配線形状にパターンニングし、フィルムキャリア１１の表面１１ａに第１のインナーリード１３を形成する。インナーリード１３の形成後、フォトリソグラフィで形成したレジストをフィルムキャリア１１の表面１１ａから除去する。また、フィルムキャリア１１の裏面１１ｂからカバーフィルム１１２を取り除く。
【００２６】
次に、図１２（Ａ）に示すように、インナーリード１３を覆うように、フィルムキャリア１１の表面１１ａ上にカバーフィルム１１６を貼り合せる。このカバーフィルム１１６は、フィルムキャリア１１の表面１１ａと、インナーリード１３にキズ等がつかないように、覆って保護するものである。そして、フィルムキャリア１１の裏面１１ｂに銅箔１１８を加熱プレスにて貼り合せる。
【００２７】
次に、図１２（Ｂ）に示すように、フォトリソグラフィとドライエッチングを用いて、この裏面１１ｂに貼り合せた銅箔を配線形状にパターンニングして、フィルムキャリア１１の裏面１１ｂに第２のインナーリード１５を形成する。インナーリード１５の形成後、フォトリソグラフィで形成したレジストをフィルムキャリア１１の裏面１１ｂから除去する。さらに、カバーフィルム１１６をフィルムキャリア１１の表面１１ａから取り除いて、図１２（Ｃ）に示すように、ＴＡＢ基板１０を完成させる。
【００２８】
次に、ＩＣチップ１（図２（Ｂ）参照）のシリコン基板２の能動面側に、高さの異なるバンプ３及び５をそれぞれ形成する方法について説明する。図２（Ｂ）に示した高さ違いのバンプ３及び５は、例えば液滴吐出法を用いて形成する。
図１３（Ａ）及び（Ｂ）は、液滴吐出ヘッド８０の構成例を示す図である。この液滴吐出ヘッド８０は、液滴吐出法に用いられる液滴吐出装置を構成するものである。図１３（Ａ）に示すように、この液滴吐出ヘッド８０は、例えばステンレス製のノズルプレート８２と振動板８３とを備え、両者を仕切部材（リザーパブレート）８４を介して接合したものである。
【００２９】
ノズルプレート８２と振動板８３との間には、仕切部材８４によって複数の空間８５と液溜まり８６とが形成されている。各空間８５と液溜まり８６の内部は液状材料で満たされており、各空間８５と液溜まり８６とは供給口８７を介して運通したものとなっている。また、ノズルプレート８２には、空間８５から液状材料を噴射するためのノズル孔８８が縦横に整列させられた状態で複数形成されている。一方、振動板８３には、液溜まり８６に液状材料を供給するための孔８９が形成されている。
【００３０】
また、振動板８３の空間８５に対向する面と反対側の面上には、図１３（Ｂ）に示すように、圧電素子（ピエゾ素子）９０が接合されている。この圧電素子９０は、一対の電極９１の間に位置し、通電するとこれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子９０が接合されている振動板８３は、圧電素子９０と一体になって同時に外側へ撓曲するようになっており、これによって空間８５の容積が増大するようになっている。したがって、空間８５内に増大した容積分に相当する液状材料が、液溜まり８６から供給口８７を介して流入する。また、このような状態から圧電素子９０への通電を解除すると、圧電素子９０と振動板８３はともに元の形状に戻る。したがって、空間８５も元の容積に戻ることから、空間８５内部の液状材料の圧力が上昇し、ノズル孔８８から基板に向けて液状材料の液滴８が吐出される。
【００３１】
図１４（Ａ）〜（Ｄ）は、ＩＣチップ１の製造方法を示す工程図である。次に、図１３（Ａ）及び（Ｂ）に示した液滴吐出ヘッド８０を用いて、シリコン基板２の能動面側にその表面からの高さが違うバンプ３及び５を形成し、ＩＣチップ１を完成させる方法について説明する。
【００３２】
まず、図１４（Ａ）に示すように、能動面側にパッド（バンプ形成部）６が複数形成されたウエーハ（シリコン基板）２を用意する。パッド６は、例えば５０［μｍ］×５０［μｍ］の大きさのアルミニウム電極６ａ上に、無電解めっき法によってニッケル（Ｎｉ）層と金（Ａｕ）層との積層膜６ｂが形成されてなるものであり、絶縁体膜７よってそれぞれ独立した状態に形成されたものである。なお、積層膜６ｂにおけるＮｉ層はバリア層として機能するものであり、Ａｕ層は接続層として機能するものである。このようなウエーハ２のパッド６上にバンプを形成するには、ウエーハ２を液滴吐出装置のワーク台上に載せ、さらにこのウエーハ２に記録された位置決めマークによって位置決めを行う。
【００３３】
次に、図１４（Ｂ）に示すように、登録された位置情報にしたがって、この液滴吐出ヘッド８０から金属分散液（液滴）８を各パッド６上に吐出する。ここで、吐出する金属分散液８は、金属微粒子を分散煤に分散させてなるもので、具体的には金微粒子や銀微粒子を分散煤としてのα−テルピネオールやトルエンに分散させてなるものである。
【００３４】
このような金属分散液８を、各パッド６毎に一滴ずつ、複数回吐出する。金属分散液８の一滴は所定量、例えば約１０［ｎｇ］とする。すると、バッド６上に吐出された金属分散液８は、例えば、外径約４０［μｍ］、高さ約３［μｍ］程度となる。このようにして、各パッド６毎に金属分散液８を一滴ずつ吐出したら、ー旦乾燥して金属分散液８の表面を固化する。
【００３５】
ここでの乾燥方法としては、約１００［℃］の熱風を１５秒程度あてるといった方法を採用したが、これに限定されることなく、乾燥常温空気等による送風乾燥やランプ、オープンによる乾燥等も採用可能である。このような乾燥を行うことにより、この後さらに金属分散液８を重ね塗りした際、重ね塗りした金属分散液８が下層の金属分散液８に混ざり合ってしまい、バッド２上の金属分散液８の外径が大きくなり過ぎたり、甚だしい場合にはパッド２上から外に流れ出したりしてしまうのを防止することができる。そして、液滴吐出ヘッド８０による所定量の吐出、乾燥を予め決めた回数繰り返す。
【００３６】
ここで、金属分散液８の吐出の回数と、乾燥の回数をパッド６間で変える。これにより、図１４（Ｃ）に示すように、金属分散液８とその固形分、すなわち金属分９をパッド２上に所定量設ける。次いで、常温大気中での送風により乾燥し、金属分散液８および金属分９中の分散煤を揮散させる。その後、熱処理として熱風乾燥炉により２９０〜３１０［℃］で１時間焼成する。これにより、図１４（Ｄ）に示すように、高さ違いのバンプ３及び５を形成する。その後、高さ違いのバンプ３及び５を形成したウエーハをスクライブラインに沿って切断し、ウエーハ２を個片化して、ＩＣチップ１を完成させる。
【００３７】
図１８は、金属分散液８の吐出回数と得られるバンプの高さとの関係の一例を示す図である。図１８において、横軸は金属分散液８の液滴吐出ヘッド８０からの吐出回数を示す。また、縦軸は、シリコン基板２表面からのバンプの高さを示す。なお、液滴吐出ヘッド８０からの一回当りの吐出量は１０［ｎｇ］とし、得られるバンプについてはその外径が約３５［μｍ］となるようにした。図１８に示すように、金属分散液８の吐出回数を変えることにより、得られるバンプの高さを１〜２［μｍ］程度の範囲で制御することができた。
【００３８】
図１５は、ＩＣチップ１のＴＡＢ基板１０への実装方法を示す概念図である。次に、このＩＣチップ１をＴＡＢ基板１０に実装して、電子デバイス１００を製造する方法について説明する。
まず始めに、このＩＣチップ１の実装に用いる熱加圧装置９５について説明する。図１５に示す熱加圧装置９５は、加圧治具９６と、加熱ステージ９７とからなる。図１５において、加熱ステージ９７を構成するステージ９７Ａと、ステージ９７Ｂとではステージ温度が異なる。ステージ９７Ａの温度をＴａとし、ステージ９７Ｂの温度をＴｂとしたとき、Ｔａ＜Ｔｂである。これは、インナーリード１３と、ステージ９７Ｂとの間にフィルムキャリア１１が介在するため、インナーリード１５よりも、インナーリード１３の方が加熱されにくいからである。
【００３９】
次に、上述の熱加圧装置９５を用いて、ＩＣチップ１をＴＡＢ基板１０に実装する方法について説明する。まず、図１５に示したように、ＴＡＢ基板１０上にＩＣチップ１を持ち上げる。次に、このＩＣチップ１のバンプ３がインナーリード１３と対向するように、かつ、バンプ５が、開口部１７上まで延出したインナーリード１５の一端部と対向するように、このＩＣチップ１を位置合わせする。
【００４０】
そして、このＩＣチップ１をＴＡＢ基板１０上に載せて加圧・加熱する。これにより、バンプ３がフィルムキャリア表面１１ａのインナーリード１３と接合・溶着する。また、これと同時に、バンプ５が、開口部１７を通ってフィルムキャリア裏面１１ｂのインナーリード１５と接合・溶着する。その後、バンプ３及び５を冷却固化して、ＩＣチップ１をＴＡＢ基板１０上に実装し、電子デバイス１００を完成させる。
【００４１】
（２）第２実施形態
図４（Ａ）及び（Ｂ）は、本発明の第２実施形態に係るＴＡＢ基板２０の構成例を示す平面図と、Ｂ−Ｂ´矢視断面図である。また、図４（Ｃ）は、第２実施形態に係る電子デバイス２００の構成例を示す断面図である。この図４（Ａ）〜（Ｃ）において、図１（Ａ）及び（Ｂ）並びに、図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００４２】
この第２実施形態が上記の第１実施形態と異なる点は、図４（Ｂ）に示すように、フィルムキャリア１１の裏面１１ｂにあるインナーリード１５が、開口部１７上に架け渡されている（架設されている）点である。インナーリード１５を開口部１７上に架設することによって、第１実施形態と比べて、インナーリード１５のフィルムキャリア裏面１１ｂ上での安定性を高めることができ、その自重や外力等による変形をより一層防止することができる。
【００４３】
また、図５（Ａ）に示すように、フィルムキャリア１１の表面１１ａに複数個のＩＣチップ１を配置して、電子デバイス２００を構成する場合には、図５（Ｂ）に示すように、フィルムキャリア１１の裏面１１ｂにおいて、インナーリード１５を複数の開口部１７上に連続して架設して、例えば、インナーリード１５ａをグランドに接続し、インナーリード１５ｂを＋１２［Ｖ］電源に接続する。
【００４４】
従来方式と比べて、フィルムキャリア１１の表面１１ａに形成していたグランド用のインナーリードや、電源用のインナーリードをフィルムキャリア１１の裏面１１ｂに配置できると共に、これらのインナーリードをＩＣチップ１間で共通して使用できるので、グランド用配線や電源用配線を配線幅大きく形成することができ、ＩＣチップの高速動作化に貢献することができる。
【００４５】
さらに、図６に示す電子デバイス２００´のように、フィルムキャリア１１の裏面１１ｂに、４種類のインナーリード１５ａ〜ｄを形成しても良い。この場合には、例えば、インナーリード１５ａをグランドに接続し、インナーリード１５ｂを＋１２［Ｖ］電源に接続し、インナーリード１５ｃを＋５［Ｖ］電源に接続する。また、インナーリード１５ｄをＩＣチップ１の信号入出力用に使用する。このように配線することで、異なる電源仕様のＩＣチップ１を同一のＴＡＢ基板に混載した電子デバイス２００を提供することができる。
【００４６】
（３）第３実施形態
図７（Ａ）及び（Ｂ）は、本発明の第３実施形態に係るＴＡＢ基板３０の構成例を示す平面図と、Ｃ−Ｃ´矢視断面図である。また、図７（Ｃ）は、第３実施形態に係る電子デバイス３００の構成例を示す断面図である。この図７（Ａ）〜（Ｃ）において、図１（Ａ）及び（Ｂ）並びに、図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００４７】
この第３実施形態が上記の第１実施形態と異なる点は、図７（Ａ）に示すように、フィルムキャリア１１の表面１１ａにあるインナーリード１３が開口部１７の右側領域だけでなく、左側領域にも設けられている点である。この左側領域のインナーリード１３は、開口部１７を間において、右側領域のインナーリード１３と電気的に隔てられている。また、図７（Ｂ）に示すように、インナーリード１３及び１５は、絶縁性のフィルムキャリア１１を挟んで重なるように配置されている。従って、第１実施形態と比べて、フィルムキャリア表面１１ａのインナーリード１３の本数を増やすことができ、ＩＣチップ１の多ピン化により一層対応することができる。
【００４８】
また、図８（Ａ）及び（Ｂ）のＴＡＢ基板３０´、図８（Ｃ）の電子デバイス３００´のように、フィルムキャリア裏面１１ｂのインナーリード１５についても、上記のＴＡＢ基板３０と同様に、開口部１７を間において、右側領域と左側領域のそれぞれに設けても良い。この場合には、フィルムキャリア裏面１１ｂのインナーリード１５の本数も増やすことができ、インナーリード１５をグランド用や電源用に限らず、信号用としても積極的に用いることができる。第１〜第３実施形態と比べて、配線密度を向上することができる。
【００４９】
なお、上述の第１〜３実施形態では、インナーリード１３及び１５と、バンプ３及び５をそれぞれ金属接合（Ａｕ−Ａｕ等）する場合について説明したが、インナーリードと、バンプ間の接合は金属接合に限られることはない。例えば、図１６（Ａ）に示すように、異方性導電フィルム（ＡＣＦ）９８を用いても良い。この場合でも、図１６（Ｂ）に示すように、インナーリード１３とバンプ３が電気的に接続し、かつ、インナーリード１５とバンプ５が電気的に接続した電子デバイス１００´を提供することができる。
【００５０】
また、図１７（Ａ）に示すように、インナーリード１３と、バンプ３の接合をクリームはんだ９９で行っても良い。この場合には、例えば、インナーリード１３上に予めクリームはんだ９９を塗布しておく。そして、インナーリード１５とバンプ５を熱加圧で金属接合すると共に、インナーリード１３とバンプ３をクリームはんだ９９を介して接触させる。その後、図１７（Ｂ）に示すように、このクリームはんだ９９をリフロー炉で焼成して、インナーリード１３と、バンプ３を接合する。これにより、電子デバイス３００´を完成させる。
【００５１】
上記の第１〜第３実施形態では、フィルムキャリア１１が本発明の絶縁性フィルムに対応し、このフィルムキャリア１１のＩＣ取付位置１９が本発明の素子取付位置に対応している。また、このフィルムキャリア１１の表面１１ａが本発明の絶縁性フィルムの一方の面に対応し、このフィルムキャリア１１の裏面１１ｂが本発明の絶縁性フィルムの他方の面に対応している。さらに、インナーリード１３が本発明の第１配線層に対応し、インナーリード１５が本発明の第２配線層に対応している。また、ＩＣチップ１が本発明の半導体素子に対応し、バンプ３が本発明の半導体素子表面からの高さが低い方の電極部に対応し、バンプ５が本発明の半導体素子表面からの高さが高い方の電極部に対応している。
【００５２】
（４）第４実施形態
図９（Ａ）〜（Ｃ）は、本発明の第４実施形態に係る抵抗素子３０と、電子デバイス４００と、電子デバイス５００の構成例を示す断面図である。この図４（Ａ）〜（Ｃ）において、図１（Ｂ）及び図３と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
【００５３】
上述の第１〜第３実施形態では、ＴＡＢ基板１０、２０、３０にＩＣチップ１を実装して、電子デバイス１００、２００、３００を形成する場合について説明した。しかしながら、ＴＡＢ基板１０、２０、３０に実装する電子部品はＩＣチップに限られることはない。例えば、図９（Ａ）に示すような抵抗素子７１でも良い。
【００５４】
図９（Ａ）に示すように、この抵抗素子７１は、ＳｉＯ２等からなる絶縁体７６と、この絶縁体７６の両側に取り付けられた抵抗体７２ａ及び７２ｂと、この抵抗体７２ａの上面、及び抵抗体７２ｂの上面と下面にそれぞれ設けられた電極部７３と、抵抗体７２ａの下面に設けられた電極部７５とから構成されている。ここで、電極部７５の抵抗素子３０表面からの高さは、電極部７３よりも高くなっている。
【００５５】
この抵抗素子７１とＴＡＢ基板１０との関係は、上記したＩＣチップ１とＴＡＢ基板１０との関係と同様である。即ち、電極部７３及び７５の高さの差は、インナーリード１３とフィルムキャリア１１とを合わせた厚みに対応している。そして、図９（Ｂ）に示すように、フィルムキャリア裏面１１ｂにあるインナーリード１５に電極部７５を、フィルムキャリア表面１１ａにあるインナーリード１３に電極部７３をそれぞれ接合することによって、電子デバイス４００を構成することができる。
【００５６】
また、図９（Ｃ）に示すように、接着層５１２を介して、電子デバイス４００上に電子デバイス１００を積層すると共に、この電子デバイス１００のインナーリード１５を電子デバイス４００の抵抗体７２ａ上面の電極部７３と接合することにより、積層型の電子デバイス５００を構成することも可能である。
この電子デバイス５００は、電子デバイス４００上に接着層５１２を塗布した後、電子デバイス４００と電子デバイス１００を重ね合わせて形成する。この接着層５１２には、例えば、絶縁性ペースト（ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）を用いる。また、電子デバイス１００のインナーリード１５と、電子デバイス４００の電極部７３との接合は、この電極部７３へのクリームはんだの塗布と、焼成によって行う。
【００５７】
また、図１０（Ａ）及び（Ｂ）に示すように、抵抗体７２と、この抵抗体７２の上面に設けられた電極部７３と、この抵抗体７２の下面に設けられた電極部７５とから構成される抵抗素子７１´をＴＡＢ基板１０に実装して電子デバイス４００´を構成しても良い。また、図１０（Ｃ）に示すように、この電子デバイス４００´上に電子デバイス１００を積層して、積層型の電子デバイス５００´を構成しても良い。これらの場合には、電子デバイス４００´と電子デバイス１００を抵抗体７２を介して縦方向に接続することができ、かつ、電子デバイス４００´のインナーリード１３及び１５を抵抗素子７１´を介して横方向に接続することができる。
【００５８】
このように、本発明に係る電子デバイス５００及び５００´によれば、従来のビアホールなどのホール内めっき処理や導電ペースト充填など複雑な工程を用いることなく基板の積層化ができるので、電子デバイスのコストダウンに貢献することができる。この第５実施形態では、電極部７３が本発明の抵抗素子表面からの高さが低い方の電極部に対応し、電極部７５が本発明の抵抗素子表面からの高さが高い方の電極部に対応している。
【図面の簡単な説明】
【図１】第１実施形態に係るＴＡＢ基板１０の構成例を示す図。
【図２】第１実施形態に係るＩＣチップ１の構成例を示す図。
【図３】第１実施形態に係る電子デバイス１００の構成例を示す図。
【図４】第２実施形態に係るＴＡＢ基板２０と電子デバイス２００の構成例を示す図。
【図５】電子デバイス２００の構成例を示す平面図。
【図６】第２実施形態に係る電子デバイス２００´の構成例を示す図。
【図７】第３実施形態に係るＴＡＢ基板３０と電子デバイス３００の構成例を示す図。
【図８】第３実施形態に係るＴＡＢ基板３０´と電子デバイス３００´の構成例を示す図。
【図９】第４実施形態に係る抵抗素子７１と、電子デバイス４００と、積層型の電子デバイス５００の構成例を示す図。
【図１０】第４実施形態に係る抵抗素子７１´と、電子デバイス４００´と、積層型の電子デバイス５００´の構成例を示す図。
【図１１】ＴＡＢ基板１０の製造方法（その１）を示す工程図。
【図１２】ＴＡＢ基板１０の製造方法（その２）を示す工程図。
【図１３】液滴吐出ヘッド８０の構成例を示す図。
【図１４】ＩＣチップ１の製造方法を示す工程図。
【図１５】ＩＣチップ１の実装例（その１）を示す図。
【図１６】ＩＣチップ１の実装例（その２）を示す図。
【図１７】ＩＣチップ１の実装例（その３）を示す図。
【図１８】金属分散液８の吐出回数とバンプの高さとの関係を示す図。
【符号の説明】
１ ＩＣチップ、２ シリコン基板（ウエーハ）、３ バンプ（低）、５バンプ（高）、６パッド、７ 絶縁体膜、８ 金属分散液（液滴）、９ 金属分、１０ ＴＡＢ基板、１１ フィルムキャリア、１１ａ 表面、１１ｂ裏面、１３、１５ インナーリード、１７ 開口部、１９ ＩＣ取付位置、２０、３０、３０´ ＴＡＢ基板、７１ 抵抗素子、７２、７２ａ、７２ｂ 抵抗体、７３ 電極部（低）、７５ 電極部（高）、７６ 絶縁体、８０ 液滴吐出ヘッド、８２ ノズルプレート、８３ 振動板、８４ 仕切部材、８５ 空間、８６ 液溜まり、８７ 供給口、８８ ノズル孔、９０ 圧電素子、９１ 電極、１００、２００、２００´、３００、３００´、４００、４００´、５００、５００´ 電子デバイス、１１２、１１６ カバーフィルム、１１４、１１８ 銅箔、５１２ 接着層
Claims (5)
- 絶縁性フィルムと、
前記絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、
前記絶縁性フィルムの前記素子取付位置から所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、
前記絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、
前記第２配線層は前記開口部上まで延出していることを特徴とする実装基板。 - 絶縁性フィルムと、
前記絶縁性フィルムの素子取付位置から所定方向へ延びるように当該絶縁性フィルムの一方の面に設けられた第１配線層と、
前記絶縁性フィルムの前記素子取付位置を通って所定方向へ延びるように当該絶縁性フィルムの他方の面に設けられた第２配線層とを備え、
前記絶縁性フィルムの素子取付位置には、当該絶縁性フィルムの一方の面から他方の面に至る開口部が設けられ、
前記第２配線層は前記開口部上に架け渡されていることを特徴とする実装基板。 - 請求項１または請求項２のどちらか一方に記載の実装基板と、
前記実装基板の前記絶縁性フィルムの一方の面に取り付けられた半導体素子とを備え、
前記半導体素子は当該半導体素子の前記絶縁性フィルムと向かい合う面に当該半導体素子表面からの高さが異なる複数の電極部を有し、
前記電極部のうち、
前記半導体素子表面からの高さが低い方の前記電極部は前記実装基板の前記第１配線層と接合し、
前記半導体素子表面からの高さが高い方の前記電極部は、前記実装基板の前記開口部を通して前記第２配線層と接合していることを特徴とする電子デバイス。 - 請求項１または請求項２のどちらか一方に記載の実装基板と、
前記実装基板の前記絶縁性フィルムの一方の面に取り付けられた抵抗素子とを備え、
前記抵抗素子は当該抵抗素子の前記絶縁性フィルムと向かい合う面に当該抵抗素子表面からの高さが異なる複数の電極部を有し、
前記電極部のうち、
前記抵抗素子表面からの高さが低い方の前記電極部は前記実装基板の前記第１配線層と接合し、
前記抵抗素子表面からの高さが高い方の前記電極部は、前記実装基板の前記開口部を通して前記第２配線層と接合していることを特徴とする電子デバイス。 - 請求項３に記載の電子デバイスと、請求項４に記載の電子デバイスとを有し、
当該両電子デバイスが所定の接着層によって積層されてなることを特徴とする電子デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093806A JP2004303885A (ja) | 2003-03-31 | 2003-03-31 | 実装基板および電子デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093806A JP2004303885A (ja) | 2003-03-31 | 2003-03-31 | 実装基板および電子デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303885A true JP2004303885A (ja) | 2004-10-28 |
Family
ID=33406509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093806A Pending JP2004303885A (ja) | 2003-03-31 | 2003-03-31 | 実装基板および電子デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004303885A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013075393A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Hokuto Electronics Corp | サーマルプリントヘッド |
| US8469493B2 (en) | 2007-06-19 | 2013-06-25 | Brother Kogyo Kabushiki Kaisha | Flexible wiring member, liquid droplet jetting head, and method for connecting flexible wiring member and device |
| US9313889B2 (en) | 2013-05-06 | 2016-04-12 | Samsung Electronics Co., Ltd. | Display apparatus |
-
2003
- 2003-03-31 JP JP2003093806A patent/JP2004303885A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8469493B2 (en) | 2007-06-19 | 2013-06-25 | Brother Kogyo Kabushiki Kaisha | Flexible wiring member, liquid droplet jetting head, and method for connecting flexible wiring member and device |
| JP2013075393A (ja) * | 2011-09-30 | 2013-04-25 | Toshiba Hokuto Electronics Corp | サーマルプリントヘッド |
| US9313889B2 (en) | 2013-05-06 | 2016-04-12 | Samsung Electronics Co., Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US8786070B2 (en) | Microelectronic package with stacked microelectronic elements and method for manufacture thereof | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| US8373276B2 (en) | Printed wiring board and method for manufacturing the same | |
| JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
| JP2002270718A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP2002076589A5 (ja) | ||
| JP2013535825A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| US20040135269A1 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
| JP2004228375A (ja) | バンプの形成方法、デバイス、及び電子機器 | |
| JP6311407B2 (ja) | モジュール部品及びその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2004303885A (ja) | 実装基板および電子デバイス | |
| JP2001250907A (ja) | 半導体装置及びその製造方法 | |
| JPH10242335A (ja) | 半導体装置 | |
| JP2005268701A (ja) | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 | |
| KR100650728B1 (ko) | 스택 패키지 및 그 제조방법 | |
| JP5115241B2 (ja) | 電子部品の実装方法 | |
| JPH1131713A (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2005268713A (ja) | 半導体装置の製造方法およびこれを用いて形成された半導体装置 | |
| JP4705070B2 (ja) | 半導体装置、その製造方法、及び、表示装置の製造方法、 |