JP4705070B2 - 半導体装置、その製造方法、及び、表示装置の製造方法、 - Google Patents
半導体装置、その製造方法、及び、表示装置の製造方法、 Download PDFInfo
- Publication number
- JP4705070B2 JP4705070B2 JP2007121071A JP2007121071A JP4705070B2 JP 4705070 B2 JP4705070 B2 JP 4705070B2 JP 2007121071 A JP2007121071 A JP 2007121071A JP 2007121071 A JP2007121071 A JP 2007121071A JP 4705070 B2 JP4705070 B2 JP 4705070B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor element
- electrode
- semiconductor
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
(実施例1)
本実施例による半導体装置の断面構造を図1に模式的に示す。図のように、パターン10が形成された回路基板7には、半導体素子4がインターポーザ1を介して接続されている。本実施例において、インターポーザ1には、半導体素子4と接続するための接続用電極と、回路基板7と接続するための第二の接続用電極が形成されており、接続用電極は金メッキされている。半導体素子4の表面に設けられた電極とインターポーザ1の接続用電極は金バンプを介して接続されている。すなわち、半導体素子4の電極に形成された金バンプ2と、インターポーザ1の接続用電極の金メッキとが融合されており、これにより電気的接続がなされている。また、この金バンプはインターポーザ1の接続用電極に形成しても良いし、インターポーザ及び半導体素子の両方の電極に形成しても良い。すなわち、半導体素子4の電極に形成された金バンプ2がインターポーザ1の接続用電極と対向する位置関係になるように位置合わせを行い、金バンプの融点以上の温度になるまでインターポーザ1と半導体素子4とを加熱し、金バンプ2とインターポーザ1の電極部の金メッキとを融合させる。または、半導体素子4の電極に形成された金バンプ2がインターポーザ1の接続用電極と対向する位置関係になるように位置合わせを行い、その後、加圧し、超音波振動を印加することにより、金バンプ2とインターポーザ1の電極部の金メッキを接合させる。また、この金バンプはインターポーザ1の接続用電極に形成しても良いし、インターポーザ及び半導体素子の両方の電極部に形成して良い。
(実施例2)
本実施例による表示装置の構造の断面を図2に模式的に示す。半導体素子4はインターポーザ1にフェイスダウン実装されている。このとき、それぞれに設けられたバンプ2、5により電気的に接続されている。さらに、インターポーザ1は回路基板7に接続され、回路基板7は異方性接着剤9により表示パネル8に接続されている。半導体素子4であるシリコンチップは、駆動ドライバであり、0.18μmプロセスで製造されている。微細プロセスのため、出力電極間ピッチが25μmである。バンプは、スペース10μmバンプ幅15μで形成してある。バンプの配列はペリフェラル配置で、1列で形成してある。但し、これ以下のピッチにするには、バンプ形成のフォトレジストの形成が困難なため、スペースを10μm以下にはできない。そのため、2段千鳥形状でバンプの配列を形成する。2段千鳥配列の場合には、基本的にピッチが倍になるため実装マージンは広くなる。配列は3段でも4段でも良い。原理的には、2段千鳥で12.5μmピッチ,3段千鳥で8.3μmピッチ,4段千鳥で6.25μmピッチが可能である。
2 半導体素子の電極上に設けられた金バンプ
3 アンダーフィル材
4 半導体素子
5 インターポーザの電極上に設けられたバンプ
7 回路基板
8 表示素子
10 パターン
Claims (5)
- 第一の接続電極と、前記第一の接続電極より外側に第二の接続電極とをインターポーザ基板に形成する工程と、
フレキシブル回路基板にパターンを形成し、半導体素子と重なる位置に前記半導体素子の外形より大きい穴を設ける工程と、
前記第二の接続電極と前記パターンとを接続する第一接続工程と、
前記第一の接続電極と前記半導体素子の電極とを接続する第二接続工程と、を備え、
前記パターンは前記穴からはみださないように形成されることを特徴とする半導体装置の製造方法。 - 前記インターポーザ基板と接続する前記パターンの先端には、前記第二の接続電極から50μm以上伸延するように電極が設けられることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記インターポーザ基板は、機能回路が形成された半導体チップであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第二の接続工程の後で、前記半導体チップと前記半導体素子の間にアンダーフィルを塗布し、前記半導体チップと前記回路基板の間隔を広げるようにフォーミングした状態で前記アンダーフィルを硬化させることを特徴とする請求項3に記載の半導体装置の製造方法。
- 第一の接続電極と、前記第一の接続電極より外側に第二の接続電極とをインターポーザ基板に形成する工程と、
フレキシブル回路基板にパターンを形成し、半導体素子と重なる位置に前記半導体素子の外形より大きい穴を設ける工程と、
前記第二の接続電極と前記パターンとを接続する第一接続工程と、
前記第一の接続電極と前記半導体素子の電極とを接続する第二接続工程と、
前記フレキシブル回路基板を表示素子に接続する工程と、を備え、
前記パターンは前記穴からはみださないように形成されることを特徴とする表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121071A JP4705070B2 (ja) | 2007-05-01 | 2007-05-01 | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121071A JP4705070B2 (ja) | 2007-05-01 | 2007-05-01 | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002376094A Division JP3967263B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007274000A JP2007274000A (ja) | 2007-10-18 |
JP4705070B2 true JP4705070B2 (ja) | 2011-06-22 |
Family
ID=38676403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121071A Expired - Fee Related JP4705070B2 (ja) | 2007-05-01 | 2007-05-01 | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4705070B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148371A (ja) * | 1995-11-16 | 1997-06-06 | Toyo Commun Equip Co Ltd | 半導体モジュールの構造とその取り付け方法 |
JP2000086989A (ja) * | 1998-09-14 | 2000-03-28 | Sekisui Chem Co Ltd | 表示装置の接続構造体及び接続方法 |
KR100559664B1 (ko) * | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
JP3565334B2 (ja) * | 2001-01-25 | 2004-09-15 | シャープ株式会社 | 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 |
JP2002271101A (ja) * | 2001-03-09 | 2002-09-20 | Nec Corp | 半導体装置 |
JP4544784B2 (ja) * | 2001-06-11 | 2010-09-15 | Okiセミコンダクタ株式会社 | 半導体スタックドパッケージ及びその製造方法 |
JP2003324183A (ja) * | 2002-05-07 | 2003-11-14 | Mitsubishi Electric Corp | 半導体装置 |
JP3736516B2 (ja) * | 2002-11-01 | 2006-01-18 | 松下電器産業株式会社 | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP3967263B2 (ja) * | 2002-12-26 | 2007-08-29 | セイコーインスツル株式会社 | 半導体装置及び表示装置 |
-
2007
- 2007-05-01 JP JP2007121071A patent/JP4705070B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007274000A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967263B2 (ja) | 半導体装置及び表示装置 | |
JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
US8558378B2 (en) | Bump-on-lead flip chip interconnection | |
KR100891269B1 (ko) | 반도체 장치 및 그 제조 방법 | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
WO2007102358A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
JP2010118589A (ja) | 電子部品内蔵配線基板の製造方法 | |
JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
JP7351107B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
JPWO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
JP2570468B2 (ja) | Lsiモジュールの製造方法 | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
JP4705070B2 (ja) | 半導体装置、その製造方法、及び、表示装置の製造方法、 | |
JP5018399B2 (ja) | 回路基板の製造方法 | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP2010123632A (ja) | 電子部品内蔵配線基板の製造方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
JP5098220B2 (ja) | インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4705070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |