JP3565334B2 - 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 - Google Patents

半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP3565334B2
JP3565334B2 JP2001017091A JP2001017091A JP3565334B2 JP 3565334 B2 JP3565334 B2 JP 3565334B2 JP 2001017091 A JP2001017091 A JP 2001017091A JP 2001017091 A JP2001017091 A JP 2001017091A JP 3565334 B2 JP3565334 B2 JP 3565334B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
electronic component
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001017091A
Other languages
English (en)
Other versions
JP2002222830A (ja
Inventor
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001017091A priority Critical patent/JP3565334B2/ja
Priority to US10/022,498 priority patent/US6552419B2/en
Priority to KR1020010084775A priority patent/KR20020062805A/ko
Priority to TW090132531A priority patent/TW529154B/zh
Publication of JP2002222830A publication Critical patent/JP2002222830A/ja
Application granted granted Critical
Publication of JP3565334B2 publication Critical patent/JP3565334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップの実装にテープを用いた半導体装置のパッケージ構造に関し、またその半導体装置を用いる液晶モジュールに関する。
【０００２】
【従来の技術】
パーソナルコンピュータのモニタとして用いられる液晶表示装置や、携帯電話の端末装置およびゲーム機などの携帯形の機器などでは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と呼ばれる半導体チップの実装に、有機基材から成るテープが用いられている。そして、その実装には、ＴＣＰ（ＴａｐｅＣａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）等のパッケージ構造が用いられている。特に、前記ＴＣＰ構造は、薄型化に好適であり、前記携帯形の機器での採用が広がっている。
【０００３】
図１２は、前記ＴＣＰ構造での典型的な従来技術の実装方法を説明するための断面図である。ポリイミド等の有機材料から成る基材１にＣｕ配線パターン２がパターニングされてテープ３が形成される。前記Ｃｕ配線パターン２では、たとえばその引出部２ａ，２ｂが基材１の周縁部から相互に平行となるように引出され、異方導電性膜等を介して、引出部２ａは液晶パネルのパッドに、引出部２ｂは電源や画像データ信号が伝送されるプリント基板のパッドに、それぞれ電気的に接続される。
【０００４】
基材１には、実装される半導体チップ４に対応して、デバイスホール５が形成されている。前記Ｃｕ配線パターン２は、このデバイスホール５内に引込まれ、インナーリード２ｃとなっている。前記Ｃｕ配線パターン２には、前記インナーリード２ｃおよび引出部２ａ，２ｂ以外の部分で、Ｓｎメッキ（図示せず）が施されている。前記インナーリード２ｃは、矩形の半導体チップ４の四辺全てに配列されたＡｕバンプ６に対応して、四方から前記デバイスホール５内に突出している。
【０００５】
ウエハからダイシングによって切出された半導体チップ４は、そのＡｕバンプ６が前記インナーリード２ｃに無電解メッキされたＳｎと共晶接合され、これをＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）と呼んでいる。
【０００６】
こうして実装された半導体チップ４の素子面およびインナーリード２ｃの周辺は樹脂７のポッティングによって封止され、機械的強度保持や環境からの保護が実現されている。なお、テープ３のインナーリード２ｃ等の電極部分以外は、ソルダーレジスト８の被覆によって保護されている。以上のプロセスがテープ３上のまま連続的に行なわれ、効率良く実装が行われている。
【０００７】
ところで、近年の電子機器の高機能化によって、上記のような１つのテープヘの多チップ実装が望まれている。これは、たとえば前記携帯電話の端末装置やゲーム機など小形の機器に搭載される液晶モジュールを例とすると、増大する液晶パネルの配線数に対して、ドライバ動作を効率化するために、先ず該ドライバＩＣ内にメモリが設けられるようになり、それがやがて更なる画素数の増大やカラー化によってメモリ容量の増大を招くことになった。たとえば、コモンおよびセグメントドライバとＳＲＡＭとを、コモンおよびセグメントドライバで必要なプロセスで一体に作製すると、ＳＲＡＭ部分は半導体チップ面積の６割を占めるようになっている。
【０００８】
一方、液晶パネルの画素コントラストをコントロールするために耐圧が必要なドライバ部分は微細加工での作製は不向きであるけれども、メモリ部分は微細なプロセスを適用することによって、前記液晶パネルの配線数に相当した集積度に対応することができる。このため、前記ドライバ部分とメモリ部分とをそれぞれ最適プロセスで形成し、１つのテープにドライバチップとＳＲＡＭチップという２つの半導体チップを実装することが考えられる。
【０００９】
そこで、そのような２つの半導体チップの実装を実現する他の従来技術は、たとえば特開平１１−５４６９５号公報で示される。この従来技術では、前記ＩＬＢ構造ではないけれども、リードフレーム上にダイボンドされる第１の半導体チップ上に第２の半導体チップを積層するようにし、その積層にあたっては、第２の半導体チップをフェイスダウンとし、上側となる第２の半導体チップの半田ボールの融点を下側となる第１の半導体チップの半田ボールの融点よりも高くすることで、半田付け時に半田ボールが落下しないようにし、前記積層をワイヤボンドを用いることなく実現し、パッケージ高さを抑えるようにしている。また、第２の半導体チップを第１の半導体チップよりも小さく形成し、非重畳部分を支持リードで支持することで、前記リードフレームを無くして、その厚さ分だけ薄くすることも示されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、半田接合であるために、端子ピッチを１００μｍ程度までしか縮小することができず、液晶パネルの高精細化に対応することができないという問題がある。
【００１１】
本発明の目的は、複数チップの積層した実装を実現するにあたって、端子ピッチを縮小することができる半導体装置およびそれを用いる液晶モジュールを提供することである。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、半導体チップを収容するための開口部を有する有機基材上に配線パターンが形成されたテープキャリアに対して、前記配線パターンを前記開口部内に延長して形成されたインナーリードに前記半導体チップが接続されることで、該半導体チップが実装されて成る半導体装置において、前記半導体チップの前記インナーリードに対向する電極面には、前記インナーリードに接続される第１の電極と、第２の電極とがそれぞれ金バンプで形成されて成り、前記第２の電極に、金バンプで形成される他の電子部品の電極が接続されて、該電子部品が前記半導体チップを介して前記テープキャリアに実装されることを特徴とする。
【００１３】
上記の構成によれば、ＴＣＰ構造の半導体装置において、半導体チップをＩＬＢ実装し、また他の電子部品を半導体チップに積層することで複数チップの実装を実現するにあたって、半導体チップには、インナーリードに接続される第１の電極と、他の電子部品に接続される第２の電極とがそれぞれ金バンプで形成される。
【００１４】
したがって、ＩＬＢのために必要な第１の電極の形成時に、第２の電極を同時に形成することができるとともに、比較的硬い金バンプは比較的軟らかい半田バンプに比べて、接合のときの変形が小さく、たとえば４５μｍ程度に端子ピッチを縮小することができ、たとえば２０ｍｍ程度のチップ長さで、４５０以上の出力端子数を得ることができる。
【００１５】
また、本発明の半導体装置は、前記電子部品上に、相互に背面同士が貼合わせられてさらに他の電子部品が積層され、該さらに他の電子部品の電極は、前記インナーリードまたはテープキャリア上の配線パターンとワイヤーボンディングで接続されることを特徴とする。
【００１６】
上記の構成によれば、３層目以上のさらに他の電子部品の積層を実現するために、該さらに他の電子部品の電極を、前記インナーリードまたはテープキャリア上の配線パターンとワイヤーボンディングで接続する。こうして、３つ以上のチップを実装することができる。
【００１７】
さらにまた、本発明の半導体装置では、前記電子部品は、前記半導体チップよりも幅が狭いことを特徴とする。
【００１８】
上記の構成によれば、前記３層以上の構造とし、さらに他の電子部品の電極をインナーリードにワイヤーボンディングするにあたって、ボンディングツールの電子部品との干渉を少なくすることができる。
【００１９】
また、本発明の半導体装置では、前記半導体チップは液晶ドライバＩＣであり、前記電子部品はＳＲＡＭであることを特徴とする。
【００２０】
上記の構成によれば、ＤＲＡＭ（ダイナミックＲＡＭ）等に比べて、素子数は多くなるけれども、消費電力が小さく、液晶ドライバＩＣに隣接して配置するメモリとして好適なＳＲＡＭ（スタティックＲＡＭ）と、前記液晶ドライバＩＣとの２チップ構成とし、それぞれ最適なプロセスで効率的に作成することができる。
【００２１】
さらにまた、本発明の液晶モジュールでは、上記の半導体装置を液晶パネルに接続して成ることを特徴とする。
【００２２】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図７に基づいて説明すれば以下のとおりである。
【００２３】
図１は本発明の実施の第１の形態の半導体装置の断面図であり、図２〜図４は図１の正面図であり、図４において図１の切断面線を参照符Ａ−Ａで示している。ポリイミド等の有機材料から成る基材１１にＣｕ配線パターン１２がパターニングされてテープ１３が形成される。前記Ｃｕ配線パターン１２は、その引出部１２ａ，１２ｂが基材１１の周縁部から相互に平行となるように引出され、異方導電性膜等を介して、たとえば引出部１２ａは液晶パネルの電極に、引出部１２ｂは電源や画像データ信号が伝送されるプリント基板の電極に、それぞれ電気的および機械的に接続されて、液晶モジュールが構成される。
【００２４】
前記液晶パネルへの接合は、たとえば液晶パネルの接合部分にＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を圧着し、その上から該半導体装置を、パネル実装機を使用して接合することで実現され、接合条件は、たとえば温度が２００℃、時間が２秒、圧力が３ＭＰａである。
【００２５】
基材１１には、ＩＬＢ実装される半導体チップ１４に対応して、デバイスホール１５が形成されている。前記Ｃｕ配線パターン１２は、このデバイスホール１５内に引込まれ、インナーリード１２ｃとなっている。前記Ｃｕ配線パターン１２には、前記インナーリード１２ｃおよび引出部１２ａ，１２ｂ以外の部分で、Ｓｎメッキ（図示せず）が施されている。前記インナーリード１２ｃは、図２で示すように、矩形の半導体チップ１４の四辺全てに配列されたＡｕバンプ１６に対応して、四方から前記デバイスホール１５内に突出している。
【００２６】
ウエハからダイシングによって切出された半導体チップ１４は、そのＡｕバンプ１６が前記インナーリード１２ｃに無電解メッキされたＳｎと共晶接合され、ＩＬＢ実装される。前記Ｓｎメッキの厚さは、たとえば０．５μｍ程度であり、インナーリード１２ｃのＣｕと合金層を形成することで、純Ｓｎ層は０．１５μｍ程度となる。インナーリード１２ｃのメッキには、Ａｕが用いられてもよい。
【００２７】
注目すべきは、本発明では、半導体チップ１４の外周側に形成されるＩＬＢのためのＡｕバンプ１６と同時に、内周側にＡｕバンプ１７が形成され、半導体チップ１４上に、図１および図３で示すように、さらに半導体チップ１８が実装されることである。
【００２８】
実装された半導体チップ１４の素子面およびインナーリード１２ｃの周辺は、図４で示すように樹脂２０のポッティングによって封止され、機械的強度保持や環境からの保護が実現されている。なお、テープ１３のインナーリード１２ｃ等の電極部分以外は、ソルダーレジスト２１の被覆によって保護されている。以上のプロセスがテープ１３上のまま連続的に行なわれ、効率良く実装が行われている。
【００２９】
前記半導体チップ１４は、前記液晶パネルのコモン電極およびセグメント電極を駆動する液晶ドライバＩＣであり、たとえば０．６μｍ前半のプロセスで作成され、１７×１．６ｍｍのチップサイズでも、Ａｕバンプ１７，１９によって端子ピッチを５０μｍに短縮することができ、コモン側に９６、セグメント側に３０８の出力端子を備えて構成される。すなわち、前記Ａｕバンプ１６，１７は、たとえば８５×４０μｍに形成される。前記半導体チップ１８は、ＳＲＡＭであり、たとえば０．３５μｍ前半のプロセスで作成され、１４×１．０ｍｍのチップサイズに形成される。
【００３０】
Ａｕバンプ１７，１９は、たとえば平均で１０μｍの高さに形成され、少なくとも一方に形成されていればよい。また、２つの半導体チップ１４，１８は、４００μｍの高さまで裏面研磨されている。これによって、該半導体装置の総厚は、１．１ｍｍ以内となり、１チップでＴＣＰ半導体装置を構成した場合と、略同等となっている。裏面研磨は、特に行われなくてもよく、前記のように薄型化のために行われ、チップの割れや取扱いを考慮すると、５０μｍ以上とすることが望ましい。
【００３１】
半導体チップ１４のＡｕバンプ１６は、インナーリードボンダーによってインナーリード１２ｃに接合される。半導体チップ１４，１８のＡｕバンプ１７，１９は、フリップチップボンダーによって接合され、そのボンディング条件は、たとえば温度が５００℃、時間が２秒、圧力がＡｕバンプ１７，１９の１個当り２０〜３０ｇｆである。
【００３２】
ボンディング後には、半導体チップ１４，１８間には隙間が２０μｍ程度しかなく、アンダーフィル樹脂が注入される。その後、液状樹脂が、たとえば３０ｍｇポッティングされ、キュア炉によって、たとえば１２５℃で２０分程度プリキュアされ、さらに１２５℃で３時間程度ポストキュアされる。前記のように、Ａｕバンプ１７，１９が何れか一方のみしか形成されていない場合、前記隙間は１０μｍ程度しかなく、前記アンダーフィル樹脂の粘度は、たとえば２Ｐａ・ｓ程度の低粘度とされる。
【００３３】
このように構成することによって、ＴＣＰ構造の半導体装置で２つの半導体チップ１４，１８を積層するにあたって、半導体チップ１４には、ＩＬＢのために必要なＡｕバンプ１６の形成時に、Ａｕバンプ１７を同時に形成することができるとともに、比較的硬い金バンプ１７，１９は比較的軟らかい半田バンプに比べて、接合のときの変形が小さく、前記のように端子ピッチを縮小することができる。
【００３４】
また、半導体チップ１４は液晶ドライバＩＣであり、半導体チップ１８は、ＤＲＡＭ（ダイナミックＲＡＭ）等に比べて、素子数は多くなるけれども、消費電力が小さく、液晶ドライバＩＣに隣接して配置するメモリとして好適なＳＲＡＭ（スタティックＲＡＭ）であり、このように２つに分割しても、上記のように積層されることで１チップと同等の厚さに形成することができ、それぞれ最適プロセスで作成することができる。
【００３５】
なお、図１の例では、半導体チップ１８の全体が樹脂２０によって被覆されているけれども、半導体チップ１４と同様に、図５で示すように、素子面だけを被覆して、さらに薄型化を図るようにしてもよい。
【００３６】
また、前記アンダーフィル樹脂の代わりに、ＩＬＢ後、図６で示すように、半導体チップ１４の半導体チップ１８を搭載する領域に、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）２５をポッティングし、フリップチップボンダーによって図７で示すように接合するようにしてもよい。この場合のボンディング条件は、たとえば温度が２００℃、時間が２秒である。ボンディング後には、半導体チップ１８側から、その側部に向けて、エポキシ樹脂をポッティングし、たとえば１２５℃で２０分程度プリキュアされ、さらに１２５℃で３時間程度ポストキュアされる。
【００３７】
本発明の実施の第２の形態について、図８および図９に基づいて説明すれば以下のとおりである。
【００３８】
図８および図９は、本発明の実施の第２の形態の半導体装置の断面図である。この半導体装置は、前述の半導体装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、これら図８および図９で示す半導体装置では、テープ１３にＩＬＢ実装される半導体チップ３１は液晶パネルのセグメント電極を駆動する液晶ドライバＩＣであり、コモン電極を駆動する液晶ドライバＩＣである半導体チップ３２がこの半導体チップ３１上にダイボンドされ、さらに半導体チップ３２上に、ＳＲＡＭである半導体チップ３３がダイボンドされることである。
【００３９】
このため、前述と同様に、半導体チップ３１は、そのＡｕバンプ１６がインナーリードボンダーによってインナーリード１２ｃに接合され、半導体チップ３１，３２間は、それらのＡｕバンプ１７，１９がフリップチップボンダーによって接合される。半導体チップ３３は、先ずその裏面に貼着いているダイシング時のダイシングシート３４自体がダイボンドの役目を果たして、半導体チップ３２の裏面と貼合わせられ、次にむき出しとなっているアルミパッド３５が、金ワイヤ３６によって、図８で示すようにインナーリード１２ｃと、または図９で示すようにＣｕ配線パターン１２とボンィングされる。
【００４０】
図８で示すように、前記金ワイヤ３６がインナーリード１２ｃにボンィングされる場合、前記アルミパッド３５には、金ワイヤ３６と同じボンィングツールによって、予め１００μｍ程度の径の金ボール３７が接合されており、前記金ワイヤ３６は、たとえば２０〜２５μｍの径であり、金ボール３８がインナーリード１２ｃにボンィングされた後、前記金ボール３７にボンィングされる。これによって、金ワイヤ３６が半導体チップ３３のエッジに接触することによるリーク不良等を防止することができる。半導体チップ３２は、半導体チップ３１よりも幅が狭く形成されており、上記のようにインナーリード１２ｃにボンィングするにあたって、ボンディングツールと半導体チップ３２との干渉を少なくすることができる。
【００４１】
これに対して、図９で示すように、前記金ワイヤ３６がＣｕ配線パターン１２にボンィングされる場合、先ずアルミパッド３５に金ボール３７が形成され、次にＣｕ配線パターン１２にボンィングされる。この場合、金ワイヤ３６のループによって、１１０μｍ程度厚くなる。
【００４２】
半導体チップ３３は、半導体チップ３２よりも多少大きくても、ワイヤボンィング可能である。このように構成することによって、実装面積を変えることなく、それぞれの機能の半導体チップ３１〜３３に分離することができ、半導体チップの歩留りを向上することができる。
【００４３】
本発明の実施の第３の形態について、図１０および図１１に基づいて説明すれば以下のとおりである。
【００４４】
図１０および図１１は、本発明の実施の第３の形態の半導体装置の断面図である。この半導体装置は、前述の図８および図９で示す半導体装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、これら図１０および図１１で示す半導体装置では、前記半導体チップ３３上に、さらにコントローラＩＣである半導体チップ４１がダイボンドされることである。
【００４５】
図１０の構成では、半導体チップ４１は、半導体チップ３３と同様に、その裏面がダイシングシート４２によって半導体チップ３３のアルミパッド３５よりも内側の領域にダイボンドされており、アルミパッド４３は、金ワイヤ４４によってインナーリード１２ｃとボンィングされる。
【００４６】
これに対して、図１１の構成では、半導体チップ４１は、半導体チップ３２と同様に、その素子面が半導体チップ３３の素子面に対向し、それらのＡｕバンプ４５，４６がフリップチップボンダーによって接合される。以上のようにして、より一層、多層に積層することができる。
【００４７】
【発明の効果】
本発明の半導体装置は、以上のように、ＴＣＰ構造の半導体装置において、半導体チップをＩＬＢ実装し、また他の電子部品を半導体チップに積層することで複数チップの実装を実現するにあたって、半導体チップには、インナーリードに接続される第１の電極と、他の電子部品に接続される第２の電極とをそれぞれ金バンプで形成する。
【００４８】
それゆえ、ＩＬＢのために必要な第１の電極の形成時に、第２の電極を同時に形成することができるとともに、比較的硬い金バンプは比較的軟らかい半田バンプに比べて、接合のときの変形が小さく、たとえば４５μｍ程度に端子ピッチを縮小することができ、たとえば２０ｍｍ程度のチップ長さで、４５０以上の出力端子数を得ることができる。
【００４９】
また、本発明の半導体装置は、以上のように、前記電子部品上に、相互に背面同士を貼合わせてさらに他の電子部品を積層し、該さらに他の電子部品の電極をインナーリードまたはテープキャリア上の配線パターンとワイヤーボンディングで接続する。
【００５０】
それゆえ、３つ以上のチップを実装することができる。
【００５１】
さらにまた、本発明の半導体装置は、以上のように、前記電子部品を、前記半導体チップよりも幅が狭く形成する。
【００５２】
それゆえ、前記３層以上の構造とし、さらに他の電子部品の電極をインナーリードにワイヤーボンディングするにあたって、ボンディングツールの電子部品との干渉を少なくすることができる。
【００５３】
また、本発明の半導体装置は、以上のように、前記半導体チップを液晶ドライバＩＣとし、前記電子部品をＳＲＡＭとする。
【００５４】
それゆえ、ＤＲＡＭ等に比べて、素子数は多くなるけれども、消費電力が小さく、液晶ドライバＩＣに隣接して配置するメモリとして好適なＳＲＡＭと、前記液晶ドライバＩＣとの２チップ構成とし、それぞれ最適なプロセスで効率的に作成することができる。
【００５５】
さらにまた、本発明の液晶モジュールは、以上のように、上記の半導体装置を液晶パネルに接続して成ることを特徴とする。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の半導体装置の断面図である。
【図２】前記半導体装置の作成手順を示す図１の正面図である。
【図３】前記半導体装置の作成手順を示す図１の正面図である。
【図４】前記半導体装置の作成手順を示す図１の正面図である。
【図５】図１の他の構成を示す断面図である。
【図６】図１の他の構成を示す断面図である。
【図７】図１の他の構成を示す断面図である。
【図８】本発明の実施の第２の形態の半導体装置の断面図である。
【図９】本発明の実施の第２の形態の半導体装置の断面図である。
【図１０】本発明の実施の第３の形態の半導体装置の断面図である。
【図１１】本発明の実施の第３の形態の半導体装置の断面図である。
【図１２】ＴＣＰの典型的な従来技術の半導体装置の断面図である。
【符号の説明】
１１ 基材
１２ Ｃｕ配線パターン
１２ａ，１２ｂ 引出部
１２ｃ インナーリード
１３ テープ
１４，３１ 半導体チップ
１５ デバイスホール
１６ Ａｕバンプ（第１の電極）
１７ Ａｕバンプ（第２の電極）
１８，３２ 半導体チップ（電子部品）
１９，４５，４６ Ａｕバンプ
２０ 樹脂
２１ ソルダーレジスト
３３，４１ 半導体チップ（さらに他の電子部品）
３４，４２ ダイシングシート
３５，４３ アルミパッド
３６，４４ 金ワイヤ
３７，３８ 金ボール

Claims (8)

  1. 半導体チップを収容するための開口部を有する有機基材上に配線パターンが形成されたテープキャリアに対して、前記配線パターンを前記開口部内に延長して形成されたインナーリードに前記半導体チップが接続されることで、該半導体チップが実装されて成る半導体装置において、
    前記半導体チップの前記インナーリードに対向する電極面に、前記インナーリードに接続される第１の電極と、後記する他の電子部品の電極に接続される第２の電極とがそれぞれ金バンプで形成されると共に、
    前記第２の電極に、他の電子部品の電極が接続されて、該電子部品が前記半導体チップを介して前記テープキャリアに実装され、かつ、
    金バンプで形成される前記第１の電極と金バンプで形成される前記第２の電極とは、同じ材質よりなり同一工程で形成され、さらに、
    前記半導体チップと前記電子部品との間にＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）がポッティングされると共に、前記電子部品側からその側部に向けてエポキシ樹脂がポッティングされていることを特徴とする半導体装置。
  2. 前記電子部品上に、相互に背面同士が貼合わせられてさらに他の電子部品が積層され、該さらに他の電子部品の電極は、前記インナーリードまたはテープキャリア上の配線パターンとワイヤーボンディングで接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記他の電子部品のダイシング時のダイシングシートを用いて該他の電子部品が前記電子部品に貼合わされていることを特徴とする請求項２に記載の半導体装置。
  4. 前記電子部品は、前記半導体チップよりも幅が狭いことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記半導体チップは液晶ドライバＩＣであり、前記電子部品はＳＲＡＭであることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記請求項５に記載の半導体装置を液晶パネルに接続して成る液晶モジュール。
  7. 半導体チップを収容するための開口部を有する有機基材上に配線パターンが形成されたテープキャリアに対して、前記配線パターンを前記開口部内に延長して形成されたインナーリードに前記半導体チップの電極面に形成された第１の電極が接続されることで該半導体チップが実装されると共に、前記半導体チップの前記電極面に形成された第２の電極に他の電子部品の電極が接続されることで該電子部品が前記半導体チップを介して前記テープキャリアに実装されて成る半導体装置の製造方法であって、
    前記半導体チップの前記電極面に、前記第１の電極となる金バンプと前記第２の電極となる金バンプとを同時に形成する金バンプ形成工程と、
    前記金バンプよりなる前記第１の電極と前記半導体チップの前記インナーリードとを接続する第１の接続工程と、
    前記第１の接続工程後に、前記金バンプよりなる前記第２の電極と前記電子部品の前記電極とを接続する第２の接続工程とを有することを特徴とする半導体装置の製造方法。
  8. 前記第１の接続工程後であって前記第２の接続工程前に、前記半導体チップにおける前記電子部品を搭載する領域に、ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）をポッティングする工程を有しており、前記第２の接続工程では、前記電子部品をフリップチップボンダーによって接合することを特徴とする請求項７に記載の半導体装置の製造方 法。
JP2001017091A 2001-01-25 2001-01-25 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 Expired - Fee Related JP3565334B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001017091A JP3565334B2 (ja) 2001-01-25 2001-01-25 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
US10/022,498 US6552419B2 (en) 2001-01-25 2001-12-20 Semiconductor device and liquid crystal module using the same
KR1020010084775A KR20020062805A (ko) 2001-01-25 2001-12-26 반도체 장치 및 그것을 이용하는 액정 모듈
TW090132531A TW529154B (en) 2001-01-25 2001-12-27 Semiconductor device and liquid crystal module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001017091A JP3565334B2 (ja) 2001-01-25 2001-01-25 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002222830A JP2002222830A (ja) 2002-08-09
JP3565334B2 true JP3565334B2 (ja) 2004-09-15

Family

ID=18883345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001017091A Expired - Fee Related JP3565334B2 (ja) 2001-01-25 2001-01-25 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6552419B2 (ja)
JP (1) JP3565334B2 (ja)
KR (1) KR20020062805A (ja)
TW (1) TW529154B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP2003258196A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 半導体装置及びその製造方法
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
EP1367644A1 (en) * 2002-05-29 2003-12-03 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
KR101000455B1 (ko) 2004-01-15 2010-12-13 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
TWI253701B (en) * 2005-01-21 2006-04-21 Via Tech Inc Bump-less chip package
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
WO2007052761A1 (ja) * 2005-11-07 2007-05-10 Sharp Kabushiki Kaisha Ｉｃチップ実装パッケージ
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
JP4705070B2 (ja) * 2007-05-01 2011-06-22 セイコーインスツル株式会社 半導体装置、その製造方法、及び、表示装置の製造方法、
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US8084348B2 (en) * 2008-06-04 2011-12-27 Oracle America, Inc. Contact pads for silicon chip packages
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
US9293350B2 (en) * 2008-10-28 2016-03-22 Stats Chippac Ltd. Semiconductor package system with cavity substrate and manufacturing method therefor
JP2010141112A (ja) * 2008-12-11 2010-06-24 Sharp Corp 半導体装置および半導体装置の製造方法
US8407888B2 (en) 2010-05-07 2013-04-02 Oracle International Corporation Method of assembling a circuit board assembly
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR102300254B1 (ko) * 2015-04-14 2021-09-10 삼성디스플레이 주식회사 표시 장치
CN107316847B (zh) * 2016-04-27 2019-12-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件封装结构和电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3545171B2 (ja) 1997-07-31 2004-07-21 三洋電機株式会社 半導体装置
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
US6297547B1 (en) * 1998-02-13 2001-10-02 Micron Technology Inc. Mounting multiple semiconductor dies in a package
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices

Also Published As

Publication number Publication date
JP2002222830A (ja) 2002-08-09
US20020096781A1 (en) 2002-07-25
TW529154B (en) 2003-04-21
US6552419B2 (en) 2003-04-22
KR20020062805A (ko) 2002-07-31

Similar Documents

Publication Publication Date Title
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
JP5259560B2 (ja) 半導体装置
JP3798220B2 (ja) 半導体装置およびそれを用いる液晶モジュール
KR100615019B1 (ko) 반도체 패키지, 멀티칩 모듈 및 그 제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
US7436061B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US6166443A (en) Semiconductor device with reduced thickness
JP2003273317A (ja) 半導体装置及びその製造方法
JP2002368188A (ja) 半導体装置およびその製造方法
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
KR20040080912A (ko) 반도체장치
JP2001223326A (ja) 半導体装置
JP2001338945A (ja) 半導体装置および液晶モジュール
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JPH11312756A (ja) 半導体装置
US6528343B1 (en) Semiconductor device its manufacturing method and electronic device
US7960214B2 (en) Chip package
JP4417974B2 (ja) 積層型半導体装置の製造方法
US7125746B2 (en) Flip-chip sub-assembly, methods of making same and device including same
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
TWI838125B (zh) 半導體封裝及其製造方法
JP4439339B2 (ja) 半導体装置およびその製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007234683A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees