JPH0730051A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0730051A
JPH0730051A JP5170540A JP17054093A JPH0730051A JP H0730051 A JPH0730051 A JP H0730051A JP 5170540 A JP5170540 A JP 5170540A JP 17054093 A JP17054093 A JP 17054093A JP H0730051 A JPH0730051 A JP H0730051A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
lead
tab
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5170540A
Other languages
English (en)
Inventor
Toshiyuki Yoda
敏幸 誉田
Takao Haranosono
貴雄 原之園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP5170540A priority Critical patent/JPH0730051A/ja
Priority to US08/214,318 priority patent/US5471369A/en
Publication of JPH0730051A publication Critical patent/JPH0730051A/ja
Priority to US08/459,689 priority patent/US5579208A/en
Priority to US08/647,788 priority patent/US5724233A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 複数の半導体チップを有する半導体装置に関
し、樹脂モールド時に半導体チップが変位しないように
する。 【構成】 少なくとも第１及び第２の半導体チップ43a,
43b を含んでなるパッケージ42と、バッケージ42より延
出し第１及び第２の半導体チップ43a ,43bをバッケージ
42の外部と導通自在とするリードフレーム48a,48b とを
具備した半導体装置において、第１の半導体チップ43a
と第２の半導体チップ43b との間に介在するダイステー
ジ44と、第１の半導体チップ43a をリードフレーム48a
,48bに接続するタブリード46a ,46bと、第２の半導体
チップ43b をリードフレーム48a ,48bに接続するボンデ
ィングワイヤ49a ,49bとを具備した構成。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップを
有する半導体装置に関する。
【０００２】近年、電子機器等の小型化の要求に伴い、
一つのパッケージ内に複数の半導体チップを搭載して高
密度化されたチップオンチップ構造の半導体装置があ
る。一方、半導体装置を軽量化、小型化するためには、
パッケージの薄型化が要求されている。そのため、パッ
ケージ内部に複数の半導体チップを樹脂モールドする必
要がある。
【０００３】
【従来の技術】図１８は従来のチップオンチップ構造の
半導体装置の一例を示す図である。
【０００４】図１８に示す半導体装置１１は、ダイステ
ージ１２の上面にマウント剤１３ａを介して半導体チッ
プ１４ａが固着され、ダイステージ１２の下面にマウン
ト剤１３ｂを介して半導体チップ１４ｂが半導体チップ
１４ａと逆向きに固着された後、半導体チップ１４ａ
は、ボンディングワイヤ１５ａ及び１５ｃによってリー
ドフレーム１６ａに接続されることでパッケージの外部
と導通可能とされている。
【０００５】さらに、半導体チップ１４ｂは、ボンディ
ングワイヤ１５ｂ及び１５ｄによってリードフレーム１
６ｂに接続されることでパッケージの外部と導通可能と
されている。
【０００６】次に、図１９は従来のチップオンチップ構
造の半導体装置の他の例を示す図である。
【０００７】図１９において、２個の半導体チップを有
する半導体装置１には、リードフレーム２の中央開口部
分に半導体チップ３ａ及び３ｂが、夫々回路が形成され
た表面３ａ′及び３ｂ′を上面として配設されている。
半導体チップ３ａは足曲げ加工されたタブリード５ａ及
び５ｂの一端に、また、半導体チップ３ｂはタブリード
５ｃ及び５ｄの一端に夫々パッド４を介して接続（イン
ナーリードボンディング）されている。
【０００８】この半導体チップ３ａの裏面３ａ′′は、
半導体チップ３ｂの回路が形成された表面３ｂ′と略平
行に対向して離間するようタブリード５ａ及び５ｂが折
り曲げ加工されている。
【０００９】タブリード５ａ及び５ｂ及び５ｃ及び５ｄ
の夫々の他端はリードフレーム２のアウタリード６に熱
圧着（アウターリードボンディング）され、モールド樹
脂７によりトランスファーモールドによりパッケージン
グされる。たとえば、回路基板に表面実装するために
は、アウタリード６はＬ字形状（Ｊ字形状でも可）に折
り曲げ加工される。
【００１０】更に、図２０は従来のチップオンチップ構
造の半導体装置の更に他の例を示す図であり、図２０
（Ａ）は図２０（Ｂ）中Ｘ−Ｘ’線に沿う断面図、図２
０（Ｂ）は平面図である。
【００１１】図２０に示す半導体装置２１は、タブテー
プにインナーリードボンディングされた半導体チップ２
２ａ並びに半導体チップ２２ｂを互いに逆向きに対向し
てタブリード２３ａ及び２３ｃ、並びにタブリード２３
ｂ及び２３ｄで支持し、リードフレーム２４ａ並びに２
４ｂに接続することで、両半導体チップ２２ａ及び２２
ｂがパッケージの外部と導通可能とされる。各タブリー
ド２３ａ及び２３ｂ及び２３ｃ及び２３ｄは図示のとお
りに折り曲げ加工される。
【００１２】そして、図２１は従来のチップオンチップ
構造の半導体装置の更に他の例を示す図である。
【００１３】図２１に示す半導体装置３１は、タブテー
プにインナーリードボンディングされた半導体チップ３
２ａ並びに半導体チップ３２ｂを互いに逆向きに対向し
てタブリード３３ａ及び３３ｃ、並びにタブリード３３
ｂ及び３３ｄで支持し、リードフレーム３４ａ並びに３
４ｂに接続することで、両半導体チップ３２ａ及び３２
ｂがパッケージの外部と導通可能とされる。各タブリー
ド３３は図示のとおりに直線状とされている。
【００１４】
【発明が解決しようとする課題】しかるに、上記した従
来の各半導体装置によれば、それぞれ以下のとおりの問
題があった。
【００１５】すなわち、半導体装置１１（図１８）で
は、組立工程時に以下の問題が発生する。図２２に示す
ように半導体チップ１４ａをダイステージ１２に固着し
た後、半導体チップ１４ｂを半導体チップ１４ａが固着
されたダイステージ１２の面と反対側の面に固着すると
き、ダイステージ１２を反転させて半導体チップ１４ｂ
の上部からダイコレット１７によって加圧する必要があ
る。
【００１６】加圧する際ダイステージ１２が下がって半
導体チップ１４ｂの上部から印加した圧力が逃げないよ
うにするために、ダイステージ１２を固定する。固定す
るときに半導体チップ１４ａの表面がダイス受け台１８
に当たって、半導体チップ表面が損傷する問題があっ
た。
【００１７】また、半導体チップ１４ａをワイヤボンデ
ィングした後に半導体チップ１４ｂを固着すると、上記
と同様の理由で、今度は半導体チップ１４ａ側のボンデ
ィングワイヤが湾曲変形するという問題があった。
【００１８】次に、半導体装置１（図１９）及び半導体
装置２１（図２０）及び半導体装置３１（図２１）で
は、それぞれ２個の半導体チップがその両面からタブリ
ードのみで支持されている。したがって、トランスファ
モールド工程時に半導体チップが変位する問題があっ
た。
【００１９】ここで、半導体装置１を代表例として、そ
のトランスファモールド工程を示す図２３を参照して説
明する。
【００２０】図２３（Ａ）に示すように、上述の半導体
装置１は、リードフレーム２と半導体チップ３ａ及び３
ｂをタブリード５ａ及び５ｂ及び５ｃ及び５ｄに夫々接
続した後、各半導体チップ３ａ及び３ｂ周辺部分を上金
型８ａ及び下金型８ｂで形成されるキャビティ９にセッ
トされる。
【００２１】そして、ゲート１０よりモールド樹脂７を
注入してトランスファーモールドを行うものである。図
２３（Ａ）に示すように、モールド樹脂７の注入初期に
は半導体チップ３ａ及び３ｂがモールド樹脂７の注入圧
力により変位することはない。
【００２２】ところで、半導体チップ３ａはタブリード
５ａ及び５ｂによってアウタリード６に対し支持されて
いるのみであり、またタブリード５ａ及び５ｂはたとえ
ば厚さ１２５μｍ程度のポリイミドテープに厚さ３５μ
ｍ程度の銅箔パターンを接着した剛性の低いものであ
り、図示の形状に折り曲げ加工されているために、樹脂
モールド注入時にモールド樹脂７の注入圧力によってタ
ブリード５ａ及び５ｂが変形し、半導体チップ３ａが変
位することがある。
【００２３】また、タブリード５ｃ及び５ｄも直線状で
はあるが同様の構成とされていて剛性が低いため、半導
体チップ３ｂも若干は変位することがある。これらの変
位を防ぐために、半導体チップ３ａ及び３ｂの位置やモ
ールド樹脂７の粘度、および注入圧力等をコントロール
してゲート１０から注入されるモールド樹脂７が半導体
チップ３ａ及び３ｂを変位させないようにすることが考
えられている。
【００２４】しかしながら、モールド樹脂７の注入圧力
のバラツキを十分にコントロールしても、各タブリード
の製造精度にバラツキがあると、図２３（Ｂ）に示すよ
うに、モールド樹脂７がある程度注入された時に各タブ
リードが変形して半導体チップ３ａ及び３ｂが変位する
ことがある。
【００２５】これにより、図示のとおり半導体チップ３
ａの裏面３ａ′にタブリード５ｄが当接したり、半導体
チップ３ａの上部エッジ部分にタブリード５ａが当接し
たりしてショートするという問題が発生することがあ
る。この問題は、他の半導体装置１及び２１及び３１に
共通の問題である。
【００２６】これに加えてたとえば半導体装置２１で
は、さらに２つの問題があった。第１の問題は、ミラー
反転チップでなければ複数個の半導体チップを搭載する
ことが出来ない点であり、また第２の問題は、各半導体
チップを別々に駆動しようとするとチップセレクト用パ
ッドへの配線が困難な点である。
【００２７】すなわち、図２１に示すとおり、半導体チ
ップ２２ａのパッド２５ａから引き出されたタブリード
２３ｂと、半導体チップ２２ｂのパッド２５ｂから引き
出されたタブリード２３ｄとは、それぞれ同一のリード
フレーム２４ｂに接続されている。したがって、パッド
２５ａとパッド２５ｂは電気的に同一の機能を持ったパ
ッドでなければならない。
【００２８】このため、半導体チップ２２ａと半導体チ
ップ２２ｂは、それぞれのパッド配置を面対称とされ
た、所謂ミラー反転チップの関係にある必要がある。し
たがって、半導体チップ２２ａ（又は半導体チップ２２
ｂ）と同一のパッド配置の半導体チップを図示のように
２個搭載することは不可能な問題があった。
【００２９】また、図２４に示すとおり従来の半導体装
置２１ａでは、半導体チップ２２ａと半導体チップ２２
ｂを別々に駆動するために、チップセレクト用のパッド
２６又はパッド２７に別々に電圧を印加する必要があ
る。
【００３０】このため、半導体チップ２２ａのパッド２
６をリードフレーム２８に、半導体チップ２２ｂのパッ
ド２７をリードフレーム２９に接続するためには、破線
で示すとおりにタブリード３０を引き回さなければなら
ない。これは、リードフレーム２８及び２９が隣接して
いる場合には可能であるが、図示のようにこれらの間に
タブリード２３ｅが介在する場合には不可能であ。つま
り、チップセレクト用パッドへの配線ができない問題が
あった。
【００３１】そこで、本発明では、上記の諸問題を解決
した半導体装置を提供することを目的とする。
【００３２】
【課題を解決するための手段】上記の問題を解決するた
めに、以下のとおりに構成した。
【００３３】すなわち、請求項１記載の発明では、少な
くとも第１及び第２の半導体チップを含んでなるパッケ
ージと、パッケージより延出し、第１及び第２の半導体
チップをパッケージの外部と導通自在とするリードフレ
ームとを具備した半導体装置において、第１の半導体チ
ップと第２の半導体チップとの間に介在するダイステー
ジと、第１の半導体チップをリードフレームに接続する
タブリードと、第２の半導体チップをリードフレームに
接続するボンディングワイヤとを具備する構成とした。
【００３４】また、請求項２記載の発明では、少なくと
も第１及び第２の半導体チップを含んでなるパッケージ
と、パッケージより延出し、第１及び第２の半導体チッ
プをパッケージの外部と導通自在とするリードフレーム
とを具備した半導体装置において、第１の半導体チップ
と第２の半導体チップとの間に介在するダイステージ
と、第１の半導体チップをリードフレームに接続する第
１のタブリードと、第２の半導体チップをリードフレー
ムに接続する第２のタブリードとを具備する構成とし
た。
【００３５】さらに、請求項３記載の発明では、少なく
とも第１及び第２の半導体チップを含んでなるパッケー
ジと、パッケージより延出し、第１及び第２の半導体チ
ップをパッケージの外部と導通自在とするリードフレー
ムとを具備した半導体装置において、リードフレームを
第１の半導体チップと第２の半導体チップとの間に延在
させてなるとともに、第１の半導体チップをリードフレ
ームに接続する第１のタブリードと、第２の半導体チッ
プをリードフレームに接続する第２のタブリードとを具
備する構成とした。
【００３６】そして、請求項６記載の発明では、少なく
とも第１及び第２の半導体チップを含んでなるパッケー
ジと、パッケージより延出し、第１及び第２の半導体チ
ップをパッケージの外部と導通自在とするリードフレー
ムとを具備した半導体装置において、リードフレームを
第１の半導体チップと第２の半導体チップとの間に延在
させてなるとともに、第１の半導体チップをリードフレ
ームに接続する第１のボンディングワイヤと、第２の半
導体チップをリードフレームに接続する第２のボンディ
ングワイヤとを具備する構成とした。
【００３７】
【作用】上記構成の請求項１記載の発明によれば、ダイ
ステージが第１の半導体チップと第２の半導体チップと
の間に介在することで第１の半導体チップと第２の半導
体チップの位置を規制し、タブリードとボンディングワ
イヤとがトランスファモールド工程時に若干変形しても
第１の半導体チップと第２の半導体チップは変位しない
ように作用する。また、組立工程時に、タブリードをリ
ードフレームに対して加圧することで接続（アウターリ
ードボンディング）が行われるので、第１の半導体チッ
プ又は第２の半導体チップに圧力が印加されることがな
いように作用する。
【００３８】また請求項２記載の発明によれば、ダイス
テージが第１の半導体チップと第２の半導体チップとの
間に介在することで第１の半導体チップと第２の半導体
チップの位置を規制し、第１のタブリードと第２のタブ
リードとがトランスファモールド工程時に若干変形して
も第１の半導体チップと第２の半導体チップは変位しな
いように作用する。
【００３９】さらに請求項３記載の発明によれば、リー
ドフレームが第１の半導体チップと第２の半導体チップ
との間に延在することで第１の半導体チップと第２の半
導体チップの位置を規制し、第１のタブリードと第２の
タブリードとがトランスファモールド工程時に若干変形
しても第１の半導体チップと第２の半導体チップは変位
しないように作用する。
【００４０】そして請求項６記載の発明によれば、リー
ドフレームが第１の半導体チップと第２の半導体チップ
との間に延在することで第１の半導体チップと第２の半
導体チップの位置を規制し、第１のボンディングワイヤ
と第２のボンディングワイヤとがトランスファモールド
工程時に若干変形しても第１の半導体チップと第２の半
導体チップは変位しないように作用する。
【００４１】
【実施例】
〔第１実施例〕図１は本発明の第１実施例を示す図であ
る。
【００４２】図１に示す半導体装置４１はパッケージ４
２内部に２個の半導体チップ４３ａ及び４３ｂを有して
おり、図示のとおりチップオンチップ構造とされてい
る。ダイステージ４４の上面にマウント剤４５を介して
半導体チップ４３ａが回路形成面を上向きとして固着さ
れている。
【００４３】ダイステージ４４の下面には、タブリード
４６ａ及び４６ｂをインナーリードボンディングされた
半導体チップ４３ｂが絶縁材４７を介して半導体チップ
４３ａと同じ向きに配設されている。
【００４４】半導体チップ４３ａは、ボンディングワイ
ヤ４９ａ及び４９ｂによってリードフレーム４８ａ及び
４８ｂに接続されることでパッケージ４２の外部と導通
可能とされる。さらに、半導体チップ４３ｂは、タブリ
ード４６ａ及び４６ｂによってリードフレーム４８ａ及
び４８ｂに接続されることでパッケージ４２の外部と導
通可能とされる。
【００４５】半導体装置４１の組立工程は、たとえば図
２に示すとおりである。
【００４６】始めに、ダイステージ４４の表面に絶縁材
４７を貼り付ける。次に、ダイス受け台５０上で、ダイ
ステージ４４の裏面にマウント剤４５を介して半導体チ
ップ４３ａをダイス付けして固着した後、ボンディング
ワイヤ４９ａ及び４９ｂをワイヤボンディングしてリー
ドフレーム４８ａ及び４８ｂを半導体チップ４３ａと接
続する。
【００４７】一方、タブテープ５１に半導体チップ４３
ｂをインナーリードボンディングした後、破線位置から
タブテープ５１の不要部分を切除してタブリード４６ａ
及び４６ｂを形成する。
【００４８】つづいて、ワイヤボンディングされたリー
ドフレーム４８ａ及び４８ｂをアウターリードボンディ
ング受け台５２上に載置する。そして、これらのリード
フレーム４８ａ及び４８ｂにタブリード４６ａ及び４６
ｂを重ね合わせて絶縁材４７上に載置した後、アウター
リードボンディングツール５３によってこれらのタブリ
ード４６ａ及び４６ｂに対して加圧することでアウター
リードボンディングを行なう。
【００４９】なお、ダイステージ４４の表面に絶縁材４
７を貼り付けるときに、接着剤を使用して図３のとおり
に構成してもよい。図３に示す第１実施例の一変形例の
半導体装置５４において、５５はダイステージ４４と絶
縁材４７を接着する接着剤である。
【００５０】この場合、ダイステージ４４をタブリード
４６ａ及び４６ｂに対して絶縁する部分を、絶縁を主た
る目的とする絶縁材４７と、絶縁材４７を貼り付けるこ
とを主たる目的とする接着剤５５とで構成している。
【００５１】この場合は、貼り付ける圧力が加わっても
その形状を維持できるものを絶縁材４７（たとえば、ポ
リイミドフィルム）として使用することで、絶縁する部
分の絶縁材４７を接着剤のみで構成したときに発生する
接着剤の潰れ過ぎによるダイステージ４４とタブリード
４６ａ及び４６ｂの接触を防止することができる。
【００５２】上記の各実施例及び変形例によれば、半導
体チップ４３ｂのタブリード４６ａ及び４６ｂをアウタ
ーリードボンディングする際に圧力が印加されるのは、
アウターリードボンディングツール５３が当接する部分
だけである。したがって、半導体チップ４３ａの表面や
ボンディングワイヤ４９ａ及び４９ｂが損傷したり変形
したりすることはない。
【００５３】しかも、半導体チップ４３ａはマウント剤
４５によってダイステージ４４に固着されている。この
ため、トランスファモールド工程時に半導体チップ４３
ａが樹脂の注入圧力によって変位することがない。一
方、半導体チップ４３ｂは絶縁材４７上にタブリード４
６ａ及び４６ｂを介して載置されており、中空に支持さ
れているわけではない。
【００５４】このため、半導体チップ４３ｂは、樹脂の
注入圧力によってたとえ変位してもその変位量はごく僅
かである。したがって、各半導体チップ４３ａ及び４３
ｂにタブリード４６ａ及び４６ｂとボンディングワイヤ
４９ａ及び４９ｂが当接したりしてショートすることが
ない。
【００５５】ところで、アウターリードボンディングの
際にタブリード４６ａ及び４６ｂを絶縁材４７上に載置
するときに、接着剤を使用して図４のとおりに構成して
もよい。図４に示す第１実施例の他の変形例の半導体装
置５６において、５７は絶縁材４７とタブリード４６ａ
及び４６ｂを接着する接着剤である。
【００５６】このように、接着剤５７を用いて半導体チ
ップ４３ｂのタブリード４６ａ及び４６ｂを絶縁材４７
と接着固定することで、半導体チップ４３ｂが樹脂の注
入圧力によって変位することはない。
【００５７】図５は本発明の第１実施例の更に他の変形
例を示す図である。図５（Ａ）は図５（Ｂ）中Ｘ−Ｘ’
線に沿う断面図、図５（Ｂ）は平面図である。
【００５８】すなわち、図５に示す半導体装置５８は、
半導体装置４１（図１）のタブリード４６ａ及び４６ｂ
をポリイミド樹脂テープ５９が残存するタブリード６０
ａ及び６０ｂに代えた構成である。
【００５９】この半導体装置５８の組立工程は、たとえ
ば図６に示すとおりである。
【００６０】始めに、ダイス受け台５０上で、ダイステ
ージ４４の裏面にマウント剤４５を介して半導体チップ
４３ａをダイス付けして固着した後、ボンディングワイ
ヤ４９ａ及び４９ｂをワイヤボンディングして半導体チ
ップ４３ａとリードフレーム４８ａ及び４８ｂとを接続
する。
【００６１】一方、タブテープ６１に半導体チップ４３
ｂをインナーリードボンディングした後、破線位置から
タブテープ６１の不要部分を切除してタブリード６０ａ
及び６０ｂを形成する。このときの切除位置は、ポリイ
ミド樹脂テープ５９が絶縁材として残存する位置であ
る。
【００６２】つづいて、ワイヤボンディングされたリー
ドフレーム４８ａ及び４８ｂをアウターリードボンディ
ング受け台５２上に載置する。そして、これらのリード
フレーム４８ａ及び４８ｂにタブリード６０ａ及び６０
ｂを重ね合わせてダイステージ４４に載置した後、アウ
ターリードボンディングツール５３によってこれらのタ
ブリード６０ａ及び６０ｂに対して加圧することでアウ
ターリードボンディングを行なう。
【００６３】本変形例によれば、絶縁材を特別に必要と
しない利点がある。
【００６４】図７は本発明の第１実施例の更に他の変形
例を示す図である。図７に示す半導体装置６２は、半導
体チップ４３ｂが半導体チップ４３ａとは逆向き、すな
わち回路形成面が下向きになるように、タブリード６３
ａ及び６３ｂによってインナーリードボンディングされ
て支持されている。
【００６５】なお、上記の第１実施例及び各変形例（半
導体装置４１及び５４及び５６及び５８及び６２）にお
いては、仮に半導体チップ４３ｂをアウターリードボン
ディングしないでトランスファモールドを行なった場
合、半導体チップ４３ａ１個のみを樹脂モールドする通
常のパッケージと同様の構成となる。
【００６６】したがって、リードフレームを特別に開発
する必要がなく、通常のパッケージに使用するリードフ
レームをそのまま共通に使用することができ、低コスト
で構成することが可能になる。
【００６７】〔第２実施例〕図８は本発明の第２実施例
を示す図である。図８（Ａ）は図８（Ｂ）中Ｘ−Ｘ’線
に沿う断面図、図８（Ｂ）は平面図である。
【００６８】図８に示す半導体装置８１はパッケージ８
２内部に２個の半導体チップ８３ａ及び８３ｂを有して
おり、図示のとおりチップオンチップ構造とされてい
る。ダイステージ８４の上面に、タブリード８６ａ及び
８６ｂをインナーリードボンディングされた半導体チッ
プ８３ａが、回路形成面を下向きにして絶縁材８５ａを
介して貼り付け固着されている。
【００６９】ダイステージ８４の下面には、タブリード
８６ｃ及び８６ｄをインナーリードボンディングされた
半導体チップ８３ｂが、半導体チップ８３ａとは逆向き
になるように絶縁材８５ｂを介して貼り付け固着されて
いる。
【００７０】半導体チップ８３ａは、タブリード８６ａ
及び８６ｂによってリードフレーム８８ａ及び８８ｂに
接続されることでパッケージ８２の外部と導通可能とさ
れる。さらに、半導体チップ８３ｂは、タブリード８６
ｃ及び８６ｄによってリードフレーム８８ａ及び８８ｂ
に接続されることでパッケージ８２の外部と導通可能と
される。
【００７１】本実施例においては、半導体チップ８３ａ
及び８３ｂは絶縁材８５ａ及び８５ｂを介してダイステ
ージ８４に載置されて各タブリード８６ａ及び８６ｂ及
び８６ｃ及び８６ｄによって支持されている。つまり、
半導体チップ８３ａ及び８３ｂは中空に支持されている
わけではない。このため、半導体チップ８３ａ及び８３
ｂは、トランスファモールド工程時の樹脂の注入圧力に
よってたとえ変位してもその変位量はごく僅かである。
【００７２】したがって、第１実施例と同様に各半導体
チップ８３ａ及び８３ｂにタブリード８６ａ及び８６ｂ
及び８６ｃ及び８６ｄが当接したりしてショートするこ
とがない。
【００７３】なお、絶縁材８５ａ及び８５ｂの代わりに
絶縁性の接着剤を使用して、アウターリードボンディン
グを行なうと同時にダイステージ８４と各タブリード８
６ａ及び８６ｂ及び８６ｃ及び８６ｄを接着してもよ
い。
【００７４】次に、図９は第２実施例の一変形例の半導
体装置を示す図である。図９に示す半導体装置９１で
は、ダイステージ８４の上面に、タブリード９２ａ及び
９２ｂをインナーリードボンディングされた半導体チッ
プ８３ａが回路形成面を上面として載置されている。
【００７５】また、ダイステージ８４の下面には、タブ
リード８６ｃ及び８６ｄをインナーリードボンディング
された半導体チップ８３ｂが、半導体チップ８３ａとは
同一の向きになるように絶縁材８５ｂを介して貼り付け
固着されている。半導体チップ８３ａは、タブリード９
２ａ及び９２ｂによってリードフレーム８８ａ及び８８
ｂに接続されることでパッケージ８２の外部と導通可能
とされる。
【００７６】図１０は本発明の第２実施例の他の変形例
を示す図である。図１０（Ａ）は図１０（Ｂ）中Ｘ−
Ｘ’線に沿う断面図、図１０（Ｂ）は平面図である。
【００７７】すなわち、図１０に示す半導体装置９３
は、絶縁材９４ａ及び９４ｂを、半導体チップ８３ａ及
び８３ｂをＴＡＢ方式で搭載するときに使用するタブテ
ープの一部（ポリイミド樹脂テープ）を残存して形成し
たものである。また、両半導体チップ８３ａ及び８３ｂ
を逆向きにして、それぞれの回路形成面を対向して配置
したものである。
【００７８】図１１は本発明の第２実施例の更に他の変
形例を示す図である。図１１（Ａ）は図１１（Ｂ）中Ｘ
−Ｘ’線に沿う断面図、図１１（Ｂ）は平面図である。
【００７９】すなわち、図１１に示す半導体装置９５
は、絶縁材９６ａ及び９６ｂ及び９６ｃ及び９６ｄを、
ダイステージ８４の一部にのみ当接する小四角形に形成
したものである。また、両半導体チップ８３ａ及び８３
ｂを逆向きにして、それぞれの回路形成面を対向して配
置したものである。
【００８０】なお、上記の第２実施例及び各変形例（半
導体装置８１及び９１及び９３）においては、リードフ
レームを特別に開発する必要がなく、半導体チップ１個
を有する通常のパッケージに使用するリードフレームを
そのまま共通に使用することができ、低コストで構成す
ることが可能になる。
【００８１】〔第３実施例〕図１２は本発明の第３実施
例を示す図である。図１２（Ａ）は図１２（Ｂ）中Ｘ−
Ｘ’線に沿う断面図、図１２（Ｂ）は平面図である。
【００８２】図１２に示す半導体装置１０１はパッケー
ジ１０２内部に２個の半導体チップ１０３ａ及び１０３
ｂを有しており、図示のとおりチップオンチップ構造と
されている。半導体チップ１０３ａと半導体チップ１０
３ｂとの間には、リードフレーム１０４が半導体チップ
１０３ａの右側まで延長されて延在している。
【００８３】リードフレーム１０４の上面には絶縁材
（たとえば、ポリイミド樹脂テープ）１０５ａが接着剤
１０６ａによって接着され、絶縁材１０５ａには半導体
チップ１０３ａが回路形成面を上向きとして載置されて
いる。半導体チップ１０３ａはタブリード１０７ａ及び
１０７ｂによってインナーリードボンディングされてい
る。
【００８４】タブリード１０７ｂは、リードフレーム１
０４の半導体チップ１０３ａよりも左側の部分にアウタ
ーリードボンディングされている。タブリード１０７ａ
は、リードフレーム１０４ａの半導体チップ１０３ａよ
りも右側の部分にアウターリードボンディングされてい
る。リードフレーム１０４ａも、半導体チップ１０３ａ
の左側まで延長されて、半導体チップ１０３ａと半導体
チップ１０３ｂとの間に延在している。
【００８５】一方、リードフレーム１０４の下面には、
絶縁材（たとえば、ポリイミド樹脂テープ）１０５ｂが
接着剤１０６ｂによって接着され、絶縁材１０５ｂには
半導体チップ１０３ｂが回路形成面を下向きとして載置
されている。半導体チップ１０３ｂは、タブリード１０
７ｃ及び１０７ｄによってインナーリードボンディング
されている。
【００８６】タブリード１０７ｃは、リードフレーム１
０４の半導体チップ１０３ａよりも右側の部分にアウタ
ーリードボンディングされている。タブリード１０７ｄ
は、リードフレーム１０４ａの半導体チップ１０３ａよ
りも左側の部分にアウターリードボンディングされてい
る。
【００８７】このように、半導体チップ１０３ａは、タ
ブリード１０７ａ及び１０７ｂによってリードフレーム
１０４ａ及び１０４に接続されることで、パッケージ１
０２の外部と導通可能とされる。さらに、半導体チップ
１０３ｂは、タブリード１０７ｃ及び１０７ｄによって
リードフレーム１０４ａ及び１０４に接続されること
で、パッケージ１０２の外部と導通可能とされる。
【００８８】したがって、半導体チップ１０３ｂのパッ
ド１０８ａと同一の機能を持った半導体チップ１０３ａ
のパッド１０８ｂから引き出されたタブリード１０７ｃ
が、半導体チップ１０３ａのパッド１０８ａから引き出
されたタブリード１０７ｂが接続されているリードフレ
ーム１０４の各半導体チップより右側に延長された部分
に接続される。
【００８９】このため、半導体チップ１０３ａと半導体
チップ１０３ｂを、面対称のパッド配置とされたミラー
反転チップとする必要がない。よって、半導体チップ１
０３ａ又は半導体チップ１０３ｂは同一のものを２個搭
載することが可能になる。
【００９０】また、半導体チップ１０３ａ及び１０３ｂ
は、それらの間にリードフレーム１０４及び１０４ａが
介在するため中空に支持されているわけではない。この
ため、半導体チップ１０３ａ及び１０３ｂは、トランス
ファモールド工程時の樹脂の注入圧力によってたとえ変
位してもその変位量はごく僅かである。
【００９１】したがって、各半導体チップ１０３ａ及び
１０３ｂにタブリード１０７ａ及び１０７ｂ及び１０７
ｃ及び１０７ｄが当接したりしてショートすることがな
い利点がある。
【００９２】次に、図１３は第３実施例の一変形例の半
導体装置を示す図である。図１３（Ａ）は図１３（Ｂ）
中Ｘ−Ｘ’線に沿う断面図、図１３（Ｂ）は平面図であ
る。
【００９３】図１３に示す半導体装置１１１では、リー
ドフレーム１１２が「コ」字状に延長されて半導体チッ
プ１０３ａと半導体チップ１０３ｂとの間に延在してい
る。なお、両半導体チップ１０３ａ及び１０３ｂは逆向
きで、裏面を対向させている。
【００９４】本実施例では、両半導体チップ１０３ａ及
び１０３ｂの間で、リードフレーム１１２をパッケージ
１０２外部での延出方向と略直交する方向に引き回し
て、自由に引き出すパッド１１３の側へ引き回してゆけ
るため、配線の自由度が増す。したがって、チップセレ
クト用パッドへの配線も自在となり、隣り合わせに配設
する必要がない。
【００９５】また、図１４は第３実施例の他の変形例の
半導体装置を示す図である。図１４（Ａ）は図１４
（Ｂ）中Ｘ−Ｘ’線に沿う断面図、図１４（Ｂ）は平面
図である。
【００９６】図１４に示す半導体装置１１５は、リード
フレーム１１２が「コ」字状に延長されて半導体チップ
１０３ａと半導体チップ１０３ｂとの間に延在している
点で半導体装置１１１（図１３）と同様である。
【００９７】ただし、タブリード１１６ｃ及び１１６ｄ
の形状が図示のとおりタブリード１０７ｃ及び１０７ｄ
の形状と異なっており、両半導体チップ１０３ａ及び１
０３ｂは同一の向きで、回路形成面を上向きとされてい
る。
【００９８】そして、図１５は第３実施例の更に他の変
形例の半導体装置を示す図である。図１５に示す半導体
装置１１８は、絶縁材１１９ａ及び１１９ａｂを、半導
体チップ１０３ａ及び１０３ｂをＴＡＢ方式で搭載する
ときに使用するタブテープの一部（ポリイミド樹脂テー
プ）を残存して形成したもので、低コストに構成するこ
とができる。
【００９９】なお、図１６は第３実施例の参考例の半導
体装置を示す図である。図１６に示す半導体装置１２１
は、半導体装置１０１（図１２）のタブリード１０７ａ
及び１０７ｂをボンディングワイヤ１２２ａ及び１２２
ｂに代えたものであり、タブテープ１個でよい分低コス
トに構成することができる。
【０１００】上記の各変形例（半導体装置１１１及び１
１５及び１１８）においては、第２実施例（半導体装置
１０１）と同様にトランスファモールド工程時の半導体
チップの変位量はごく僅かであり、タブリードがショー
トすることがない特長がある。
【０１０１】〔第４実施例〕図１７は本発明の第４実施
例を示す図である。図１７に示す半導体装置１３１はパ
ッケージ１３２内部に２個の半導体チップ１３３ａ及び
１３３ｂを有しており、図示のとおりチップオンチップ
構造とされている。
【０１０２】半導体チップ１３３ａと半導体チップ１３
３ｂとの間には、リードフレーム１３４が半導体チップ
１３３ａの右側まで延長されて延在している。リードフ
レーム１３４ａも、半導体チップ１３３ａの左側まで延
長されて、半導体チップ１３３ａと半導体チップ１３３
ｂとの間に延在している。
【０１０３】リードフレーム１３４の上面にはポリイミ
ド樹脂またはＳｉＮなどの絶縁材１３５ａが固着され、
絶縁材１３５ａには半導体チップ１３３ａが回路形成面
を上向きとして載置されている。半導体チップ１３３ａ
は、図示の如くボンディングワイヤ１３７ａによってワ
イヤボンディングされている。
【０１０４】一方、リードフレーム１３４の下面には、
ポリイミド樹脂またはＳｉＮなどの絶縁材１３５ｂが固
着され、絶縁材１３５ｂには半導体チップ１３３ｂが回
路形成面を下向きとして載置されている。半導体チップ
１３３ｂは、図示の如くボンディングワイヤ１３７ｂ及
によってワイヤボンディングされている。
【０１０５】このように、半導体チップ１３３ａのパッ
ド１３８に対応した半導体チップ１３３ｂのパッド１３
９から、パッド１３８からと同一のリードフレーム１３
４にワイヤボンディングされる。これらのパッド１３８
及び１３９は電気的に同一の機能を有するパッドであ
る。
【０１０６】このため、半導体チップ１３３ａと半導体
チップ１３３ｂを、面対称のパッド配置とされたミラー
反転チップとする必要がない。半導体チップ１３３ａ又
は半導体チップ１３３ｂは同一のものを２個搭載するこ
とが可能になる。
【０１０７】また、本実施例によれば、ミラー反転チッ
プを使用する必要がないため工程が簡単で低コストに構
成することができる。さらに、上記の各実施例と同様、
各半導体チップが中空に支持されているわけではない。
このため、半導体チップ１３３ａ及び１３３ｂは、トラ
ンスファモールド工程時の樹脂の注入圧力によってたと
え変位してもその変位量はごく僅かである。
【０１０８】したがって、各半導体チップ１３３ａ及び
１３３ｂにボンディングワイヤ１３７ａ及び１３７ｂが
当接したりしてエッジショートすることがない特長があ
る。
【０１０９】なお、上記した第１〜第４実施例において
は、１つのパッケージ内に２個の半導体チップをチップ
オンチップ構成として搭載した例について説明したが、
搭載する半導体チップの数は２個以上の複数でよいこと
は勿論である。
【０１１０】
【発明の効果】上述の如く請求項１記載の発明によれ
ば、ダイステージが第１の半導体チップと第２の半導体
チップの位置を規制するためトランスファモールド工程
時に第１の半導体チップと第２の半導体チップが変位し
ないので、各半導体チップにタブリードとボンディング
ワイヤが当接したりしてショートすることがない。ま
た、組立工程時に第１の半導体チップ又は第２の半導体
チップに加圧されることがないので、各半導体チップが
損傷することがないなどの特長がある。
【０１１１】また、請求項２記載の発明によれば、ダイ
ステージが第１の半導体チップと第２の半導体チップの
位置を規制するためトランスファモールド工程時に第１
の半導体チップと第２の半導体チップが変位しないの
で、各半導体チップに第１のタブリードと第２のタブリ
ードが当接したりしてショートすることがない特長があ
る。
【０１１２】さらに、請求項３記載の発明によれば、リ
ードフレームが第１の半導体チップと第２の半導体チッ
プの位置を規制するためトランスファモールド工程時に
第１の半導体チップと第２の半導体チップが変位しない
ので、各半導体チップに第１のタブリードと第２のタブ
リードが当接したりしてショートすることがない特長が
ある。
【０１１３】そして、請求項６記載の発明によれば、リ
ードフレームが第１の半導体チップと第２の半導体チッ
プの位置を規制するためトランスファモールド工程時に
第１の半導体チップと第２の半導体チップが変位しない
ので、各半導体チップに第１のボンディングワイヤと第
２のボンディングワイヤが当接したりしてショートする
ことがない特長がある。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す図である。
【図２】半導体装置４１の組立工程を示す図である。
【図３】本発明の第１実施例の一変形例を示す図であ
る。
【図４】本発明の第１実施例の他の変形例を示す図であ
る。
【図５】本発明の第１実施例の更に他の変形例を示す図
である。
【図６】半導体装置５８の組立工程を示す図である。
【図７】本発明の第１実施例の更に他の変形例を示す図
である。
【図８】本発明の第２実施例を示す図である。
【図９】本発明の第２実施例の一変形例を示す図であ
る。
【図１０】本発明の第２実施例の他の変形例を示す図で
ある。
【図１１】本発明の第２実施例の更に他の変形例を示す
図である。
【図１２】本発明の第３実施例を示す図である。
【図１３】本発明の第３実施例の一変形例を示す図であ
る。
【図１４】本発明の第３実施例の他の変形例を示す図で
ある。
【図１５】本発明の第３実施例の更に他の変形例を示す
図である。
【図１６】本発明の第３実施例の参考例を示す図であ
る。
【図１７】本発明の第４実施例を示す図である。
【図１８】従来の半導体装置の一例を示す図である。
【図１９】従来の半導体装置の他の例を示す図である。
【図２０】従来の半導体装置の更に他の例を示す図であ
る。
【図２１】従来の半導体装置の更に他の例を示す図であ
る。
【図２２】半導体装置１１の組立工程を示す図である。
【図２３】半導体装置１のトランスファモールド工程を
示す図である。
【図２４】従来の半導体装置の更に他の例の問題点を示
す図である。
【符号の説明】
４２，８２，１０２，１３２ パッケージ ４３ａ，４３ｂ，８３ａ，８３ｂ，１０３ａ，１０３
ｂ，１３３ａ，１３３ｂ半導体チップ ４４，８４ ダイステージ ４６ａ，４６ｂ タブリード ４８ａ，４８ｂ，８８ａ，８８ｂ，１０４，１０４ａ，
１１２，１３４，１３４ａ リードフレーム ４９ａ，４９ｂ，１３７ａ，１３７ｂ ボンディングワ
イヤ １０７ａ，１０７ｂ，１０７ｃ，１０７ｄ，１０７ａ，
１０７ｂ，１０７ｃ，１０７ｄ タブリード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/065 25/07 25/18

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも第１及び第２の半導体チップ
    （４３ａ，４３ｂ）を含んでなるパッケージ（４２）
    と、 該パッケージ（４２）より延出し、該第１及び第２の半
    導体チップ（４３ａ，４３ｂ）を該パッケージ（４２）
    の外部と導通自在とするリードフレーム（４８ａ，４８
    ｂ）とを具備した半導体装置において、 該第１の半導体チップ（４３ａ）と該第２の半導体チッ
    プ（４３ｂ）との間に介在するダイステージ（４４）
    と、 該第１の半導体チップ（４３ａ）を該リードフレーム
    （４８ａ，４８ｂ）に接続するボンディングワイヤ（４
    ９ａ，４９ｂ）と、 該第２の半導体チップ（４３ｂ）を該リードフレーム
    （４８ａ，４８ｂ）に接続するタブリード（４６ａ，４
    ６ｂ）とを具備したことを特徴とする半導体装置。
  2. 【請求項２】 少なくとも第１及び第２の半導体チップ
    （８３ａ，８３ｂ）を含んでなるパッケージ（８２）
    と、 該パッケージ（８２）より延出し、該第１及び第２の半
    導体チップ（８３ａ，８３ｂ）を該パッケージ（８２）
    の外部と導通自在とするリードフレーム（８８ａ，８８
    ｂ）とを具備した半導体装置において、 該第１の半導体チップ（８３ａ）と該第２の半導体チッ
    プ（８３ｂ）との間に介在するダイステージ（８４）
    と、 該第１の半導体チップ（８３ａ）を該リードフレーム
    （８８ａ，８８ｂ）に接続する第１のタブリード（８６
    ａ，８６ｂ）と、 該第２の半導体チップ（８３ｂ）を該リードフレーム
    （８８ａ，８８ｂ）に接続する第２のタブリード（８６
    ｃ，８６ｄ）とを具備したことを特徴とする半導体装
    置。
  3. 【請求項３】 少なくとも第１及び第２の半導体チップ
    （１０３ａ，１０３ｂ）を含んでなるパッケージ（１０
    ２）と、 該パッケージ（１０２）より延出し、該第１及び第２の
    半導体チップ（１０３ａ，１０３ｂ）を該パッケージ
    （１０２）の外部と導通自在とするリードフレームと
    （１０４，１０４ａ）を具備した半導体装置において、 該リードフレーム（１０４，１０４ａ）を該第１の半導
    体チップ（１０３ａ）と該第２の半導体チップ（１０３
    ｂ）との間に延在させてなるとともに、 該第１の半導体チップ（１０３ａ）を該リードフレーム
    （１０４，１０４ａ）に接続する第１のタブリード（１
    ０７ａ，１０７ｂ）と、 該第２の半導体チップ（１０３ｂ）を該リードフレーム
    （１０４，１０４ａ）に接続する第２のタブリード（１
    ０７ｃ，１０７ｄ）とを具備したことを特徴とする半導
    体装置。
  4. 【請求項４】 前記リードフレーム（１０４，１０４
    ａ）は、前記第１の半導体チップ（１０３ａ）と前記第
    ２の半導体チップ（１０３ｂ）との間において、前記パ
    ッケージ（１０２）外部での延出方向と同一方向に延在
    することを特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 前記リードフレーム（１１２）は、前記
    第１の半導体チップ（１０３ａ）と前記第２の半導体チ
    ップ（１０３ｂ）との間において、前記パッケージ（１
    ０２）外部での延出方向と略直交する方向に延在するこ
    とを特徴とする請求項３記載の半導体装置。
  6. 【請求項６】 少なくとも第１及び第２の半導体チップ
    （１３３ａ，１３３ｂ）を含んでなるパッケージ（１３
    ２）と、 該パッケージ（１３２）より延出し、該第１及び第２の
    半導体チップ（１３３ａ，１３３ｂ）を該パッケージ
    （１３２）の外部と導通自在とするリードフレーム（１
    ３４，１３４ａ）とを具備した半導体装置において、 該リードフレーム（１３４，１３４ａ）を該第１の半導
    体チップ（１３３ａ）と該第２の半導体チップ（１３３
    ｂ）との間に延在させてなるとともに、 該第１の半導体チップ（１３３ａ）を該リードフレーム
    （１３４）に接続する第１のボンディングワイヤ（１３
    ７ａ）と、 該第２の半導体チップを該リードフレーム（１３４ａ）
    に接続する第２のボンディングワイヤ（１３７ｂ）とを
    具備したことを特徴とする半導体装置。
JP5170540A 1993-07-09 1993-07-09 半導体装置 Withdrawn JPH0730051A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5170540A JPH0730051A (ja) 1993-07-09 1993-07-09 半導体装置
US08/214,318 US5471369A (en) 1993-07-09 1994-03-17 Semiconductor device having a plurality of semiconductor chips
US08/459,689 US5579208A (en) 1993-07-09 1995-06-02 Semiconductor device having a plurality of semiconductor chips
US08/647,788 US5724233A (en) 1993-07-09 1996-05-15 Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5170540A JPH0730051A (ja) 1993-07-09 1993-07-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0730051A true JPH0730051A (ja) 1995-01-31

Family

ID=15906803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5170540A Withdrawn JPH0730051A (ja) 1993-07-09 1993-07-09 半導体装置

Country Status (2)

Country Link
US (3) US5471369A (ja)
JP (1) JPH0730051A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774162A1 (en) * 1994-06-28 1997-05-21 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR100328181B1 (ko) * 1999-06-24 2002-03-16 추후제출 플립칩이 스택된 패키지 및 그 제조방법
US6426560B1 (en) * 1999-08-06 2002-07-30 Hitachi, Ltd. Semiconductor device and memory module
US6690089B2 (en) 2002-05-15 2004-02-10 Oki Electric Industry Co., Ltd. Semiconductor device having multi-chip package
US7102210B2 (en) 2003-09-05 2006-09-05 Oki Electric Industry Co., Ltd. Lead frame, manufacturing method of the same, and semiconductor device using the same
KR100772096B1 (ko) * 2004-12-27 2007-11-01 주식회사 하이닉스반도체 스택 패키지
JP2008270301A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
WO2009114392A2 (en) * 2008-03-12 2009-09-17 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
WO2023090165A1 (ja) * 2021-11-17 2023-05-25 株式会社デンソー 半導体モジュール

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
FR2727227B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5717246A (en) * 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JPH1168031A (ja) * 1997-08-11 1999-03-09 Mitsubishi Electric Corp Ｉｃモジュールおよび半導体部品
US5990549A (en) * 1998-02-06 1999-11-23 Intel Corporation Thermal bus bar design for an electronic cartridge
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US6297547B1 (en) * 1998-02-13 2001-10-02 Micron Technology Inc. Mounting multiple semiconductor dies in a package
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6160718A (en) * 1998-12-08 2000-12-12 Viking Components Multi-chip package with stacked chips and interconnect bumps
US6097609A (en) * 1998-12-30 2000-08-01 Intel Corporation Direct BGA socket
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
SG87046A1 (en) * 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6707140B1 (en) 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US6767140B2 (en) * 2000-05-09 2004-07-27 National Semiconductor Corporation Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
US6624507B1 (en) 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6765275B1 (en) * 2000-05-09 2004-07-20 National Semiconductor Corporation Two-layer electrical substrate for optical devices
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6426559B1 (en) * 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US6608763B1 (en) * 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6603072B1 (en) * 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
US7351911B2 (en) * 2001-04-27 2008-04-01 Yazaki Corporation Connection box
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
JP3576146B2 (ja) * 2002-04-05 2004-10-13 沖電気工業株式会社 半導体装置
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
SG120879A1 (en) 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
SG114585A1 (en) 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
US7781873B2 (en) * 2003-04-28 2010-08-24 Kingston Technology Corporation Encapsulated leadframe semiconductor package for random access memory integrated circuits
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
US7368810B2 (en) 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP4381779B2 (ja) * 2003-11-17 2009-12-09 株式会社ルネサステクノロジ マルチチップモジュール
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
US6933223B1 (en) 2004-04-15 2005-08-23 National Semiconductor Corporation Ultra-low loop wire bonding
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
JP4686218B2 (ja) * 2005-03-11 2011-05-25 矢崎総業株式会社 メタルコア基板及びこれを利用した車載システム
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8022558B2 (en) * 2009-02-13 2011-09-20 Infineon Technologies Ag Semiconductor package with ribbon with metal layers
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
EP2406783B1 (en) 2009-03-12 2016-02-10 Creator Technology B.V. Display apparatus comprising electrofluidic cells
TWI401785B (zh) * 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
CN102956509A (zh) * 2011-08-31 2013-03-06 飞思卡尔半导体公司 功率器件和封装该功率器件的方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US20130320514A1 (en) * 2012-06-04 2013-12-05 Texas Instruments Incorporated Package-in-Package for High Heat Dissipation Having Leadframes and Wire Bonds
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
TWI534982B (zh) * 2013-12-27 2016-05-21 Chip Stacking Structure Using Bond Sheet Adhesive Technology
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US11682609B2 (en) * 2019-06-29 2023-06-20 Texas Instruments Incorporated Three-dimensional functional integration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662351A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
JPH01303730A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd 半導体素子の実装構造とその製造方法
JPH02156662A (ja) * 1988-12-09 1990-06-15 Matsushita Electron Corp 樹脂封止型半導体装置
JPH05109978A (ja) * 1991-10-17 1993-04-30 Fujitsu Ltd 半導体装置
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips
JPH04184949A (ja) * 1990-11-20 1992-07-01 Fujitsu Miyagi Electron:Kk 半導体装置とその製造方法
DE4214102C2 (de) * 1991-06-01 1997-01-23 Gold Star Electronics Multichip-Halbleiterbaustein
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
JPH05109976A (ja) * 1991-10-17 1993-04-30 Fujitsu Ltd 半導体装置
JPH05315540A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 半導体装置
JPH0662351A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 陰極線管の保持装置
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774162A1 (en) * 1994-06-28 1997-05-21 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
EP0774162A4 (en) * 1994-06-28 1997-07-30 Intel Corp MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES
KR100328181B1 (ko) * 1999-06-24 2002-03-16 추후제출 플립칩이 스택된 패키지 및 그 제조방법
US6426560B1 (en) * 1999-08-06 2002-07-30 Hitachi, Ltd. Semiconductor device and memory module
US6690089B2 (en) 2002-05-15 2004-02-10 Oki Electric Industry Co., Ltd. Semiconductor device having multi-chip package
US7102210B2 (en) 2003-09-05 2006-09-05 Oki Electric Industry Co., Ltd. Lead frame, manufacturing method of the same, and semiconductor device using the same
KR100772096B1 (ko) * 2004-12-27 2007-11-01 주식회사 하이닉스반도체 스택 패키지
JP2008270301A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
WO2009114392A2 (en) * 2008-03-12 2009-09-17 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
WO2009114392A3 (en) * 2008-03-12 2009-11-26 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
KR101483204B1 (ko) * 2008-03-12 2015-01-15 페어차일드 세미컨덕터 코포레이션 내장된 플립 칩을 포함하는 반도체 다이 패키지
WO2023090165A1 (ja) * 2021-11-17 2023-05-25 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
US5471369A (en) 1995-11-28
US5579208A (en) 1996-11-26
US5724233A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
JPH0730051A (ja) 半導体装置
US6844616B2 (en) Multi-chip semiconductor package structure
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US6906424B2 (en) Semiconductor package and method producing same
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JP2002280516A (ja) 半導体モジュール
JP3494901B2 (ja) 半導体集積回路装置
JP3670853B2 (ja) 半導体装置
JP3497775B2 (ja) 半導体装置
KR20030009627A (ko) 수평 이중 실장한 반도체 칩 패키지
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JPH05114693A (ja) 半導体装置
JP2003347504A (ja) 半導体装置及びその製造方法
JPH02143449A (ja) 半導体封止容器
JP3078526B2 (ja) 樹脂封止型半導体装置
JPH08279575A (ja) 半導体パッケージ
JPH03163858A (ja) 樹脂封止型半導体装置
JP2000058738A (ja) リードフレーム及び半導体装置
KR0129132Y1 (ko) I.c 패캐이지
JPH04349655A (ja) 樹脂封止型マルチチップパッケージ
JPH06268152A (ja) 半導体集積回路装置
JPH05226565A (ja) 半導体装置
JPH08107178A (ja) 樹脂封止型半導体装置及びその製造方法
JPH04133464A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003