JP3602453B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3602453B2
JP3602453B2 JP2001013869A JP2001013869A JP3602453B2 JP 3602453 B2 JP3602453 B2 JP 3602453B2 JP 2001013869 A JP2001013869 A JP 2001013869A JP 2001013869 A JP2001013869 A JP 2001013869A JP 3602453 B2 JP3602453 B2 JP 3602453B2
Authority
JP
Japan
Prior art keywords
metal plate
lead
semiconductor device
electrode
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001013869A
Other languages
English (en)
Other versions
JP2002151554A (ja
Inventor
彰 福泉
嘉啓 中嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2001013869A priority Critical patent/JP3602453B2/ja
Priority to TW090121172A priority patent/TW511199B/zh
Priority to EP01120570A priority patent/EP1191589A3/en
Priority to US09/941,744 priority patent/US6849930B2/en
Priority to KR1020010053366A priority patent/KR20020018618A/ko
Publication of JP2002151554A publication Critical patent/JP2002151554A/ja
Application granted granted Critical
Publication of JP3602453B2 publication Critical patent/JP3602453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂モールドされてなる半導体装置、すなわち、プラスチックパッケージに関し、特に、半導体チップの電極とリード端子との間を、銅などからなる金属板によって電気的に接続したプラスチックパッケージに関する。
【０００２】
【従来の技術】
樹脂モールドされてなる半導体装置、すなわち、プラスチックパッケージは、半導体チップ（ペレット又はダイともいう。）と、外部端子を形成するリードフレーム等の配線材と、前記配線材にボンディングされた前記半導体チップ及びインナーリードを封止する封止樹脂とを備えてなる。
配線材としては、リードフレームのほかテープキャリア（フィルムキャリア）や、プリント配線板等が用いられている。封止樹脂としてはエポキシ樹脂が主流となっている。
【０００３】
半導体チップの電極と配線材のリード端子との間を電気的に接続する方法として、従来よりワイヤボンディング法が多用されている。図９は、ワイヤボンディング法による従来の一例の半導体装置１を示す図である。図９（ａ）は平面図、図９（ｂ）は図９（ａ）におけるＡ−Ａ線断面図である。
図９に示すようにこの半導体装置１は、ＭＯＳＦＥＴを構成する半導体チップ１０をリードフレーム２０に搭載、接合し、ボンディングワイヤ７によって電気的接続をとり、モールド樹脂８によって封止した８ピンＳＯＰである。半導体チップ１０は上面にゲート電極１１及び３つのソース電極１２を有し、底面にドレイン電極（図示せず）を有する。リードフレーム２０は、パッケージの相対する２つの側部に突設されるリードを備えており、図９（ａ）左側部には、４本のドレインリード２１、図９（ａ）右側部には１本のゲートリード２２及び３本のソースリード２３を備える。ドレインリード２１はパッケージ内部において一体形成されており、それによりアイランド部２４が構成される。ゲートリード２２はパッケージ内部においてインナーリード端子部（以下、ゲート端子という。）２５を有する。３つのソースリード２３のそれぞれはパッケージ内部においてインナーリード端子部（以下、ソース端子という。）２６を有する。半導体チップ１０はアイランド部２４にダイボンド材９を介して接着され、そのドレイン電極（図示せず）がアイランド部２４に電気的に接続される。半導体チップ１０の上面上のゲート電極１１とリードフレーム２０のゲート端子２５とはボンディングワイヤ７により接続される。また、ソース電極１２とリードフレーム２０のソース端子２６とはボンディングワイヤ７により接続される。半導体チップ１０、インナーリード（アイランド部２４、ゲート端子２５、ソース端子２６を含む。）及びボンディングワイヤ７は、モールド樹脂８によって封止され、パッケージングされる。
【０００４】
以上の半導体装置１は、大電流用途のパワートランジスタの例であり、低抵抗化を図るためソース電極１２とゲート端子２５との間をできるだけ多くの金線等のボンディングワイヤ７により接続している。
しかし、金線等の高価な細い金属線によるワイヤボンディング法では、製造コストが大幅にアップするばかりか、細い金属線に断線が発生することで、大電流用には適しない等の問題があり、近時、大電流用途のパワートランジスタ等においては、銅などからなる金属板によって接続する方法が提案されている（特開平８−１４８６２３号公報）。金属線に比較して、金属板は、断面積を大きくとれるため、抵抗の低減、放熱性の向上等の利点が認められる。
【０００５】
【発明が解決しようとする課題】
しかし、金属板によって半導体チップの電極と配線材のリード端子との間を電気的に接続するプラスチックパッケージにおいては、以下のような問題があった。
【０００６】
まず、金属板によって半導体チップの電極と配線材のリード端子との間を電気的に接続するプラスチックパッケージの適用例につき説明する。図１０は、金属板接続による半導体装置２を示す図である。図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）におけるＢ−Ｂ線断面図である。
図１０に示すようにこの半導体装置２は、ＭＯＳＦＥＴを構成する半導体チップ３０をリードフレーム４０に搭載、接合し、ボンディングワイヤ７及び銅板等の金属板５０によって電気的接続をとり、モールド樹脂８によって封止した８ピンＳＯＰである。半導体チップ３０は上面にゲート電極３１及び単一の大面積のソース電極３２を有し、底面にドレイン電極（図示せず）を有する。リードフレーム４０は、パッケージの相対する２つの側部に突設されるリードを備えており、図１０（ａ）左側部には、４本のドレインリード４１、図１０（ａ）右側部には１本のゲートリード４２及び３本のソースリード４３を備える。ドレインリード４１はパッケージ内部において一体形成されており、それによりアイランド部４４が構成される。ゲートリード４２はパッケージ内部においてゲート端子４５を有する。３つのソースリード４３はパッケージ内部において一体形成され単一の幅広のソース端子４６を有する。半導体チップ３０はアイランド部４４にダイボンド材９を介して接着され、そのドレイン電極（図示せず）がアイランド部４４に電気的に接続される。半導体チップ３０の上面上のゲート電極３１とリードフレーム４０のゲート端子４５とはボンディングワイヤ７により接続される。ソース電極３２とリードフレーム４０のソース端子４６とは銅からなる金属板５０により接続される。金属板５０は、導電ペースト６を介してその一端がソース電極３２に、他端がソース端子４６に接合され、ソース電極３２とソース端子４６とを電気的に接続する。半導体チップ３０、インナーリード（アイランド部４４、ゲート端子４５、ソース端子４６を含む。）、ボンディングワイヤ７及び金属板５０は、モールド樹脂８によって封止され、パッケージングされる。
図１０に示すように金属板５０は、パッケージの外形寸法の半分程度の幅に形成され、金線に比較して極度に断面積が大きくとられている。これによりパッケージの低抵抗化が図られる。
【０００７】
半導体装置はパッケージングされた後、実装時、使用時において温度・湿度・圧力等の変化を伴う厳しい環境下におかれる。半導体装置が温度変化を繰り返し受けることにより、金属板と封止樹脂との熱膨張係数差に起因する熱応力により、金属板と封止樹脂との接合が破壊され、金属板が樹脂から剥離した状態になる場合がある。その剥離した界面を通じて、水分や、腐食性ガスが侵入し、半導体チップを腐食するという不具合が発生する。その結果、半導体装置の信頼性を低下させる。
金属線を用いた場合には、そのような封止樹脂との剥離が生じても金線の断面積が小さいため、水分やガスの侵入経路が比較的狭く、半導体装置の信頼性を害するほど金属線と封止樹脂との界面を通じて水分やガスが侵入することは少ない。
しかし、金属板は金属線に比較して断面積が大きく、また、低抵抗化や放熱性向上の要請により意図的に断面積を大きくされ、封止樹脂との接触面積が自ずと大きくなるため、水分やガスの侵入経路が幅広になり、水分やガスの侵入によって半導体装置の信頼性が害されるという問題が生じ易い。
【０００８】
また、リード端子と金属板との接合に半田ペーストや樹脂系導電ペーストが用いられるが、金属板とリード端子との接合範囲以外に半田ペーストや導電ペーストが流れてしまうことがある。半田ペーストや導電ペーストがリード端子からリード延設方向にリード上を流動し、リード端子からパッケージ外周位置や外周付近までに亘り広がった場合等には、導電ペースト等が封止樹脂の接着性を低下させ、封止樹脂の剥離を発生させる。そのため、外部からの水分、ガス等の侵入を容易にしてしまい、半導体チップを腐食する結果、半導体装置の信頼性を低下させるという問題がある。
【０００９】
一方、金属板を精度良く半導体チップの電極及びリード端子上に搭載することが望まれる。
【００１０】
本発明は以上の従来技術における問題に鑑みてなされたものであって、半導体チップの電極とリード端子との間を、銅などからなる金属板によって電気的に接続し、樹脂封止されてなる半導体装置（プラスチックパッケージ）に関し、金属板と封止樹脂との密着性を向上することにより、封止樹脂による密閉性（封止性）を向上し、半導体装置の信頼性の向上を図ることを課題とする。
また、リード端子と金属板との接合に用いられる導電性接合材が、金属板とリード端子との接合範囲以外に、特にリード上をパッケージ外方に流れ広がることを防止することにより、リードと封止樹脂との密着性、封止樹脂による密閉性（封止性）を向上し、半導体装置の信頼性の向上を図ることを課題とする。
さらに、金属板を精度良く半導体チップの電極及びリードフレームのリード端子上に精度良く容易に搭載することができる半導体装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決する本出願の第１の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、粗面化された前記金属板の表面が前記封止樹脂と接合されてなることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面が粗面化されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００１２】
また、本出願の請求項２に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、ディンプル加工された前記金属板の表面が前記封止樹脂と接合されてなることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面がディンプル加工されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００１３】
また、本出願の請求項３に記載の発明は、請求項１又は２に記載の半導体装置において、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記封止樹脂は前記金属板の素材に接合することを特徴とする。
かかる構成とすることにより、リード端子と金属板との接合に用いられる導電性接合材がリード上をパッケージ外方に流れ広がることが防止でき、リードと封止樹脂との密着性、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００１４】
また、本出願の請求項４に記載の発明は、電極を有する半導体チップと、リード端子を有するリードフレームと、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、前記リード端子は金属板側に向かって凹となる段部を有し、前記リード端子と前記金属板とが前記段部に塗布された導電性接合材を介して接合されてなることを特徴とする半導体装置である。
かかる構成とすることにより、導電性接合材がリード上を流れ出し広がることが防止でき、リードと封止樹脂との密着性、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００１５】
また、本出願の請求項５に記載の発明は、電極を有する半導体チップと、リード端子を有するリードフレームと、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、前記金属板に設けられた爪部が前記リードフレームに嵌合されてなることを特徴とする半導体装置である。
かかる構成とすることにより、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として封止樹脂とリードとの密着性が損なわれることなく、半導体装置の信頼性が向上する。
【００１６】
また、本出願の請求項６に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、粗面化された前記金属板の表面が前記封止樹脂と接合されており、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されていることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面が粗面化されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００１７】
また、本出願の請求項７に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されていることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面がディンプル加工されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００１８】
また、本出願の請求項８に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、粗面化された前記金属板の表面が前記封止樹脂と接合されており、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていないことを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面が粗面化されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００１９】
また、本出願の請求項９に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていないことを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面がディンプル加工されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００２０】
また、本出願の請求項１０に記載の発明は、請求項６〜９のいずれか１項に記載の半導体装置において、前記リード端子は金属板側に向かって凹となる段部を有し、前記リード端子と前記金属板とが前記段部に塗布された導電性接合材を介して接合されてなることを特徴とする。
かかる構成とすることにより、導電性接合剤がリード上を流れ出し広がることが防止でき、リードと封止樹脂との密着性、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００２１】
また、本出願の請求項１１に記載の発明は、請求項６〜１０のいずれか１項に記載の半導体装置において、前記金属板に設けられた爪部が前記リードフレームに嵌合されてなることを特徴とする。
かかる構成とすることにより、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として封止樹脂とリードとの密着性が損なわれることなく、半導体の信頼性が向上する。
【００２２】
また、本出願の請求項１２に記載の発明は、請求項６〜１１のいずれか１項に記載の半導体装置において、前記金属板の折り曲げ部に、前記リード端子の延設方向と交叉する方向に溝が形成されていることを特徴とする。
かかる構成とすることにより、半導体装置の製造に際して金属板を折り曲げることが容易となり、結果として半導体装置の製造が容易なものとなる。また、金属板と封止樹脂との密着性が更に向上し、封止樹脂による密閉性（封止性）が更に向上する。
【００２３】
また、本出願の請求項１３に記載の発明は、請求項１２に記載の半導体装置において、前記溝が、前記金属板の折り曲げ部の凹面側に形成されていることを特徴とする。
かかる構成とすることにより、半導体装置の製造に際して金属板を折り曲げることが更に容易となり、封止樹脂による密閉性（封止性）が更に向上する。
【００２４】
また、本出願の請求項１４に記載の発明は、請求項６〜１３のいずれか１項に記載の半導体装置において、前記リード端子の前記金属板との接合部分に部分メッキが施されていることを特徴とする。
かかる構成とすることにより、金属板の酸化防止効果が更に向上する。
【００２５】
また、本出願の請求項１５に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、粗面化された前記金属板の表面が前記封止樹脂と接合されており、リード端子に、延設方向と交叉する方向に溝が形成されていることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面が粗面化されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、溝部が形成されているので、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として封止樹脂とリードとの密着性が損なわれることなく半導体の信頼性が向上する。
【００２６】
また、本出願の請求項１６に記載の発明は、電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、リード端子に、延設方向と交叉する方向に溝が形成されていることを特徴とする半導体装置である。
かかる構成とすることにより、金属板の表面がディンプル加工されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置が向上する。また、溝部が形成されているので、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として諷し樹脂とリードとの密着性が損なわれることなく半導体の信頼性が向上する。
【００２７】
また、本出願の請求項１７に記載の発明は、請求項１５又は１６に記載の半導体装置において、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されていることを特徴とする。
かかる構成とすることにより、金属板の表面が粗面化されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００２８】
また、本出願の請求項１８に記載の発明は、請求項１５又は１６に記載の半導体装置において、前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていないことを特徴とする。
かかる構成とすることにより、金属板の表面がディンプル加工されているので、金属板と封止樹脂との密着性が向上し、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。また、金属板と電極及びリード端子とが部分銀メッキを介して接合されているので、金属板の酸化が防止でき、電極及びリード端子との接触抵抗を低下することができる。
【００２９】
また、本出願の請求項１９に記載の発明は、請求項１５〜１８のいずれか１項に記載の半導体装置において、前記リード端子は金属板側に向かって凹となる段部を有し、前記リード端子と前記金属板とが前記段部に塗布された導電性接合材を介して接合されてなることを特徴とする。
かかる構成とすることにより、導電性接合材がリード上を流れ出し広がることが防止でき、リードと封止樹脂との密着性、封止樹脂による密閉性（封止性）が向上し、半導体装置の信頼性が向上する。
【００３０】
また、本出願の請求項２０に記載の発明は、請求項１５〜１９のいずれか１項に記載の半導体装置において前記金属板に設けられた爪部が前記リードフレームに嵌合されてなることを特徴とする。
かかる構成とすることにより、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として封止樹脂とリードとの密着性が損なわれることなく、半導体装置の信頼性が向上する。
【００３１】
また、本出願の請求項２１に記載の発明は、請求項１８〜２０のいずれか１項に記載の半導体装置において、前記金属板の折り曲げ部の底面側に、前記リード端子の延設方向と垂直方向に溝が形成されていることを特徴とする。
かかる構成とすることにより、導電性接合材がリード上を流出したとしても、その流れが溝部によって堰き止められ、その結果として封止樹脂とリードとの密着性が損なわれることなく、半導体装置の信頼性が向上する。
【００３２】
また、本出願の請求項２２に記載の発明は、請求項１５〜２１のいずれか１項に記載の半導体装置において、前記リード端子の前記金属板との接合部分に部分メッキが施されていることを特徴とする。
かかる構成とすることにより、金属板の酸化防止効果が更に向上する。
【００３３】
【発明の実施の形態】
以下に本発明の一実施の形態の半導体装置につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００３４】
実施の形態１
まず、本発明の実施の形態１の半導体装置３につき、図１を参照して説明する。図１は本発明の実施の形態１の半導体装置３を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＣ−Ｃ線断面図である。
【００３５】
図１に示すようにこの半導体装置３は、ＭＯＳＦＥＴを構成する半導体チップ３０をリードフレーム６０に搭載、接合し、金線等のボンディングワイヤ７及び金属板としての銅板５１によって電気的接続をとり、エポキシ樹脂等からなるモールド樹脂８によって封止した８ピンＳＯＰである。半導体チップ３０は上面にゲート電極３１及び単一の大面積のソース電極３２を有し、底面にドレイン電極（図示せず）を有する。これらの電極は例えば、アルミニウム若しくはアルミニウム合金電極、金電極又は金メッキ、銀メッキ等のメッキ電極である。リードフレーム６０は、パッケージの相対する２つの側部に突設されるリードを備えており、図１（ａ）左側部には、４本のドレインリード６１、図１（ａ）右側部には１本のゲートリード６２及び３本のソースリード６３を備える。ドレインリード６１はパッケージ内部において一体形成されており、それによりアイランド部６４が構成される。ゲートリード６２はパッケージ内部においてゲート端子６５を有する。３つのソースリード６３はパッケージ内部において一体形成され単一の幅広のソース端子６６を有する。半導体チップ３０はアイランド部６４にダイボンド材９を介して接着され、そのドレイン電極（図示せず）がアイランド部６４に電気的に接続される。なお、半導体チップ３０のアイランド部６４の搭載領域に銀メッキが施されていてもよい。半導体チップ３０の上面上のゲート電極３１とリードフレーム６０のゲート端子６５とはボンディングワイヤ７により接続される。ソース電極３２とリードフレーム６０のソース端子６６とは銅板５１により接続される。銅板５１の一端は導電ペースト６を介してソース電極３２に、他端は導電ペースト６を介してソース端子６６に接合され、銅板５１によってソース電極３２とソース端子６６とを電気的に接続する。半導体チップ３０、インナーリード（アイランド部６４、ゲート端子６５、ソース端子６６を含む。）、ボンディングワイヤ７及び銅板５１は、モールド樹脂８によって封止され、パッケージングされる。モールド樹脂８から露出したリード部分（アウターリード）は外部端子を構成する。
導電ペーストは、エポキシ樹脂やアクリル樹脂等の樹脂を主剤とし、硬化剤及び銀粉等の導電性材料を充填した接着剤である。導電ペーストに代えて半田ペーストを用いても良いが、熱膨張係数差に起因した熱応力を緩和するためには低弾性の導電ペーストを用いることが望ましい。
【００３６】
銅板５１は、Ｃｕ合金からなるものである。銅板に代えてＦｅ−Ｎｉ４２合金等の材料からなる金属板を用いてもよいが、放熱性を求める場合にはＣｕ合金からなる銅板を選択する。
銅板５１は、図１（ａ）に示すようにパッケージ外寸の半分程度の幅を有する帯状の薄板であって、図１（ｂ）に示すように、ソース電極３２との接合面及びソース端子６６との接合面が平坦に形成され、前記ソース電極３２との接合面及びソース端子６６との間に折り曲げ部を２カ所有している。この銅板５１はプレス加工によって形成することができる。
【００３７】
銅板５１の上面（ソース電極やソース端子と接合する面の反対面）は、粗面化されており、底面には部分銀メッキ５２が施されている。これを図２、図３、図４及び図５を参照して説明する。図２は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その１）を示す図である。図２（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＤ−Ｄ線断面図、図２（ｃ）は底面図である。
図２に示すように、銅板５１はその上面にディンプル５３を有する。このディンプル５３は、銅板５１に設けられた窪みであって、エッチングや、プレス加工によって形成することができる。エッチングにより形成する場合には、エッチングを完全に行わないハーフエッチングにより形成する。エッチングを完全に行う場合には、除去される銅が多くなり、銅板５１の抵抗値が上がる。銅板５１の抵抗値が問題とならない場合には、エッチングを完全に行い、ディンプル５３に代えてスルーホールを形成しても良い。スルーホールによってもモールド樹脂８との密着性が向上するからである。
【００３８】
また、銅板５１の底面には、銀メッキ５２が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電性を維持し、ソース電極３２及びソース端子６６との接触抵抗を下げるためのものである。図２に示すように銀メッキ５２は、銅板５１の底面の全面には施されず、ソース電極３２及びソース端子６６との接合面に施される。一方、銅板５１の上面には銀メッキは施されない。
銀メッキは銅板５１とソース電極３２及びソース端子６６との接合部分にのみ形成されていることが好ましい。また、銀メッキは銅板５１とソース電極３２及びソース端子６６との接合部分以外には施されていないことが好ましい。このようになされることにより、銅板５１とモールド樹脂８との密着性が向上し、結果として半導体装置の信頼性が更に向上することとなる。
また、銀メッキはソース端子６６の銅板５１との接合部分に施されていてもよい。このようにソース端子６６に銀メッキが施されることにより、銅板５１の酸化防止効果は更に向上する。
【００３９】
以上の構造を有する銅板５１が図１に示すような態様で樹脂封止されることにより、モールド樹脂８の一部がディンプル５３に充填されて硬化するため、銅板５１とモールド樹脂８との密着性が向上し、半導体装置３の信頼性が向上する。
【００４０】
また、銅板５１の粗面化された構造としては、図３又は図４に示すような構造を採っても良い。図３は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その２）を示す図である。図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＥ−Ｅ線断面図、図３（ｃ）は底面図である。
図３に示すように、銅板５１の上面をサンドブラス法や化学研磨等により粗し加工する。すなわち、銅板５１はその上面に粗し加工面５４を有している。かかる構造を有する銅板５１が図１に示すような態様で樹脂封止されることにより、モールド樹脂８が銅板５１の素材に接合し、その一部が粗し加工面５３の微少な凹部に充填されて硬化するため、銅板５１とモールド樹脂８との密着性が向上し、半導体装置３の信頼性が向上する。
【００４１】
また、銅板５１の底面には、銀メッキ５２が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電性を維持し、ソース電極３２及びソース端子６６との接触抵抗を下げるためのものである。図３に示すように銀メッキ５２は、銅板５１の底面の全面には施されず、ソース電極３２及びソース端子６６との接合面に施される。一方、銅板５１の上面には銀メッキは施されない。
銀メッキは銅板５１とソース電極３２及びソース端子６６との接合部分にのみ形成されていることが好ましい。また、銀メッキは銅板５１とソース電極３２及びソース端子６６との接合部分以外には施されていないことが好ましい。このようになされることにより、銅板５１とモールド樹脂８との密着性が向上し、結果として半導体装置の信頼性が更に向上することとなる。
また、銀メッキはソース端子６６の銅板５１との接合部分に施されていてもよい。このようにソース端子６６に銀メッキが施されることにより、銅板５１の酸化防止効果は更に向上する。
【００４２】
図４は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その３）を示す図である。図４（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＦ−Ｆ線断面図、図４（ｃ）は底面図である。
図４に示すように、銅板５１の上面に針状メッキ５５が付着し、定着させる。かかる構造を有する銅板５１が図１に示すような態様で樹脂封止されることにより、モールド樹脂８が銅板５１の素材に接合し、微少な針状メッキ５５の周囲にも充填されて硬化するため、銅板５１とモールド樹脂８との密着性が向上し、半導体装置３の信頼性が向上する。
【００４３】
また、銅板５１の底面には、銀メッキ５２が施される。銀メッキ５２は銅板５１の酸化を防ぎ導電性を維持し、ソース電極３２及びソース端子６６との接触抵抗を下げるためのものである。図４に示すように銀メッキ５２は、銅板５１の底面の全面には施されず、ソース電極３２及びソース端子６６との接合面に施される。一方、銅板５１の上面には銀メッキは施されない。
銀メッキ５２は銅板５１とソース電極３２及びソース端子６６との接合部分にのみ形成されていることが好ましい。また、銀メッキ５２は銅板５１とソース電極３２及びソース端子６６との接合部分以外には施されていないことが好ましい。このようになされることにより、銅板５１とモールド樹脂８との密着性が向上し、結果として半導体装置の信頼性が更に向上することとなる。
また、銀メッキはソース端子６６の銅板５１との接合部分に施されていてもよい。このようにソース端子６６に銀メッキが施されることにより、銅板５１の酸化防止効果は更に向上する。
【００４４】
また、以上のディンプル５３、粗し加工面５４、針状メッキ５５を設けるか否かに拘わらす、モールド樹脂８が銅板５１の素材に接合するため、銅板５１表面の酸素基がモールド樹脂８との密着性を向上させ、半導体装置３の信頼性が向上する。
【００４５】
図５は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その４）を示す図である。図５（ａ）は上面図、図５（ｂ）は図５（ａ）におけるＧ−Ｇ線断面図、図５（ｃ）は底面図である。
図５に示すように、銅板５１の二カ所の折り曲げ部に、ソース端子６６の延設方向と交叉する方向に溝７０が形成されている。この溝７０はエッチングや、プレス加工によって形成することができる。このような溝７０が形成されることにより、半導体装置３の製造に際して銅板５１を折り曲げることが容易となり、結果として半導体装置の製造が容易なものとなる。また、銅板５１とモールド樹脂８との密着性が更に向上し、モールド樹脂による密閉性（封止性）が更に向上し、半導体装置３の信頼性が更に向上する。
図５においては、溝７０は前記金属板の折り曲げ部の凹面側に形成されているが、該溝７０は、折り曲げ部の凹面側の反対側、すなわち凸面側に形成されていてもよい。
【００４６】
一方、図１に示すように、リードフレーム６０には銅板５１側に向かって凹となる段部６７及び溝部６８が設けられている。これを図６を参照して説明する。図６は本発明の実施の形態１の半導体装置３に用いられるリードフレーム６０のソースリード６３部分を示す部分図である。図６（ａ）は平面図、図６（ｂ）は側面図である。
【００４７】
図６に示すように、ソース端子６６に段部６７が設けられている。ソース端子６６は３本のソースリードが一体化されて幅広に形成されている。すなわち、パッケージ外形８１と同一方向に長尺に形成されている。図６に示すように、段部６７は周囲のリード上端より銅板５１側に向かって凹となる段部である。ソース端子６６を基点としてリードの延設方向に辿ってソースリードを観察した場合に立ち上がった壁面６７ａが形成される。壁面６７ａはパッケージ外形８１とは平行に、ソースリード６３の延設方向とは垂直に形成されている。
また、３本のソースリード６３の各々に溝部６８が設けられている。図６（ａ）に示すように、溝部６８はパッケージ外形８１とは平行に、ソースリード６３の延設方向とは垂直に形成されたＶ字状の溝である。
【００４８】
従来のリードフレームは、以上のような段部や溝部がなかっため、ソース端子上に半田ペースト又は導電ペーストを印刷又は塗布し、その上に金属板を搭載し、リフロー又はキュアするという一連の工程の中で、半田ペースト又は導電ペーストがソースリード上をパッケージ外方に向けて流れ、パッケージ外形８１付近まで、又はパッケージ外形８１を超えて広がってしまうことがあった。そのため、ソースリードとモールド樹脂との密着性を損ね、半導体装置の信頼性を低下させていた。
しかし、本実施形態の半導体装置３によれば、リードフレーム６０に段部６７及び溝部６８が設けられているので、段部６７の底面に印刷又は塗布された半田ペースト又は導電ペーストがソースリード上を流れ出し広がることを段部６７の壁面６７ａによって阻止することができる。また、万が一、壁面６７ａを超えて半田ペースト又は導電ペーストが流出しても、その流れは溝部６８によって堰き止められる。その結果、ソースリード６３とモールド樹脂８との密着性は損なわれることなく、半導体装置の信頼性が向上する。
【００４９】
これらの段部６７及び溝部６８はリードフレームのプレス加工時に形成することができる。段部６７はプレス加工時にソース端子６６の一部が潰されて形成された段部であるが、潰さずに折り曲げて段部を形成しても良い。
また、段部６７に代えて段部６７と同位置に断面略Ｕ字状の溝部を形成しても良い。しかし、溝部とする場合、溝部からの半田ペースト又は導電ペーストが溢れだした場合に、ソースリード６３上をパッケージ外方に向けて流れ出すおそれがあるので、上述のような段部とした方が有利である。段部とする場合は、パッケージ内方側には半田ペースト又は導電ペーストの流動を阻止する壁面はないので、余分な半田ペースト又は導電ペーストはパッケージ内方側に流動するからである。
【００５０】
また、溝部６８内にモールド樹脂８の一部が充填されて硬化するので、リードに設けられた溝部６８によりリードフレーム６０とモールド樹脂８との密着性が向上する。そのため、図１に示すようにドレインリード６１及びゲートリード６２にもパッケージ端面付近内部に溝部６８を形成する。
【００５１】
実施の形態２
次に本発明の実施の形態２の半導体装置４につき図７及び図８を参照して説明する。図７は本発明の実施の形態２の半導体装置４を示す図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）におけるＧ−Ｇ線断面図である。図８は本発明の実施の形態２の半導体装置４に用いられる銅板５６を示す図である。図８（ａ）は上面図、図８（ｂ）は図８（ａ）におけるＨ−Ｈ線断面図、図８（ｃ）は底面図である。
【００５２】
実施の形態２の半導体装置４は、実施の形態１の半導体装置３と同様の構成を有する。しかし、銅板５６に爪部５８が設けられている点で異なる。
銅板５６は実施の形態１における銅板５１と同様に、銀メッキ５７ａ、５７ｂが施される。図７に示すように銀メッキ５７ａ、５７ｂは、銅板５６の底面の全面には施されず、銀メッキ５７ａはソース電極３２との接合面に、銀メッキ５７ｂソース端子６６との接合面に施される。一方、銅板５６の上面には銀メッキは施されない。
銅板５６は実施の形態１における銅板５１と同様の形状を有するが、銅板５６のソースリード６３側の端部には３つの爪部５８が延設されている。この３つの爪部５８は図７（ｂ）に示すように、銅板５６の底面方向に折り曲げ形成されて、銀メッキ５７ｂが施された面より下方に突出している。図６（ａ）及び図７（ａ）において上から２番目と３番目の爪部５８は、３本のソースリード６３の間隔にそれぞれ嵌合する。図６（ａ）及び図７（ａ）において上から１番目の爪部５８は、ゲートリード６２とソースリード６３との間隔に挿入されるが、ゲートリード６２には接触せず、ゲートリード６２とは隔絶し、他の爪部５８とともにソースリード６３に嵌合する。
これらの爪部５８は銅板５６のプレス加工時に形成することができる。
【００５３】
以上の爪部５８を設けたことにより、銅板５６の搭載時に爪部５８をリード間に挿入しソースリード６３に嵌合させることにより、銅板５６を半導体チップ３０のソース電極３２及びソース端子６６上に精度良く配置することができる。
【００５４】
【実施例】
以下に、銅板の表面平均粗さＲａの実施例を開示する。
未粗し加工の銅板の表面は０．１μｍＲａであった。
化学研磨（薬液処理）により粗面化された銅板の表面は０．２〜０．３μｍＲａであった。サンドブラストにより粗面化された銅板の表面 ０．３〜０．４μｍＲａであった。針状メッキにより粗面化された銅板の表面 ０．３〜０．４μｍＲａであった。
【００５５】
【発明の効果】
上述のように本発明は、粗面化した金属板の表面に封止樹脂を接着したので、金属板と封止樹脂との密着性が向上することができるという効果があり、また、導電性接合材が塗布されるリード端子部分に金属板側に向かって凹となる段部を設けたので、接合材の流出を防止することができるという効果があり、その結果、封止樹脂の密着性、封止樹脂による密閉性（封止性）が向上し水分やガス等の侵入を防ぎ、半導体装置の信頼性が向上するという効果がある。
また、金属板に設けられた爪部をリードフレームに嵌合させる構造により、金属板を容易に精度良く半導体チップの電極及びリードフレームのリード端子上に搭載することができるという効果がある。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態１の半導体装置３を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＣ−Ｃ線断面図である。
【図２】図２は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その１）を示す図である。図２（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＤ−Ｄ線断面図、図２（ｃ）は底面図である。
【図３】図３は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その２）を示す図である。図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＥ−Ｅ線断面図、図３（ｃ）は底面図である。
【図４】図４は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その３）を示す図である。図４（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＦ−Ｆ線断面図、図４（ｃ）は底面図である。
【図５】図５は本発明の実施の形態１の半導体装置３に用いられる銅板５１（その３）を示す図である。図５（ａ）は上面図、図５（ｂ）は図５（ａ）におけるＧ−Ｇ線断面図、図５（ｃ）は底面図である。
【図６】図６は本発明の実施の形態１の半導体装置３に用いられるリードフレーム６０のソースリード６３部分を示す部分図である。図６（ａ）は平面図、図６（ｂ）は側面図である。
【図７】図７は本発明の実施の形態２の半導体装置４を示す図であり、図６（ａ）は平面図、図７（ｂ）は図７（ａ）におけるＧ−Ｇ線断面図である。
【図８】図８は本発明の実施の形態２の半導体装置４に用いられる銅板５６を示す図である。図８（ａ）は上面図、図８（ｂ）は図８（ａ）におけるＨ−Ｈ線断面図、図７（ｃ）は底面図である。
【図９】図９は、ワイヤボンディング法による従来の一例の半導体装置１を示す図である。図９（ａ）は平面図、図９（ｂ）は図９（ａ）におけるＡ−Ａ線断面図である。
【図１０】図１０は、金属板接続による半導体装置２を示す図である。図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）におけるＢ−Ｂ線断面図である。
【符号の説明】
１ 半導体装置
２ 半導体装置
３ 半導体装置
６ 導伝ペースト
７ ボンディングワイヤ
８ モールド樹脂
１０ 半導体チップ
２０ リードフレーム
３０ 半導体チップ
３２ ソース電極
４０ リードフレーム
５０ 金属板
５１ 銅板
５２ 銀メッキ
５３ ディンプル
５４ 粗し加工面
５５ 針状メッキ
５６ 銅板
６０ リードフレーム
６３ ソースリード
６７ 段部
６８ 溝部
７０ 溝

Claims (21)

  1. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    粗面化された前記金属板の表面が前記封止樹脂と接合されてなることを特徴とする半導体装置。
  2. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    ディンプル加工された前記金属板の表面が前記封止樹脂と接合されてなることを特徴とする半導体装置。
  3. 前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記封止樹脂は前記金属板の素材に接合することを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    粗面化された前記金属板の表面が前記封止樹脂と接合されており、
    前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されていることを特徴とする半導体装置。
  5. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、
    前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されていることを特徴とする半導体装置。
  6. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    粗面化された前記金属板の表面が前記封止樹脂と接合されており、
    前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていないことを特徴とする半導体装置。
  7. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、
    前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていないことを特徴とする半導体装置。
  8. 前記リード端子は金属板側に向かって凹となる段部を有し、前記リード端子と前記金属板とが前記段部に塗布された導電性接合材を介して接合されてなる、請求項４〜７のいずれか１項に記載の半導体装置。
  9. 前記金属板に設けられた爪部が前記リードフレームに嵌合されてなる、請求項４〜８のいずれか１項に記載の半導体装置。
  10. 前記金属板の折り曲げ部に、前記リード端子の延設方向と交叉する方向に溝が形成されている、請求項４〜９のいずれか１項に記載の半導体装置。
  11. 前記溝が、前記金属板の折り曲げ部の凹面側に形成されている、請求項１０に記載の半導体装置。
  12. 前記リード端子の前記金属板との接合部分に部分メッキが施されている、請求項４〜１１のいずれか１項に記載の半導体装置。
  13. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    粗面化された前記金属板の表面が前記封止樹脂と接合されており、
    リード端子に、延設方向と交叉する方向に溝が形成されていることを特徴とする半導体装置。
  14. 電極を有する半導体チップと、リード端子を有する配線材と、前記電極と前記リード端子との間を電気的に接続する金属板と、前記半導体チップ、前記配線材の一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    ディンプル加工された前記金属板の表面が前記封止樹脂と接合されており、
    リード端子に、延設方向と交叉する方向に溝が形成されていることを特徴とする半導体装置。
  15. 前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記部分メッキが前記金属板と前記電極及び前記リード端子との接合部分にのみ施されている、請求項１３又は１４に記載の半導体装置。
  16. 前記金属板が前記電極と前記リード端子との間に少なくとも一以上の折り曲げ部を有し、
    前記金属板と前記電極及び前記リード端子とは前記金属板に施された部分メッキを介して接合し、前記金属板の前記電極及び前記リード端子と接合していない部分にはメッキが施されていない、請求項１３又は１４に記載の半導体装置。
  17. 前記リード端子は金属板側に向かって凹となる段部を有し、前記リード端子と前記金属板とが前記段部に塗布された導電性接合材を介して接合されてなる、請求項１３〜１６のいずれか１項に記載の半導体装置。
  18. 前記金属板に設けられた爪部が前記リードフレームに嵌合されてなる、請求項１３〜１７のいずれか１項に記載の半導体装置。
  19. 前記金属板の折り曲げ部の底面側に、前記リード端子の延設方向と垂直方向に溝が形成されている、請求項１６〜１８のいずれか１項に記載の半導体装置。
  20. 前記リード端子の前記金属板との接合部分に部分メッキが施されている、請求項１３〜１９のいずれか１項に記載の半導体装置。
  21. ゲート電極、ソース電極及びドレイン電極を有する半導体チップと、
    その端部にソース端子を有するソースリードと、
    その端子にゲート端子を有するゲートリードと、
    前記ドレイン端子に電気的に接続されたドレインリードと、
    前記ゲート電極及び前記ゲート端子を電気的に接続するボンディングワイヤと、
    前記ソース電極及び前記ソース端子を電気的に接続する金属板と、
    前記ソース、ゲート及びドレインリードの一部及び前記金属板を封止する封止樹脂とを備える半導体装置において、
    前記金属板の表面は粗面化され、その粗面化された表面が前記封止樹脂と接合されてなることを特徴とする半導体装置。
JP2001013869A 2000-08-31 2001-01-22 半導体装置 Expired - Fee Related JP3602453B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001013869A JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置
TW090121172A TW511199B (en) 2000-08-31 2001-08-28 Semiconductor device
EP01120570A EP1191589A3 (en) 2000-08-31 2001-08-29 Semiconductor device having lead frame and metal plate
US09/941,744 US6849930B2 (en) 2000-08-31 2001-08-30 Semiconductor device with uneven metal plate to improve adhesion to molding compound
KR1020010053366A KR20020018618A (ko) 2000-08-31 2001-08-31 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-264083 2000-08-31
JP2000264083 2000-08-31
JP2001013869A JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2002151554A JP2002151554A (ja) 2002-05-24
JP3602453B2 true JP3602453B2 (ja) 2004-12-15

Family

ID=26599009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013869A Expired - Fee Related JP3602453B2 (ja) 2000-08-31 2001-01-22 半導体装置

Country Status (5)

Country Link
US (1) US6849930B2 (ja)
EP (1) EP1191589A3 (ja)
JP (1) JP3602453B2 (ja)
KR (1) KR20020018618A (ja)
TW (1) TW511199B (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075724A1 (en) * 2001-10-19 2003-04-24 Bily Wang Wing-shaped surface mount package for light emitting diodes
JP4112816B2 (ja) 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
CN1312767C (zh) * 2001-05-18 2007-04-25 三洋电机株式会社 电源电路装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
KR20040021037A (ko) * 2002-09-02 2004-03-10 주식회사 케이이씨 반도체 패키지
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4583945B2 (ja) * 2005-01-21 2010-11-17 パナソニック株式会社 半導体装置
US7394151B2 (en) * 2005-02-15 2008-07-01 Alpha & Omega Semiconductor Limited Semiconductor package with plated connection
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
DE102006001876A1 (de) * 2006-01-13 2007-11-08 Siemens Ag Bauteil mit einer elektrischen Flachbaugruppe
US20070200253A1 (en) * 2006-02-28 2007-08-30 Gogoi Bishnu P Electronic assembly and method for forming the same
KR101210090B1 (ko) * 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
JP5303859B2 (ja) * 2007-05-09 2013-10-02 株式会社ジェイテクト 電線の支持構造
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP5038412B2 (ja) * 2007-11-29 2012-10-03 日本特殊陶業株式会社 金属樹脂複合体
US20090283137A1 (en) 2008-05-15 2009-11-19 Steven Thomas Croft Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US9059351B2 (en) 2008-11-04 2015-06-16 Apollo Precision (Fujian) Limited Integrated diode assemblies for photovoltaic modules
US8586857B2 (en) 2008-11-04 2013-11-19 Miasole Combined diode, lead assembly incorporating an expansion joint
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
US20100155260A1 (en) * 2008-12-22 2010-06-24 Kwan Yiu Fai Micro-blasting treatment for lead frames
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US9653424B2 (en) * 2009-09-21 2017-05-16 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8203200B2 (en) * 2009-11-25 2012-06-19 Miasole Diode leadframe for solar module assembly
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP5542627B2 (ja) * 2010-11-11 2014-07-09 新電元工業株式会社 接続板、接合構造及び半導体装置
JP5250018B2 (ja) * 2010-12-13 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5857361B2 (ja) * 2011-02-15 2016-02-10 新電元工業株式会社 半導体装置
JP5857468B2 (ja) * 2011-06-22 2016-02-10 株式会社デンソー 半導体装置
JP5706254B2 (ja) * 2011-07-05 2015-04-22 株式会社東芝 半導体装置
US20130049079A1 (en) * 2011-08-22 2013-02-28 International Rectifier Corporation Small-Outline Package for a Power Transistor
JP2013197365A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
JP2013207105A (ja) * 2012-03-28 2013-10-07 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
MY184608A (en) 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages
JP6203095B2 (ja) * 2014-03-20 2017-09-27 三菱電機株式会社 半導体装置
JP6208164B2 (ja) * 2015-03-03 2017-10-04 三菱電機株式会社 半導体モジュールおよびその製造方法
KR102414110B1 (ko) 2015-09-07 2022-06-29 삼성디스플레이 주식회사 디스플레이 장치
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
KR20180118718A (ko) 2016-03-10 2018-10-31 각코호진 와세다다이가쿠 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
US11075154B2 (en) * 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6652117B2 (ja) * 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
JP6812535B2 (ja) * 2018-03-02 2021-01-13 新電元工業株式会社 リード端子及び樹脂封止型半導体装置
JP7173487B2 (ja) * 2018-11-30 2022-11-16 ローム株式会社 半導体装置
JP7329919B2 (ja) * 2018-12-07 2023-08-21 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード
DE102019108932B4 (de) * 2019-04-05 2022-04-21 Danfoss Silicon Power Gmbh Halbleitermodul und Verfahren zu seiner Herstellung
US11855033B2 (en) * 2019-05-30 2023-12-26 Mitsubishi Electric Corporation Power semiconductor module and power converter
JP7266508B2 (ja) * 2019-10-21 2023-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
EP4163960A1 (en) * 2021-10-07 2023-04-12 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding semiconductor device and ribbon for use therein

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS6236550U (ja) 1985-08-22 1987-03-04
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JPH0750720B2 (ja) 1989-11-08 1995-05-31 株式会社東芝 ボンディングワイヤ及びこれを有する半導体装置
JPH0415248U (ja) 1990-05-25 1992-02-06
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2605999B2 (ja) 1991-04-30 1997-04-30 日立電線株式会社 半導体パッケージの製造方法
DE4228528A1 (de) * 1991-08-29 1993-03-04 Okuma Machinery Works Ltd Verfahren und vorrichtung zur metallblechverarbeitung
JPH05166871A (ja) 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JPH0685133A (ja) 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体集積回路装置
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5410451A (en) * 1993-12-20 1995-04-25 Lsi Logic Corporation Location and standoff pins for chip on tape
JPH07326698A (ja) 1994-06-01 1995-12-12 Hitachi Cable Ltd ストライプめっき条の製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
JPH08148623A (ja) 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JP2663897B2 (ja) * 1995-01-26 1997-10-15 日本電気株式会社 リードフレームおよびその製造方法
US5825623A (en) * 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
FR2745954B1 (fr) 1996-03-06 1999-10-22 Itt Composants Instr Bande metallique predecoupee pour la fabrication de composants electroniques, procede de fabrication de tels composants ainsi obtenus
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
JP3658160B2 (ja) 1997-11-17 2005-06-08 キヤノン株式会社 モールドレス半導体装置
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
EP0993156B1 (en) 1998-10-05 2007-01-03 Alcatel Network switching device with forwarding database tables populated based on use
JP2000183249A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp パワー半導体モジュール
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
JP3761365B2 (ja) * 1999-08-27 2006-03-29 松下電器産業株式会社 電球形蛍光ランプ
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
JP3274126B2 (ja) 2000-05-26 2002-04-15 東芝コンポーネンツ株式会社 コネクター型半導体素子

Also Published As

Publication number Publication date
TW511199B (en) 2002-11-21
EP1191589A3 (en) 2004-05-12
EP1191589A2 (en) 2002-03-27
JP2002151554A (ja) 2002-05-24
KR20020018618A (ko) 2002-03-08
US6849930B2 (en) 2005-02-01
US20020047187A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
JP3602453B2 (ja) 半導体装置
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6049125A (en) Semiconductor package with heat sink and method of fabrication
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP3563387B2 (ja) 半導体装置用導電性硬化樹脂及び半導体装置
US8133759B2 (en) Leadframe
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US7952198B2 (en) BGA package with leads on chip
US20050046035A1 (en) Semiconductor device
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP7423197B2 (ja) 半導体装置
JP2007080889A (ja) 半導体装置
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
JP3153185B2 (ja) 半導体装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003338601A (ja) 半導体装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees