KR20180118718A - 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법 - Google Patents

전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법 Download PDF

Info

Publication number
KR20180118718A
KR20180118718A KR1020187028025A KR20187028025A KR20180118718A KR 20180118718 A KR20180118718 A KR 20180118718A KR 1020187028025 A KR1020187028025 A KR 1020187028025A KR 20187028025 A KR20187028025 A KR 20187028025A KR 20180118718 A KR20180118718 A KR 20180118718A
Authority
KR
South Korea
Prior art keywords
electrode
lead
connection
edge portion
electronic device
Prior art date
Application number
KR1020187028025A
Other languages
English (en)
Inventor
고헤이 다쓰미
가즈토시 우에다
노부아키 사토
고지 시미즈
Original Assignee
각코호진 와세다다이가쿠
가부시키가이샤 미츠이하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 각코호진 와세다다이가쿠, 가부시키가이샤 미츠이하이테크 filed Critical 각코호진 와세다다이가쿠
Publication of KR20180118718A publication Critical patent/KR20180118718A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

복수의 장척형의 리드가 병렬되어 설치된 상기 리드의 길이 방향 측면과 전극을 도금 처리에 의해 고품질로 접속하는 전극 접속 구조 등을 제공한다.
반도체칩(12)의 전극 및/또는 기판 전극과 리드 프레임(10)의 리드(11)를 도금 접속하는 전극 접속 구조에 있어서, 상기 리드 프레임(10)에서의 복수의 장척형의 리드(11)가 병렬되어 설치되어 있고, 각각의 리드(11)의 길이 방향 측면과 상기 반도체칩(12) 전극 및/또는 상기 기판 전극이 도금 접속되고, 상기 리드(11)에 접속되는 상기 반도체칩(12) 전극 및/또는 상기 기판 전극의 제1 접속면(13)과, 상기 제1 접속면(13)에 접속되는 상기 리드(11)의 길이 방향 측면에서의 제2 접속면(14)와의 접속 부분에 있어서, 상기 제1 접속면(13)과 접촉하는 상기 제2 접속면(14)의 에지부(15)로부터 상기 제2 접속면(14)의 외측부(16)를 향해 상기 제1 접속면(13)과 상기 제2 접속면(14)과의 거리가 연속하여 증가하고 있는 것이다.

Description

전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법
본 발명은, 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임(lead frame)의 리드를 도금 접속하는 전극 접속 구조 등에 관한 것이다.
전극을 도금 접속하는 기술로서, 특허문헌 1 내지 3에 나타낸 기술이 개시되어 있다. 특허문헌 1에 나타낸 기술은, 리드 선단에, 도금 또는 절곡에 의해 5∼200㎛ 높이의 동일 재질 또는 전기 도체(導體)의 돌기를 형성한 반도체 전극과의 도금 접속용 리드, 및 상기 리드 선단의 돌기와 반도체 소자 상의 전극을 동일 위치에 배치하고, 또한 전기적으로 도통(導通)이 얻어지도록 접촉, 고정하게 하여, 도금욕 중에 침지(浸漬)하거나, 도금액 분무 중에 두고, 리드와 반도체 소자 상의 전극을 도금 금속에 의해 접속하는 것이다
특허문헌 2에 나타낸 기술은, 반도체 소자(1)와 금속판(2)과의 사이에 있어서, 돌기(3)를 중심으로 방사상으로 도금(4)이 성장하는 구성으로 한 것이다.
특허문헌 3에 나타낸 기술은, 전기적으로 접속되는 전기 회로의 복수의 전극 간의 적어도 일부를 직접 또는 간접적으로 접촉시키고, 상기 접촉 부분의 주변에 도금액이 유통(流通)한 상태로 전극 사이를 도금하여 접속하는 것이다.
일본 특허 제2868943호 공보 일본 공개특허 제2007―335473호 공보 국제 공개 제2015/053356호
그러나, 특허문헌 1에 나타낸 기술은, 리드의 선단 부분에 돌기를 형성하여 도금에 의해 전극과 접속하는 것이며, 복수의 장척형(長尺形)의 리드가 병렬되어 설치된 리드의 길이 방향 측면과 전극을 도금 접속하도록 한 경우에 적용할 수 있는 것은 아니다.
또한, 특허문헌 2에 나타낸 기술은, 반도체 소자와 금속판과의 사이에 있어서, 돌기를 중심으로 도금을 행하는 기술이지만, 반도체 소자와 금속판이 대향하고 있는 도금 영역에 있어서, 반도체 소자와 금속판이 평행하게 되어 있는 영역이 넓고, 이와 같은 영역에 있어서는 도금 처리의 속도에 불균일이 생겨, 보이드(void)가 발생할 가능성이 있다. 또한, 반도체 소자와 금속판이 평행이 아닌 영역만(돌기 부분만)을 도금 처리한 것으로 해도, 도금이 불충분하고, 또한 열전도율 등이 좋지 않아 실용적인 접속을 행할 수 없다.
또한, 특허문헌 3에 나타낸 기술은, 구리 와이어의 측면 부분과 동판(銅板)을 도금 처리하는 기술이 개시되어 있지만, 구리 와이어 측면의 원호 부분과 동판과의 접촉 부분의 주변만이 도금 처리되는 것이며, 보이드 등의 발생은 방지할 수 있지만, 열전도율 등이 저하되어 버리는 문제점을 가진다.
본 발명은, 복수의 장척형의 리드가 병렬되어 설치된 상기 리드의 길이 방향 측면과 전극을 도금 처리에 의해 고품질로 접속하는 전극 접속 구조 등을 제공한다.
본 발명에 관한 전극 접속 구조는, 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드를 도금 접속하는 전극 접속 구조에 있어서, 상기 리드 프레임에서의 복수의 장척형의 리드가 병렬되어 설치되어 있고, 각 리드의 길이 방향 측면과 상기 전자 디바이스 전극 및/또는 상기 기판 전극이 도금 접속되고, 상기 리드에 접속되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 제1 접속면과, 상기 제1 접속면에 접속되는 상기 리드의 길이 방향 측면에서의 제2 접속면의 접속 부분에 있어서, 상기 제1 접속면과 접촉되는 상기 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해 상기 제1 접속면과 상기 제2 접속면과의 거리가 연속하여 증가하고 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 전자 디바이스 전극 및/또는 기판 전극과, 복수의 장척형의 리드가 병렬되어 설치되어 있는 리드 프레임을 상기 리드의 길이 방향 측면에서 도금 접속하는 경우에, 전자 디바이스 전극 및/또는 기판 전극의 제1 접속면과, 상기 제1 접속면에 접속되는 리드의 길이 방향 측면에서의 제2 접속면의 접속 부분에 있어서, 제1 접속면과 접촉되는 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해 제1 접속면과 제2 접속면과의 거리가 연속하여 증가하고 있으므로, 전자 디바이스 전극 및/또는 기판 전극과 리드의 길이 방향 측면과의 사이에 도금액을 충분히 유통시킬 수 있어, 보이드 등을 발생시키지 않고 고품질의 도금 접속을 실현할 수 있는 효과를 얻을 수 있다.
또한, 제1 접속면과 접촉되는 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부까지의 대향 영역을 넓은 범위에서 도금 처리할 수 있으므로, 열전도성이 우수한 접속을 행할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해, 상기 리드가 감육(減肉; thinning) 가공되어 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해, 리드의 길이 방향 측면이 감육 가공되어 있으므로, 전자 디바이스 전극 및/또는 기판 전극과 리드의 길이 방향 측면과의 사이에 도금액을 충분히 유통시킬 수 있어, 보이드 등을 발생시키지 않고 고품질의 도금 접속을 실현할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 제2 접속면에서의 길이 방향 중심부에 상기 에지 부분이 형성되어 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 제2 접속면에서의 길이 방향 중심부에 에지 부분이 형성되어 있으므로, 에지 부분으로부터 제2 접속면의 외측부를 향해 넓은 영역에 대하여 도금액을 충분히 또한 균등하게 유통시킬 수 있어, 고품질의 도금 접속을 실현할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 제2 접속면에서의 폭 방향으로 복수의 상기 에지부가 소정 간격을 두고 형성되어 있고, 상기 에지부의 사이에 상기 제2 접속면의 폭 방향으로 관통하는 요홈형의 공극(空隙)이 형성되어 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 제2 접속면에서의 폭 방향으로 복수의 상기 에지부가 소정 간격을 두고 형성되어 있고, 상기 에지부의 사이에 상기 제2 접속면의 폭 방향으로 관통하는 요홈형의 공극이 형성되어 있으므로, 에지 부분을 중심으로 하여 주위에 도금액이 충분히 유통한 상태로 도금 처리를 행할 수 있어, 고품질의 도금 접속을 실현할 수 있는 효과를 얻을 수 있다. 또한, 요홈형의 공극을 형성함으로써 길이 방향에 가해지는 응력을 분산시킬 수 있어, 리드의 파손 등을 방지할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 제2 접속면에서의 길이 방향으로 연속 또는 불연속의 요홈형의 공극이 형성되어 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 제2 접속면에서의 길이 방향으로 연속 또는 불연속의 요홈형의 공극이 형성되어 있으므로, 폭 방향에 가해지는 응력을 분산시킬 수 있어, 리드의 파손 등을 더욱 확실하게 방지할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 제2 접속면의 이면측(裏面側)의 제3 접속면과, 상기 제3 접속면과 접속되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 제4 접속면의 접속 부분에 있어서, 상기 제4 접속면과 접촉되는 상기 제3 접속면의 에지 부분으로부터 상기 제3 접속면의 외측부를 향해 상기 제4 접속면과 상기 제3 접속면과의 거리가 연속하여 증가하고 있는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 제2 접속면의 이면측의 제3 접속면과, 상기 제3 접속면과 접속되는 전자 디바이스 전극 및/또는 상기 기판 전극의 제4 접속면의 접속 부분에 있어서, 제4 접속면과 접촉되는 제3 접속면의 에지 부분으로부터 상기 제3 접속면의 외측부를 향해 제4 접속면과 제3 접속면과의 거리가 연속하여 증가하고 있으므로, 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임을 고품질의 도금 접속으로 다층으로 형성할 수 있다고 하는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 도금 접속이, 융점이 700℃ 이상의 금속 또는 합금에 의한 도금이며, 바람직하게는 Ni 또는 Ni 합금으로 하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 도금 접속이, 융점이 700℃ 이상의 금속 또는 합금에 의한 도금이며, 바람직하게는 Ni 또는 Ni 합금으로 하므로, 100℃ 이하의 도금액 중에서 도금 처리가 행해져, 접속 시에서의 응력이나 열에 의한 손상을 저감할 수 있다고 하는 효과를 얻을 수 있다. 또한, 고융점의 금속 또는 합금으로 도금 처리가 행해지므로, 고온의 상태에서도 정확한 동작을 보증할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조는, 상기 리드의 에지 부분에 있어서의, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 길이 방향 측면이 이루는 각도가 3°∼15°로 하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조에 있어서는, 상기 리드의 에지 부분에 있어서의, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 길이 방향 측면이 이루는 각도를 3°∼15°로 하므로, 적은 도금 시간에 전극의 폭을 크게 형성하는 것이 가능해져, 제조 효율을 향상시킬 수 있다고 하는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 상기 에지부가 프레스 가공 또는 에칭 가공에 의해 형성되는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 에지부가 프레스 가공 또는 에칭 가공에 의해 형성되므로, 간소화된 제조 공정에서 효율적으로 고품질의 전극 접속 구조를 형성할 수 있다고 하는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드를 접속하는 전극 접속 구조의 형성 방법으로서, 상기 리드 프레임은 복수의 장척형의 리드가 병렬되어 설치되고, 또한 상기 리드의 길이 방향 측면에는 에지 부분을 가지고 있고, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 에지 부분을 접촉시킨 상태에서 초음파 진동을 가하여 상기 에지 부분의 선단을 좌굴(座屈)시키고, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드를 초음파 접합하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드를 접속하는 전극 접속 구조의 형성 방법으로서, 상기 리드 프레임은 복수의 장척형의 리드가 병렬되어 설치되고, 또한 상기 리드의 길이 방향 측면에는 에지 부분을 가지고 있고, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 에지 부분을 접촉시킨 상태에서 초음파 진동을 가하여 상기 에지 부분의 선단을 좌굴시키고, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드를 초음파 접합하므로, 에지 부분을 이용하여 높은 접합성으로 리드와 전극을 접합하는 것이 가능하게 된다는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 상기 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드가 상기 초음파 접합으로 가고정(假固定)된 상태에서 도금 접합 처리가 행해지는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 상기 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드가 상기 초음파 접합으로 가고정된 상태에서 도금 접합 처리가 행해지므로, 도금 접합의 위치 결정을 용이하게 행할 수 있고, 또한 에지 선단부의 비접촉 영역에서의 도금 후의 보이드 나머지를 저감할 수 있다고 하는 효과를 얻을 수 있다. 또한, 도금 접합의 위치 결정 시에 보조용의 지그(jig)를 사용할 필요가 없어지므로, 지그의 장착 및 착탈의 공정을 생략하여, 간단하며 저비용의 제법을 실현할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 상기 리드의 에지 부분과 상기 전자 디바이스 전극 및/또는 기판 전극이 이루는 각도가 3°∼15°로 하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 리드의 에지 부분과 전자 디바이스 전극 및/또는 기판 전극이 이루는 각도를 3°∼15°로 하므로, 적은 도금 시간에 전극의 폭을 크게 형성하는 것이 가능해져, 제조 효율을 향상시킬 수 있다고 하는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 상기 에지 부분의 선단의 좌굴 폭을 1㎛∼50㎛으로 하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 상기 에지 부분의 선단의 좌굴 폭을 1㎛∼50㎛으로 하므로, 접합 시에 에지의 선단 부분이 좌굴되어, 미소면(微小面)에서의 접합을 실현하면서, 에지 부분의 선단에서 접합선(接合先)의 전극에 손상이 가해지는 것을 방지할 수 있는 효과를 얻을 수 있다.
본 발명에 관한 전극 접속 구조의 형성 방법은, 상기 초음파 진동의 주파수를 15 kHz∼150 kHz로 하는 것이다.
이와 같이, 본 발명에 관한 전극 접속 구조의 형성 방법에 있어서는, 상기 초음파 진동의 주파수를 15 kHz∼150 kHz로 하므로, 접합 표면의 불필요한 산화막 등을 확실하게 파괴하면서, 접합 부분에 효율적으로 에너지를 전반(傳搬)하는 것이 가능해져, 에너지 효율을 높일 수 있다고 하는 효과를 얻을 수 있다.
도 1은 제1 실시형태에 관한 전극 접속 구조에서 사용하는 리드 프레임 및 반도체칩의 접속 구조를 나타낸 도면이다.
도 2는 제1 실시형태에 관한 전극 접속 구조에서의 제1 접속면과 제2 접속면이 도금 처리되는 경우의 제1 확대도이다.
도 3은 제1 실시형태에 관한 전극 접속 구조에서의 제1 접속면과 제2 접속면이 도금 처리되는 경우의 제2 확대도이다.
도 4는 제2 실시형태에 관한 전극 접속 구조에서의 리드의 형상을 나타낸 사시도이다.
도 5는 제2 실시형태에 관한 전극 접속 구조에서의 리드 프레임 및 반도체칩의 접속 구조를 나타낸 도면이다.
도 6은 도 4에 나타낸 리드(11)의 형상을 개량한 경우의 구성을 나타낸 도면이다.
도 7은 도 6에 나타낸 리드의 변형예를 나타낸 도면이다.
도 8은 제3 실시형태에 관한 전극 접속 구조를 나타낸 정면도이다.
도 9는 도 8에 나타낸 전극 접속 구조의 응용예를 나타낸 도면이다.
도 10은 제4 실시형태에 관한 전극 접속 구조의 형성 방법을 나타낸 도면이다.
도 11은 실시예에 있어서 사용한 리드 프레임의 단면(斷面) 형상 및 외관을 나타낸 도면이다.
도 12는 리드 프레임과 반도체칩의 전극을 Ni 도금으로 접속한 결과를 나타낸 도면이다.
이하, 본 발명의 실시형태를 설명한다. 또한, 본 실시형태의 전체를 통해 같은 요소(要素; component)에는 같은 부호를 부여하고 있다. 그리고, 이하의 각각의 실시형태에 있어서는, 전자 디바이스의 일례로서 반도체칩을 사용한 경우의 전극 접속 구조 및 전극 접속 구조의 형성 방법에 대하여 설명하지만, 전자 디바이스로서는, 반도체칩 이외에도, 예를 들면, 센서, MEMS, LED, 전지 종류 등의 전극 접속 구조에도 적용할 수 있다.
(본 발명의 제1 실시형태)
본 실시형태에 관한 전극 접속 구조에 대하여, 도 1 내지 도 3을 참조하여 설명한다. 도 1은, 본 실시형태에 관한 전극 접속 구조에서 사용하는 리드 프레임 및 반도체칩의 접속 구조를 나타낸 도면이다. 도 1의 (a)는, 반도체칩과 리드 프레임을 접속한 경우의 하면도, 도 1의 (b)는, 반도체칩과 리드 프레임을 접속한 경우의 측단면도이다. 도 1에 나타낸 바와 같이, 본 실시형태에 관한 전극 접속 구조는, 복수의 장척형의 리드(11)가 사다리형으로 병렬되어 설치된 리드 프레임(10)에서의 각 리드(11)의 길이 방향 측면과 반도체칩(12)의 전극을 도금 접속한다. 리드 프레임(10)과 직접 접촉하여 접속되는 반도체칩(12)의 전극면을 제1 접속면(13)으로 하고, 이 제1 접속면(13)에 접촉하는 리드(11)의 길이 방향 측면을 제2 접속면(14)으로 한다. 제1 접속면(13)과 제2 접속면(14)과의 사이를 도금 처리하여 접합함으로써, 반도체칩(12)과 리드 프레임(10)을 전기적으로 접속한다.
도 2는, 본 실시형태에 관한 전극 접속 구조에서의 제1 접속면과 제2 접속면이 도금 처리되는 경우의 제1 확대도이다. 제1 접속면(13)과 제2 접속면(14)이 면과 면으로 밀착된 상태에서 도금 처리를 행한 경우, 제1 접속면(13)과 제2 접속면(14)과의 사이에 도금액이 충분히 유통되지 않아 보이드 등의 결손(缺損)이 형성되는 경우가 있어 품질의 저하로 이어져 버린다. 그러므로, 본 실시형태에 있어서는, 제1 접속면(13)과 제2 접속면(14)과의 사이에 도금액을 충분히 유통시키기 위해, 제2 접속면(14) 상에 에지부(15)를 가지고, 이 에지부(15)가 제1 접속면(13)과 접촉된 상태에서 상기 에지부(15)로부터 제2 접속면(14)의 외측부(16)[제2 접속면의 단부(端部)]를 향해 각각의 면[제1 접속면(13)과 제2 접속면(14)]의 거리가 연속하여 증가하도록 공극(17)을 형성한다. 이 공극(17)이 형성됨으로써, 제1 접속면(13)과 제2 접속면(14)과의 사이에 도금액을 충분히 유통시킬 수 있는 동시에, 공극(17)에서의 에지부(15)의 주위로부터 서서히 도금으로 매립되어, 공극(17)의 넓은 범위를 도금으로 충전하는 것이 가능해진다.
그리고, 도 2의 (A)의 경우에는 리드(11)의 단면이 직사각형이며, 도 2의 (B)의 경우에는 리드(11)의 단면이 평행 4변형으로 되어 있지만, 이 이외에도 리드(11)의 단면 형상이 플러스 방향, 다이아몬드형, 사다리꼴, 그 외에 다각형 등이라도 된다. 제조 상에서는 작업의 수고를 저감시키기 위해, 도 2의 (A)에 나타낸 바와 같은 직사각형 또는 정사각형인 것이 바람직하다. 또한, 도 2에 나타낸 바와 같이, 에지부(15)가 제2 접속면(14)의 단부의 일부에 형성되어 있는 경우에는, 상기 에지부(15)가 형성되어 있는 개소(箇所)를 제외한 외측부(16)를 향해 각각의 면의 거리가 연속하여 증가하도록 공극(17)이 형성되는 것이다.
도 3은, 본 실시형태에 관한 전극 접속 구조에서의 제1 접속면과 제2 접속면이 도금 처리되는 경우의 제2 확대도이다. 도 3의 (a)는, 제2 접속면(14)의 일단측의 외측부(16a)에 에지부(15)를 가지고, 타단측의 외측부(16b)를 향해 리드(11)를 감육 가공함으로써, 제1 접속면(13)과 제2 접속면(14)과의 거리가 에지부(15)로부터 외측부(16b)를 향해 연속하여 증가하도록 공극(17)이 형성되어 있다. 이 감육 가공은, 예를 들면, 프레스 가공 외에, 에칭 가공이나 절삭 가공에 의해 행할 수 있다.
또한, 도 3의 (b)는, 제2 접속면(14) 상의 길이 방향 중심에 에지부(15)를 가지고, 양단의 외측부(16a, 16b)를 향해 리드(11)를 감육 가공함으로써, 제1 접속면(13)과 제2 접속면(14)과의 거리가 에지부(15)로부터 외측부(16a, 16b)를 향해 연속하여 증가하도록 공극(17)이 형성되어 있다. 이 감육 가공은, 예를 들면, 프레스 가공 외에, 에칭 가공이나 절삭 가공에 의해 행할 수 있다.
도 3의 (A), (B)에 나타낸 바와 같이, 에지부(15)로부터 리드(11)의 외측부(16)를 향해 리드(11)의 제2 접속면(14)을 감육 가공함으로써, 공극(17)을 형성할 수 있고, 이 공극(17)에 도금액이 충분히 유통함으로써 제1 접속면(13)과 제2 접속면(14)을 보이드 등의 결손이 발생하지 않도록 하여 도금 접속할 수 있고, 또한 제1 접속면(13)과 제2 접속면(14)이 대향하고 있는 영역을 넓게 도금으로 충전하는 것이 가능해진다.
그리고, 상기에 있어서는 리드 프레임(10)과 반도체칩(11)의 전극과의 접속 구조에 대하여 설명하였으나, 리드 프레임(10)과 기판 전극과의 접속에 있어서도 동일한 전극 접속 구조의 기술을 적용할 수 있다. 또한, 에지부(15)로부터 리드(11)의 외측부(16)를 향해 연속하여 증가시키는 제1 접속면(13)과 제2 접속면(14)과의 거리는, 도금 처리의 진행 속도에 따라서 임의로 설정할 수 있고, 공극(17)이 에지부(15)로부터 점차 도금으로 충전되도록 한 거리(=에지 각도)으로 설정되는 것이다.
이와 같이, 도 2 및 도 3에 나타낸 바와 같은 본 실시형태에 관한 전극 접속 구조에 있어서는, 리드(11)의 길이 방향 측면에 에지부(15)를 가지고, 이 에지부(15)로부터 리드(11)의 외측부(16)를 향해, 제1 접속면(13)과 제2 접속면(14)과의 거리가 연속하여 증가하도록 공극(17)을 형성함으로써, 제1 접속면(13)과 제2 접속면(14)과의 사이에 도금액을 충분히 유통할 수 있어, 보이드 등의 결손이 생기지 않아 고품질의 도금 접속을 행할 수 있고, 또한 제1 접속면(13)과 제2 접속면(14)이 대향하고 있는 영역을 넓게 도금으로 충전하는 것이 가능해진다.
또한, 제1 접속면(13)과 제2 접속면(14)이 대향하고 있는 영역이 넓게 도금으로 충전됨으로써, 열전도율을 높일 수 있다.
(본 발명의 제2 실시형태)
본 실시형태에 관한 전극 접속 구조에 대하여, 도 4 내지 도 7을 참조하여 설명한다. 본 실시형태에 관한 전극 접속 구조는, 리드(11)의 길이 방향 측면의 제2 접속면(14)의 폭 방향으로 복수의 에지부(15)가 소정 간격을 두고 형성되어 있는 것이다. 그리고, 본 실시형태에 있어서 상기 제1 실시형태와 중복되는 설명은 생략한다.
도 4는, 본 실시형태에 관한 전극 접속 구조에서의 리드의 형상을 나타낸 사시도, 도 5는, 본 실시형태에 관한 전극 접속 구조에서의 리드 프레임 및 반도체칩의 접속 구조를 나타낸 도면이다. 도 4에 나타낸 바와 같이, 리드(11)의 제2 접속면(14)에는 폭 방향에 폭이 좁은 에지부(15)가 복수 형성되어 있고, 각각의 에지부(15)의 사이에는 제2 접속면의 폭 방향으로 관통하는 요홈형의 공극(17)이 형성되어 있다.
그리고, 도 5에 나타낸 바와 같이, 리드(11)의 에지부(15)가 반도체칩(12)(또는 기판 전극이라도 됨)에 접촉된 상태에서 도금 처리가 행해진다. 도 5의 (A)는 리드 프레임과 반도체칩의 접속 구조를 나타낸 측면도, 도 5의 (B)는 리드 프레임과 반도체칩의 접속 구조를 나타낸 정면도, 도 5의 (C)는 리드 프레임과 반도체칩의 접속 구조를 나타낸 하면도이다. 리드(11)에는 도 4에 나타낸 바와 같이, 에지부(15) 사이에 요홈형의 공극(17)이 형성되어 있으므로, 에지부(15)의 주위는 도금액이 충분히 유통하고 있고, 상기 제1 실시형태의 경우와 마찬가지로 에지부(15)를 중심으로 하여 고품질의 도금 처리를 행하는 것이 가능해진다. 또한, 에지부(15) 사이에 복수의 공극(17)이 형성됨으로써 길이 방향에 가해지는 응력을 분산시켜 리드(11)의 파손 등을 방지할 수 있다.
도 4에 나타낸 리드(11)의 형상을 더욱 개량한 것을 도 6에 나타낸다. 도 6의 (a)는, 도 4에 나타낸 리드(11)의 형상에 있어서 길이 방향으로 불연속인 요홈형의 공극(17a)을 더 형성한 것이며, 도 6의 (b)는, 리드(11)의 폭 방향에 형성된 에지부(15)를 산형상으로 형성한 것이다. 도 6의 (A)에 나타낸 바와 같이, 에지부(15)의 일부에 절입(切入) 즉 커트인(cut in)을 넣어 길이 방향으로 불연속인 요홈형의 공극(17a)이 형성됨으로써, 폭 방향에 가해지는 응력을 분산시켜 리드(11)의 파손 등을 방지할 수 있다.
그리고, 상기 제1 실시형태에 있어서의 도 3의 (B)에 나타낸 리드(11)의 경우에는, 에지부(15)의 부분에 길이 방향으로 연속하는 요홈형의 공극을 형성함으로써, 도 6의 경우와 마찬가지로 폭 방향에 가해지는 응력을 분산시켜 리드(11)의 파손 등을 방지할 수 있다.
도 6의 (b)는, 도 6의 (A)의 에지부(15)를 리드(11)의 길이 방향에서 볼 때 산형상으로 되도록 가공하고 있다. 이와 같이, 가공함으로써, 상기한 바와 같이 리드(11)에 가해지는 응력을 분산시켜 리드(11)의 파손 등을 방지할 수 있고, 또한 도금액를 더욱 효과적으로 유통시켜 극히 고품질의 도금 처리를 행하는 것이 가능해진다. 그리고, 도 6의 (B)에 있어서, 길이 방향으로 불연속인 공극(17a)을 형성하지 않도록 해도 된다.
도 7은, 도 6에 나타낸 리드의 변형예이다. 도 7의 경우에는, 도 6의 경우보다 더 폭이 좁은 에지부(15)가 폭 방향으로 복수 형성되어 있다. 또한, 폭 방향으로 관통하는 요홈형의 공극(17)도 R 형상이 아니고 예각(銳角)의 요홈형으로 되어 있다[도 7의 (A)]. 이와 같은 리드(11)의 형상에 있어서도, 도 6의 (A)의 경우와 마찬가지로 에지부(15)의 일부에 절입(切入) 즉 커트인(cut-in)을 넣어 길이 방향으로 연속인 요홈형의 공극(17a)을 형성함으로써, 폭 방향에 가해지는 응력을 분산시켜 리드(11)의 파손 등을 방지할 수 있다[도 7의 (B)]. 또한, 도 6의 (B)의 경우와 마찬가지로 에지부(15)를 리드(11)의 길이 방향에서 볼 때 산형상으로 되도록 가공함으로써, 도금액을 더욱 효과적으로 유통시켜 극히 고품질의 도금 처리를 행하는 것이 가능해진다.
(본 발명의 제3 실시형태)
본 실시형태에 관한 전극 접속 구조에 대하여, 도 8 및 도 9를 참조하여 설명한다. 본 실시형태에 관한 전극 접속 구조는, 리드(11)의 길이 방향 측면의 제2 접속면의 이면측의 제3 접속면과, 상기 제3 접속면과 접속되는 반도체칩(12)의 전극면(또는 기판 전극면이라도 됨)인 제4 접속면의 접속 부분에 있어서, 제4 접속면과 접촉되는 제3 접속면의 에지 부분으로부터 상기 제3 접속면의 외측부를 향해 제4 접속면과 제3 접속면과의 거리가 연속하여 증가하고 있는 것이다. 그리고, 본 실시형태에 있어서 각각의 상기 실시형태와 중복되는 설명은 생략한다.
도 8은, 본 실시형태에 관한 전극 접속 구조를 나타낸 정면도이다. 도 8에 나타낸 바와 같이, 리드(11)의 상면측인 제2 접속면(14)에 에지부(15a)를 가지고, 하면측인 제3 접속면(18)에 에지부(15b)를 가지고 있다. 제1 접속면(13)과 제2 접속면(14)과의 사이의 도금 처리에 대해서는, 각각의 상기 실시형태에 있어서 설명 한 바와 같이 고품질의 도금 접속이 가능하게 되어 있다. 마찬가지로, 제3 접속면(18)과, 상기 제3 접속면(18)에 접속되는 반도체칩(12)의 전극면(또는 기판 전극면)인 제4 접속면(19)과의 접속에 있어서도, 고품질의 도금 접속이 가능하게 되어 있다.
즉, 제4 접속면(19)에 제3 접속면(18)의 에지부(15b)가 접촉된 상태에서, 상기 에지부(15b)로부터 상기 제3 접속면(18)의 외측부(16)를 향해 제4 접속면(19)과 제3 접속면(18)과의 거리가 연속하여 증가하여 공극(17)이 형성되어 있으므로, 이 공극(17)에 도금액을 충분히 유통시켜 보이드 등의 결손을 없앤 고품질의 도금 접속이 가능하게 되어 있다.
이와 같이, 리드(11)의 길이 방향 측면에서의 표리(表裏) 양면에 있어서 반도체칩(12)과 상기와 같은 도금 접속을 행함으로써, 반도체칩(12)을 다층으로 적층하는 것이 가능해져, 고품질의 도금 접속을 실현하고, 또한 반도체칩(12)의 적층 공정을 간소화하여 작업 효율을 현저하게 향상시키는 것이 가능해진다.
그리고, 도 9에 나타낸 바와 같이, 본 실시형태에 관한 전극 접속 구조에 있어서는, 각각의 상기 실시형태에 있어서 설명한 리드(11)를 사용할 수 있다. 예를 들면, 도 9의 (A)는, 도 3에서의 전극 접속 구조를 응용한 것이며, 도 9의 (B)는, 도 6에서의 전극 접속 구조를 응용한 것이다.
즉, 리드(11)의 길이 방향 측면의 표리 양면을 가공함으로써, 각각의 상기 실시형태에 있어서의 전극 접속 구조를 사용하여 반도체칩 및/기판을 다층으로 적층하는 것이 가능해진다.
또한, 각각의 상기 실시형태에 있어서, 도금 접속이, 융점이 700℃ 이상의 금속 또는 합금에 의한 도금인 것이 바람직하고, 특히, Ni(니켈) 또는 Ni 합금인 것이 바람직하다. 그렇게 함으로써, 예를 들면, 300℃ 정도 이상의 고온 하에서의 사용라도, 접속 부분이 손상을 받지 않고, 고품질을 유지할 수 있다. 또한, Ni 또는 Ni 합금을 사용함으로써, 100℃ 이하의 도금 처리가 가능해져, 도금 처리에서의 응력이나 열에 의한 반도체칩, 기판, 리드 프레임 등에의 손상을 없애고, 고품질을 유지하는 것이 가능해진다.
(본 발명의 제4 실시형태)
본 실시형태에 관한 전극 접속 구조의 형성 방법에 대하여, 도 10을 참조하여 설명한다. 본 실시형태에 관한 전극 접속 구조의 형성 방법은, 제1 접속면(13)과 제2 접속면(14) 상의 에지부(15)를 초음파 진동에 의해 접합하는 것이다. 초음파 접합은, 예를 들면, 와이어 본딩의 접합 등에 이용되고 있는 것이며, 초음파 진동에 의해 접합면 표면의 불필요한 막(예를 들면, 산화막 등)을 제거하면서 분자 사이의 거리를 축소시킴으로써, 분자 레벨로 접합하는 것이다. 초음파 접합은, 면끼리에서의 접합에서는 극히 곤란성을 가지지만, 와이어 본딩이나 본 발명과 같은 에지부(15)에 있어서는, 평면 전극에 대하여 양호하게 접합할 수 있다.
도 10은, 초음파 접합을 이용하여 상기한 전극 접속 구조를 형성하는 상태를 나타낸 도면이다. 도 10의 (A)는, 초음파 접합에 의해 제1 접속면(13)과 제2 접속면(14)을 접합하고, 또한 제3 접속면(18)과 제4 접속면(19)을 접합하고 있는 도면이며, 도 10의 (B)는, 도 10의 (A)의 상태에서 도금 처리를 행한 경우의 도면이다. 즉, 도 10의 (A)와 반도체칩(12)과 리드(11)를 초음파 접합에 의해 가고정하고, 그 상태에서 도 10의 (B)에 나타낸 도금 처리를 행한다. 초음파 접합에 의해 가고정함으로써, 그 후의 도금 처리를 안정적으로 고정밀도로 행하는 것이 가능해진다.
도 10의 (A)에 있어서, 초음파의 진동은 리드(11)의 길이 방향이나 폭 방향으로 가할 수 있지만, 길이 방향, 즉 도 10의 (A)에 있어서는 에지가 선 상으로 신장되는 방향으로 진동을 가함으로써, 피접합면의 표면의 산화물 등 접합을 저해하는 것을 파괴하는 효율이 양호하게 되고, 또한 에지부(15) 전체가 피접합면 전체에 접촉하도록 변형되는 것이 용이해져, 제1 접속면(13)이나 제4 접속면(19)의 전극의 손상을 경감시키는 것이 가능해진다. 초음파의 주파수에 대하여, 인가하는 초음파 진동의 주파수가 낮으면, 산화막을 파괴하기 이전에 에지부(15a, 15b)가 변형되어 버려, 접합성이 뒤떨어져 버리는 경우가 있고, 인가하는 초음파 진동의 주파수가 높으면, 전반 중의 에너지의 감쇠(減衰; attenuate)가 커서, 접합에 기여하는 에너지 효율이 저하되는 경우가 있다. 그래서, 본 실시형태에 있어서는, 15 kHz∼150 kHz의 주파수로 초음파 진동을 인가한다. 그렇게 함으로써, 에지부(15a, 15b)가 변형되기 전에 산화막을 파괴하면서, 에너지를 효율적으로 전반하는 것이 가능해진다.
또한, 초음파 접합을 행하는 경우의 온도는, 상온(常溫)에서도 가능하지만, 산화가 쉽게 일어나지 않는 180℃ 정도 이하로 가열하는 것이 바람직하다. 또한, 산화를 억제하기 위해, 질소 가스 등에 의해 접합 부분의 분위기를 불활성으로 유지하는 것이 유효하다.
또한, 전술한 바와 같이, 초음파 접합은, 면끼리에서의 접합은 곤란성을 가지므로, 에지부(15a, 15b)의 좌굴 폭(d)이 1㎛∼50㎛ 정도로 되도록, 초음파 진동의 인가 시간, 가압의 크기 및 에너지가 조정되어 있는 것이 바람직하다. 또한, 에지부(15a, 15b)의 선단 부분은, 초음파 진동에 의한 변형 접합을 용이하게 하기 위해, 그 선단부[예를 들면, 에지부(15a, 15b)의 최선단부(最先端部)로부터 50㎛ 정도의 위치까지]의 각도 θ1을 θ1<90°의 예각으로 해도 된다.
상기한 초음파 접합에 의해 리드(11)와 반도체칩(12)이 가고정되고, 이 상태에서 도금 처리를 행함으로써, 도 10의 (B)에 나타낸 바와 같은 전극 접속 구조가 형성된다.
이와 같이, 초음파 접합에 의해 리드(11)와 반도체칩(12)의 전극(또는 기판 전극)과의 일부 또는 전부를 가고정함으로써, 도금 접합의 위치 결정을 용이하게 행할 수 있고, 또한 에지 선단부의 비접촉 영역에서의 도금 후의 보이드 나머지를 저감할 수 있다. 또한, 도금 접합의 위치 결정 시에 보조용의 지그를 사용할 필요가 없어지므로, 지그의 장착 및 착탈의 공정을 생략하여, 간단하며 저비용의 제법을 실현할 수 있다.
그리고, 각각의 상기 실시형태에 있어서, 제1 접속면(13)과 제2 접속면(14)이 이루는 각도, 및 제3 접속면(18)과 제4 접속면(19)이 이루는 각도 θ2(예를 들면, 도 10을 참조)는, 3°∼15°인 것이 바람직하다. 즉, 예를 들면, 파워 디바이스로서 이용하는 경우에는, 많은 전류를 통전하므로, 열전도성을 향상시킬 필요가 있다. 그러므로, 전극의 폭을 어느 정도 크게 할 필요가 있지만, 만일 각각의 접속면이 이루는 각도가 15°보다도 커지게 되면, 전극의 폭을 크게 형성하기 위해 도금 처리를 장시간에 걸쳐 행할 필요가 있어, 제조 효율이 나쁘게 되어 버리는 경우도 있다. 각각의 접속면이 이루는 각도를 3°∼15° 정도로 함으로써, 적은 도금 금속으로 전극의 폭을 크게 하는 것이 가능해져, 도금 시간을 대폭 단축하여 제조 효율을 올리는 것이 가능하게 된다.
또한, 본 실시형태에 있어서의 초음파 접합을 사용한 전극 접속 구조 및 전극 접속 구조의 형성 방법은, 각각의 상기 실시형태에 관한 기술에 있어서 적용할 수 있다.
실시예
본 발명에 관한 전극 접속 구조에 대하여, 이하의 실험을 행하였다. 도 11은, 본 실시예에 있어서 사용한 리드 프레임의 단면 형상 및 외관을 나타낸 도면이다. 도 11에 나타낸 바와 같이, 본 실시예에 있어서는, 리드(11)의 길이 방향 측면의 접속면[=제2 접속면(14)]을 모따기(chamfering)하여 산형으로 형성하고, 이면측[=제3 접속면(18)]은 평탄하게 하고 있다.
도 11의 리드 프레임과 반도체칩(12)의 전극을 Ni 도금으로 접속한 결과를 도 12에 나타낸다. 도 12의 (A)는 리드 프레임과 반도체칩을 접합했을 때의 외관 사진, 도 12의 (B)는 리드 프레임과 반도체칩을 접합했을 때의 접합 단면 사진, 도 12의 (C)는 도 12의 (B)의 접합 단면도(斷面圖)의 일부를 확대한 사진이다. 도 12에 나타낸 사진으로부터 명백한 바와 같이, 리드(11)와 반도체칩(12)의 전극이 보이드 등의 결손이 생기지 않아 Ni 도금에 의해 접속되어 있는 것을 확인할 수 있다. 또한, 리드(11)의 에지부(15)로부터 리드(11)의 외측부(16)까지 Ni 도금으로 충분히 충전되어 있어, 극히 고품질이며 더 열전도율이 높은 도금 접속을 실현할 수 있는 것을 확인할 수 있다.
이상과 같이, 본 발명에 관한 전극 접속 구조에 의해, 극히 고품질의 도금 접속이 가능한 것이 명백해졌다. 이와 같은 고품질의 도금을 가능하게 함으로써, 인터포저(interposer)와 반도체칩을 다이렉트로 접합할 수 있고, 고내열, 고열전도 화, 저인덕턴스화를 실현할 수 있다. 또한, 열처리를 필요로 하지 않으므로, 프로세스 중의 잔류 응력, 산화의 영향을 억제할 수 있어, 도금 실장(實裝)에 의한 기계적 강도가 향상됨으로써 고신뢰성을 실현할 수 있다. 또한, 다이 본딩(die bonding)이나 와이어 본딩 등의 공정을 도금 공정에서 일괄하여 행할 수 있으므로, 고생산성을 실현할 수 있다.
10: 리드 프레임
11: 리드
12: 반도체칩
13: 제1 접속면
14: 제2 접속면
15(15a, 15b); 에지부
16(16a, 16b); 외측부
17(17a); 공극
18: 제3 접속면
19: 제4 접속면

Claims (23)

  1. 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임(lead frame)의 리드를 도금 접속하는 전극 접속 구조에 있어서,
    상기 리드 프레임에서의 복수의 장척형(長尺形)의 리드가 병렬되어 설치되어 있고, 각각의 리드의 길이 방향 측면과 상기 전자 디바이스 전극 및/또는 상기 기판 전극이 도금 접속되고,
    상기 리드에 접속되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 제1 접속면과, 상기 제1 접속면에 접속되는 상기 리드의 길이 방향 측면에서의 제2 접속면과의 접속 부분에 있어서, 상기 제1 접속면과 접촉되는 상기 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해 상기 제1 접속면과 상기 제2 접속면과의 거리가 연속하여 증가하고 있는,
    전극 접속 구조.
  2. 제1항에 있어서,
    상기 제2 접속면의 에지 부분으로부터 상기 제2 접속면의 외측부를 향해, 상기 리드가 감육(thinning) 가공되어 있는, 전극 접속 구조.
  3. 제2항에 있어서,
    상기 제2 접속면에서의 길이 방향 중심부에 상기 에지 부분이 형성되어 있는, 전극 접속 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 접속면에서의 폭 방향으로 복수의 상기 에지부가 소정 간격을 두고 형성되어 있고, 상기 에지부의 사이에 상기 제2 접속면의 폭 방향으로 관통하는 요홈형의 공극(空隙)이 형성되어 있는, 전극 접속 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 접속면에서의 길이 방향으로 연속 또는 불연속의 요홈형의 공극이 형성되어 있는, 전극 접속 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 접속면의 이면측(裏面側)의 제3 접속면과, 상기 제3 접속면과 접속되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 제4 접속면과의 접속 부분에 있어서, 상기 제4 접속면과 접촉되는 상기 제3 접속면의 에지 부분으로부터 상기 제3 접속면의 외측부를 향해 상기 제4 접속면과 상기 제3 접속면과의 거리가 연속하여 증가하고 있는, 전극 접속 구조.
  7. 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드를 도금 접속하는 전극 접속 구조에 있어서,
    상기 리드 프레임에서의 복수의 장척형의 리드가 병렬되어 설치되어 있고, 각각의 리드의 길이 방향 측면과 상기 전자 디바이스 전극 및/또는 상기 기판 전극이 도금 접속되고,
    상기 리드에 접속되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 제1 접속면과, 상기 제1 접속면에 접속되는 상기 리드의 길이 방향 측면에서의 제2 접속면의 접속 부분에 있어서, 상기 제2 접속면에서의 폭 방향으로 복수의 상기 에지부가 소정 간격을 두고 형성되어 있고, 상기 에지부의 사이에 상기 제2 접속면의 폭 방향으로 관통하는 요홈형의 공극이 형성되어 있는,
    전극 접속 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 도금 접속이, 융점이 700℃ 이상의 금속 또는 합금에 의한 도금인, 전극 접속 구조.
  9. 제8항에 있어서,
    상기 금속 또는 상기 합금이, Ni 또는 Ni 합금인, 전극 접속 구조.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 길이 방향 측면이 이루는 각도가 3°∼15°인, 전극 접속 구조.
  11. 제3항에 기재된 전극 접속 구조의 형성 방법으로서,
    상기 에지부가 프레스 가공 또는 에칭 가공에 의해 형성되는,
    전극 접속 구조의 형성 방법.
  12. 전자 디바이스 전극 및/또는 기판 전극과 도금 접속하는 리드 프레임에 있어서,
    상기 복수의 장척형의 리드가 병렬되어 설치되어 있고,
    상기 전자 디바이스 전극 및/또는 상기 기판 전극에 접합되는 상기 리드의 길이 방향 측면에 상기 전자 디바이스 전극 및/또는 상기 기판 전극과 접촉하는 에지부를 가지는,
    리드 프레임.
  13. 제12항에 있어서,
    상기 에지 부분으로부터 상기 에지부를 가지는 접속면의 외측부를 향해, 상기 리드가 감육 가공되어 있는, 리드 프레임.
  14. 제13항에 있어서,
    상기 접속면에서의 길이 방향 중심부에 상기 에지 부분이 형성되어 있는, 리드 프레임.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 접속면에서의 폭 방향으로 복수의 상기 에지부가 소정 간격을 두고 형성되어 있고, 상기 에지부의 사이에 상기 접속면의 폭 방향으로 관통하는 요홈형의 공극이 형성되어 있는, 리드 프레임.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 접속면에서의 길이 방향으로 연속 또는 불연속의 요홈형의 공극이 형성되어 있는, 리드 프레임.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서,
    상기 에지부가 형성되어 있는 접속면의 이면측의 상기 리드의 길이 방향 측면에 다른 에지부가 형성되어 있는, 리드 프레임.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서,
    상기 리드의 에지 부분이, 접합되는 상기 전자 디바이스 전극 및/또는 상기 기판 전극의 면에 대하여 3°∼15°의 각도로 형성되어 있는, 리드 프레임.
  19. 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드를 접속하는 전극 접속 구조의 형성 방법으로서,
    상기 리드 프레임은 복수의 장척형의 리드가 병렬되어 설치되고, 또한 상기 리드의 길이 방향 측면에는 에지 부분을 가지고 있고,
    상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드의 에지 부분을 접촉시킨 상태에서 초음파 진동을 가하여 상기 에지 부분의 선단을 좌굴(座屈)시키고, 상기 전자 디바이스 전극 및/또는 기판 전극과 상기 리드를 초음파 접합하는,
    전극 접속 구조의 형성 방법.
  20. 제19항에 있어서,
    상기 전자 디바이스 전극 및/또는 기판 전극과 리드 프레임의 리드가 상기 초음파 접합으로 가고정(假固定)된 상태에서 도금 접합 처리가 행해지는, 전극 접속 구조의 형성 방법.
  21. 제19항 또는 제20항에 있어서,
    상기 리드의 에지 부분과 상기 전자 디바이스 전극 및/또는 기판 전극이 이루는 각도가 3°∼15°인, 전극 접속 구조의 형성 방법.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서,
    상기 에지 부분의 선단의 좌굴 폭이 1㎛∼50㎛인, 전극 접속 구조의 형성 방법.
  23. 제19항 내지 제22항 중 어느 한 항에 있어서,
    상기 초음파 진동의 주파수가 15 kHz∼150 kHz인, 전극 접속 구조의 형성 방법.
KR1020187028025A 2016-03-10 2017-03-07 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법 KR20180118718A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-047040 2016-03-10
JP2016047040 2016-03-10
PCT/JP2017/008970 WO2017154893A1 (ja) 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法

Publications (1)

Publication Number Publication Date
KR20180118718A true KR20180118718A (ko) 2018-10-31

Family

ID=59789370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028025A KR20180118718A (ko) 2016-03-10 2017-03-07 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법

Country Status (5)

Country Link
US (1) US10903146B2 (ko)
JP (1) JP7046368B2 (ko)
KR (1) KR20180118718A (ko)
DE (1) DE112017001206B4 (ko)
WO (1) WO2017154893A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868943B2 (ja) 1991-11-29 1999-03-10 新日本製鐵株式会社 半導体素子電極とリードとの接続構造および実装方法
JPH06224262A (ja) 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
JP3602453B2 (ja) 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4997837B2 (ja) 2006-06-12 2012-08-08 日産自動車株式会社 半導体素子の接合方法および半導体装置
JP2010118577A (ja) 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法
JP6551909B2 (ja) 2013-10-09 2019-07-31 学校法人早稲田大学 電極接続方法及び電極接続構造
US10096570B2 (en) 2015-06-11 2018-10-09 Mitsubishi Electric Corporation Manufacturing method for power semiconductor device, and power semiconductor device

Also Published As

Publication number Publication date
JPWO2017154893A1 (ja) 2019-01-10
DE112017001206T5 (de) 2018-12-27
US10903146B2 (en) 2021-01-26
JP7046368B2 (ja) 2022-04-04
WO2017154893A1 (ja) 2017-09-14
DE112017001206B4 (de) 2023-12-07
US20190103341A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US10381281B2 (en) Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP6269458B2 (ja) 半導体装置及びその製造方法
CN104025287A (zh) 半导体装置
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
KR101985056B1 (ko) 배선 기판 및 다수 개 연결 배선 기판
JP2006339174A (ja) 半導体装置
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
KR20180118718A (ko) 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법
JP2012243943A (ja) ワイヤボンディング構造及び電子装置とその製造方法
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP4100685B2 (ja) 半導体装置
EP4003632B1 (en) Power semiconductor module and method of forming the same
JP4151503B2 (ja) 回路板の製造方法
JP2011003631A (ja) 電力半導体装置
JP2008041922A (ja) 発光装置
JP4201060B2 (ja) 半導体装置、およびその製造方法
JP2005050935A (ja) 多数個取り配線基板
JP5151837B2 (ja) 半導体装置の製造方法
CN114566481A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application