WO2017154893A1 - 電極接続構造、リードフレーム及び電極接続構造の形成方法 - Google Patents

電極接続構造、リードフレーム及び電極接続構造の形成方法 Download PDF

Info

Publication number
WO2017154893A1
WO2017154893A1 PCT/JP2017/008970 JP2017008970W WO2017154893A1 WO 2017154893 A1 WO2017154893 A1 WO 2017154893A1 JP 2017008970 W JP2017008970 W JP 2017008970W WO 2017154893 A1 WO2017154893 A1 WO 2017154893A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
lead
connection
connection structure
connection surface
Prior art date
Application number
PCT/JP2017/008970
Other languages
English (en)
French (fr)
Inventor
宏平 巽
和敏 上田
信明 佐藤
孝司 清水
Original Assignee
学校法人早稲田大学
株式会社三井ハイテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人早稲田大学, 株式会社三井ハイテック filed Critical 学校法人早稲田大学
Priority to JP2018504503A priority Critical patent/JP7046368B2/ja
Priority to DE112017001206.6T priority patent/DE112017001206B4/de
Priority to KR1020187028025A priority patent/KR20180118718A/ko
Priority to US16/083,389 priority patent/US10903146B2/en
Publication of WO2017154893A1 publication Critical patent/WO2017154893A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the present invention relates to an electrode connection structure for plating and connecting an electronic device electrode and / or a substrate electrode and a lead of a lead frame.
  • Patent Document 1 As techniques for connecting electrodes by plating, techniques disclosed in Patent Documents 1 to 3 are disclosed.
  • the technique shown in Patent Document 1 includes a lead for plating connection with a semiconductor electrode provided with a protrusion of the same material or electric conductor having a height of 5 to 200 ⁇ m by plating or bending at the tip of the lead, and a protrusion at the tip of the lead. Place the electrode on the semiconductor element at the same position and contact and fix it so that electrical continuity is obtained, soak it in a plating bath, or place it in a plating solution spray, and the electrode on the semiconductor element Are connected by plated metal
  • Patent Document 2 The technique shown in Patent Document 2 is configured such that the plating 4 grows radially around the protrusion 3 between the semiconductor element 1 and the metal plate 2.
  • Patent Document 1 the technique shown in Patent Document 1 is to provide a protrusion at the tip of the lead and connect it to the electrode by plating, and a longitudinal side surface of the lead in which a plurality of long leads are arranged in parallel. This is not applicable to the case where the electrode is connected by plating.
  • the technique shown in Patent Document 2 is a technique of performing plating around a protrusion between a semiconductor element and a metal plate.
  • the region where the metal plate is parallel is wide, and in such a region, the plating process speed varies, and voids may occur. Further, even if only the region where the semiconductor element and the metal plate are not parallel (only the protruding portion) is plated, the plating is insufficient and the thermal conductivity is poor and practical connection cannot be made.
  • Patent Document 3 discloses a technique for plating the side surface portion of the copper wire and the copper plate, only the periphery of the contact portion between the arc portion on the side surface of the copper wire and the copper plate is plated. Although it is possible to prevent the generation of voids and the like, there is a problem that the thermal conductivity is lowered.
  • the present invention provides an electrode connection structure or the like for connecting a long side surface of a lead having a plurality of long leads arranged in parallel and the electrode with high quality by plating.
  • the electrode connection structure according to the present invention is an electrode connection structure in which an electronic device electrode and / or a substrate electrode and a lead of a lead frame are connected by plating, and a plurality of elongated leads in the lead frame are arranged in parallel.
  • a longitudinal side surface of each lead and the electronic device electrode and / or the substrate electrode are plated and connected, and the electronic device electrode and / or the first connection surface of the substrate electrode connected to the lead;
  • the connecting portion with the second connecting surface on the side surface in the longitudinal direction of the lead connected to the first connecting surface In the connecting portion with the second connecting surface on the side surface in the longitudinal direction of the lead connected to the first connecting surface, the outer side of the second connecting surface from the edge portion of the second connecting surface that contacts the first connecting surface The distance between the first connection surface and the second connection surface continuously increases toward the portion.
  • the electronic device electrode and / or the substrate electrode and the lead frame in which a plurality of long leads are arranged in parallel are arranged on the side surface in the longitudinal direction of the lead.
  • the first connection is made at the connection portion between the first connection surface of the electronic device electrode and / or the substrate electrode and the second connection surface on the side surface in the longitudinal direction of the lead connected to the first connection surface.
  • the electronic device electrode and / or Alternatively it is possible to sufficiently distribute the plating solution between the substrate electrode and the side surface in the longitudinal direction of the lead, and there is an effect that high-quality plating connection can be realized without generating voids or the like.
  • region from the edge part of the 2nd connection surface which contacts a 1st connection surface to the outer part of the said 2nd connection surface can be plated in a wide range, the connection excellent in thermal conductivity is performed. There is an effect that can be.
  • the lead is thinned from the edge portion of the second connection surface toward the outer portion of the second connection surface.
  • the longitudinal side surface of the lead is thinned from the edge portion of the second connection surface toward the outer portion of the second connection surface.
  • the plating solution can be sufficiently circulated between the substrate electrode and the longitudinal side surface of the lead, and there is an effect that high-quality plating connection can be realized without generating voids or the like.
  • the electrode connection structure according to the present invention is such that the edge portion is formed at the center in the longitudinal direction of the second connection surface.
  • the edge portion is formed at the center in the longitudinal direction of the second connection surface, so that the wide region from the edge portion toward the outer side of the second connection surface can be obtained. It is possible to distribute the plating solution sufficiently and evenly, and there is an effect that a high-quality plating connection can be realized.
  • a plurality of the edge portions are formed at predetermined intervals in the short direction of the second connection surface, and the short sides of the second connection surface are formed between the edge portions.
  • a concave groove-like air gap penetrating in the direction is formed.
  • the plurality of edge portions are formed at predetermined intervals in the short direction of the second connection surface, and the second connection surface is formed between the edge portions. Since a concave groove-shaped gap is formed that penetrates in the short direction, the plating process can be performed in a state where the plating solution is sufficiently distributed around the edge, realizing high-quality plating connection There is an effect that can be done. Further, by forming the concave groove-like gap, it is possible to disperse the stress applied in the longitudinal direction, and it is possible to prevent breakage of the lead and the like.
  • the electrode connection structure according to the present invention is such that a continuous or discontinuous groove-like void is formed in the longitudinal direction of the second connection surface.
  • the continuous or discontinuous concave groove-like voids are formed in the longitudinal direction of the second connection surface, so that the stress applied in the short direction can be dispersed. There is an effect that breakage of the lead and the like can be more reliably prevented.
  • the electrode connection structure according to the present invention includes a third connection surface on the back surface side of the second connection surface, and the fourth connection surface of the electronic device electrode and / or the substrate electrode connected to the third connection surface.
  • the distance between the fourth connection surface and the third connection surface is continuous from the edge portion of the third connection surface in contact with the fourth connection surface toward the outer portion of the third connection surface. Is increasing.
  • the third connection surface on the back surface side of the second connection surface, the electronic device electrode connected to the third connection surface, and / or the fourth connection surface of the substrate electrode In the connecting portion, the distance between the fourth connecting surface and the third connecting surface continuously increases from the edge portion of the third connecting surface in contact with the fourth connecting surface toward the outer portion of the third connecting surface. Therefore, the electronic device electrode and / or the substrate electrode and the lead frame can be formed in multiple layers by high-quality plating connection.
  • the plating connection is plating with a metal or alloy having a melting point of 700 ° C. or higher, preferably Ni or Ni alloy.
  • the plating connection is plating with a metal or alloy having a melting point of 700 ° C. or higher, preferably Ni or Ni alloy, so that plating is performed in a plating solution at 100 ° C. or lower. Processing is performed, and an effect is obtained that damage due to stress or heat at the time of connection can be reduced.
  • the plating process is performed with a high melting point metal or alloy, there is an effect that an accurate operation can be ensured even in a high temperature state.
  • an angle formed by the electronic device electrode and / or the substrate electrode and the longitudinal side surface of the lead at the edge portion of the lead is 3 degrees to 15 degrees.
  • the angle formed between the electronic device electrode and / or the substrate electrode and the longitudinal side surface of the lead at the edge portion of the lead is 3 degrees to 15 degrees,
  • the electrode width can be increased with a short plating time, and the manufacturing efficiency can be improved.
  • the edge portion is formed by pressing or etching.
  • the edge portion is formed by pressing or etching, it is possible to efficiently form a high-quality electrode connection structure with a simplified manufacturing process. There is an effect that can be done.
  • a method for forming an electrode connection structure according to the present invention is a method for forming an electrode connection structure for connecting an electronic device electrode and / or a substrate electrode and leads of a lead frame, wherein the lead frame has a plurality of elongated leads. Are arranged in parallel and have an edge portion on the side surface in the longitudinal direction of the lead, and the ultrasonic wave in a state where the electronic device electrode and / or the substrate electrode and the edge portion of the lead are in contact with each other. Vibration is applied to buckle the tip of the edge portion, and the electronic device electrode and / or substrate electrode and the lead are ultrasonically bonded.
  • the method for forming an electrode connection structure is a method for forming an electrode connection structure for connecting an electronic device electrode and / or a substrate electrode and leads of a lead frame, wherein the lead frame has a plurality of lengths.
  • the scale-shaped leads are arranged in parallel, and have an edge portion on the side surface in the longitudinal direction, and the electronic device electrode and / or the substrate electrode and the edge portion of the lead are brought into contact with each other.
  • the edge portion is used and the lead is highly bonded. It is possible to join the electrode and the electrode.
  • a plating bonding process is performed in a state where the electronic device electrode and / or the substrate electrode and the lead of the lead frame are temporarily fixed by the ultrasonic bonding.
  • the plating bonding process is performed.
  • it is not necessary to use an auxiliary jig when positioning the plating joint there is an effect that a simple and low-cost manufacturing method can be realized by omitting the process of attaching and removing the jig. .
  • an angle formed between an edge portion of the lead and the electronic device electrode and / or the substrate electrode is 3 degrees to 15 degrees.
  • the angle formed between the edge portion of the lead and the electronic device electrode and / or the substrate electrode is set to 3 to 15 degrees. Can be formed thick, and the manufacturing efficiency can be improved.
  • the buckling width at the tip of the edge portion is set to 1 ⁇ m to 50 ⁇ m.
  • the buckling width of the tip of the edge portion is set to 1 ⁇ m to 50 ⁇ m, the tip portion of the edge is buckled at the time of joining, and joining on a minute surface is performed. While realizing, there is an effect that it is possible to prevent damage to the electrode at the joining destination at the tip of the edge portion.
  • the method for forming an electrode connection structure according to the present invention is such that the frequency of the ultrasonic vibration is 15 kHz to 150 kHz.
  • the frequency of the ultrasonic vibration is 15 kHz to 150 kHz, it is possible to efficiently destroy an unnecessary oxide film or the like on the bonding surface and efficiently at the bonding portion. Energy can be propagated, and the energy efficiency can be improved.
  • connection structure of the lead frame and semiconductor chip which are used with the electrode connection structure which concerns on 1st Embodiment It is a 1st enlarged view in case the 1st connection surface and 2nd connection surface in an electrode connection structure concerning a 1st embodiment are plated. It is a 2nd enlarged view in case the 1st connection surface and 2nd connection surface in the electrode connection structure which concern on 1st Embodiment are plated. It is a perspective view which shows the shape of the lead
  • FIG. 7 is a diagram showing a modification of the lead shown in FIG. 6. It is a front view which shows the electrode connection structure which concerns on 3rd Embodiment. It is a figure which shows the application example of the electrode connection structure shown in FIG. It is a figure which shows the formation method of the electrode connection structure which concerns on 4th Embodiment. It is a figure which shows the cross-sectional shape and external appearance of the lead frame used in the Example. It is a figure which shows the result of having connected the lead frame and the electrode of the semiconductor chip by Ni plating.
  • electrode connection structure and a method for forming the electrode connection structure when a semiconductor chip is used as an example of an electronic device will be described. It can also be applied to electrode connection structures such as MEMS, LEDs, and batteries.
  • FIG. 1 is a diagram showing a lead frame and semiconductor chip connection structure used in the electrode connection structure according to the present embodiment.
  • 1A is a bottom view when the semiconductor chip and the lead frame are connected
  • FIG. 1B is a side cross-sectional view when the semiconductor chip and the lead frame are connected.
  • the electrode connection structure according to the present embodiment has a semiconductor chip and a longitudinal side surface of each lead 11 in a lead frame 10 in which a plurality of long leads 11 are arranged in parallel in a ladder shape. Twelve electrodes are connected by plating.
  • the electrode surface of the semiconductor chip 12 connected in direct contact with the lead frame 10 is referred to as a first connection surface 13, and the longitudinal side surface of the lead 11 in contact with the first connection surface 13 is referred to as a second connection surface 14.
  • the semiconductor chip 12 and the lead frame 10 are electrically connected by plating the first connection surface 13 and the second connection surface 14 and joining them.
  • FIG. 2 is a first enlarged view in the case where the first connection surface and the second connection surface in the electrode connection structure according to the present embodiment are plated.
  • the plating process is performed in a state where the first connection surface 13 and the second connection surface 14 are in close contact with each other, the plating solution is sufficiently circulated between the first connection surface 13 and the second connection surface 14. In some cases, voids or other defects may be formed, leading to a decrease in quality. Therefore, in the present embodiment, in order to sufficiently distribute the plating solution between the first connection surface 13 and the second connection surface 14, the edge portion 15 is provided on the second connection surface 14, and this edge portion.
  • each surface (the first connection surface 13 and the second connection surface) is directed from the edge portion 15 toward the outer side portion 16 (the end portion of the second connection surface) of the second connection surface 14.
  • the gap 17 is formed so that the distance of the connecting surface 14) increases continuously.
  • the lead 11 has a rectangular cross section.
  • the lead 11 has a parallelogram. May be a positive direction, rhombus, trapezoid, or other polygon.
  • the shape is rectangular or square as shown in FIG.
  • the edge part 15 is formed in a part of edge part of the 2nd connection surface 14 as shown in FIG. 2, it goes to the outer part 16 except the location in which the said edge part 15 is formed.
  • the gap 17 is formed so that the distance between the respective surfaces increases continuously.
  • FIG. 3 is a second enlarged view when the first connection surface and the second connection surface in the electrode connection structure according to the present embodiment are plated.
  • FIG. 3A shows the first connection by having the edge portion 15 on the outer side portion 16a on one end side of the second connection surface 14 and reducing the thickness of the lead 11 toward the outer side portion 16b on the other end side.
  • a gap 17 is formed so that the distance between the surface 13 and the second connection surface 14 continuously increases from the edge portion 15 toward the outer portion 16b.
  • This thinning process can be performed by, for example, pressing, etching, or cutting.
  • 3B has an edge portion 15 at the longitudinal center on the second connection surface 14, and the lead 11 is thinned toward the outer portions 16a and 16b at both ends, whereby the first connection is achieved.
  • a gap 17 is formed so that the distance between the surface 13 and the second connection surface 14 continuously increases from the edge portion 15 toward the outer portions 16a and 16b. This thinning process can be performed by, for example, pressing, etching, or cutting.
  • the gap 17 can be formed by reducing the thickness of the second connection surface 14 of the lead 11 from the edge portion 15 toward the outer side portion 16 of the lead 11.
  • the plating solution can sufficiently flow through the gap 17 so that the first connection surface 13 and the second connection surface 14 can be plated and connected without generating voids or the like.
  • the second connecting surface 14 can be widely filled with plating.
  • connection structure between the lead frame 10 and the electrode of the semiconductor chip 11 has been described.
  • the same electrode connection structure technique can be applied to the connection between the lead frame 10 and the substrate electrode.
  • the edge portion 15 is provided on the side surface in the longitudinal direction of the lead 11, and the edge portion 15 extends to the outer portion 16 of the lead 11.
  • the plating solution is formed between the first connection surface 13 and the second connection surface 14 by forming the gap 17 so that the distance between the first connection surface 13 and the second connection surface 14 continuously increases. Can be sufficiently distributed, high-quality plating connection can be performed without causing voids and other defects, and the first connection surface 13 and the second connection surface 14 are widely plated. It becomes possible to fill with.
  • the thermal conductivity can be increased.
  • Electrode connection structure according to this embodiment will be described with reference to FIGS.
  • a plurality of edge portions 15 are formed at predetermined intervals in the short direction of the second connection surface 14 on the side surface in the longitudinal direction of the lead 11.
  • the description which overlaps with the said 1st Embodiment is abbreviate
  • FIG. 4 is a perspective view showing the shape of a lead in the electrode connection structure according to this embodiment
  • FIG. 5 is a view showing the connection structure of the lead frame and the semiconductor chip in the electrode connection structure according to this embodiment.
  • a plurality of narrow edge portions 15 are formed in the short direction on the second connection surface 14 of the lead 11, and the short direction of the second connection surface is formed between the edge portions 15.
  • a concave groove-like air gap 17 is formed so as to penetrate through.
  • the plating process is performed with the edge portion 15 of the lead 11 in contact with the semiconductor chip 12 (or substrate electrode).
  • 5A is a side view showing the connection structure between the lead frame and the semiconductor chip
  • FIG. 5B is a front view showing the connection structure between the lead frame and the semiconductor chip
  • FIG. It is a bottom view which shows a connection structure.
  • the lead 11 is formed with a concave groove-like gap 17 between the edge portions 15, so that the plating solution is sufficiently distributed around the edge portion 15, and the first embodiment described above. As in the case of, high-quality plating can be performed centering on the edge portion 15.
  • a plurality of gaps 17 are formed between the edge portions 15, stress applied in the longitudinal direction can be dispersed to prevent breakage of the leads 11.
  • FIG. 6 shows a further improvement of the shape of the lead 11 shown in FIG. 6A is a view in which a concave groove-like air gap 17a discontinuous in the longitudinal direction is further formed in the shape of the lead 11 shown in FIG. 4, and FIG.
  • the formed edge portion 15 is formed in a mountain shape. As shown in FIG. 6 (A), a part of the edge portion 15 is cut to form a concave groove-like air gap 17a that is discontinuous in the longitudinal direction, thereby dispersing the stress applied in the lateral direction. The breakage of the lead 11 can be prevented.
  • a concave groove-like gap continuous in the longitudinal direction is formed in the edge portion 15, so that the case of FIG. Similarly, the stress applied in the short direction can be dispersed to prevent the lead 11 from being damaged.
  • the edge portion 15 of FIG. 6 (A) is processed so as to have a mountain shape when viewed from the longitudinal direction of the lead 11.
  • the stress applied to the lead 11 can be dispersed as described above to prevent the lead 11 from being damaged and the like, and an extremely high quality plating process can be achieved by distributing the plating solution more effectively.
  • the discontinuous gap 17a may not be formed in the longitudinal direction.
  • FIG. 7 shows a modification of the lead shown in FIG.
  • a plurality of narrower edge portions 15 are formed in the lateral direction than in the case of FIG.
  • the concave groove-like air gap 17 penetrating in the short direction is not an R shape but an acute concave groove shape (FIG. 7A).
  • a part of the edge portion 15 is cut to form a concave groove-shaped gap 17 a continuous in the longitudinal direction.
  • the stress applied in the direction can be dispersed to prevent the lead 11 from being damaged (FIG. 7B).
  • the edge portion 15 is processed so as to have a mountain shape when viewed from the longitudinal direction of the lead 11, so that the plating solution can be distributed more effectively and extremely high quality plating can be performed. Processing can be performed.
  • the electrode connection structure according to this embodiment includes a third connection surface on the back surface side of the second connection surface on the side surface in the longitudinal direction of the lead 11, and an electrode surface (or substrate electrode surface) of the semiconductor chip 12 connected to the third connection surface.
  • the fourth connection surface and the fourth connection surface, the fourth connection surface and the third connection from the edge portion of the third connection surface in contact with the fourth connection surface toward the outer side of the third connection surface.
  • the distance to the surface is continuously increasing.
  • the description which overlaps with each said embodiment is abbreviate
  • FIG. 8 is a front view showing an electrode connection structure according to the present embodiment.
  • the second connecting surface 14 on the upper surface side of the lead 11 has an edge portion 15a
  • the third connecting surface 18 on the lower surface side has an edge portion 15b.
  • high-quality plating connection is possible as demonstrated in each said embodiment.
  • high-quality plating connection is also possible in the connection between the third connection surface 18 and the fourth connection surface 19 which is the electrode surface (or substrate electrode surface) of the semiconductor chip 12 connected to the third connection surface 18. Is possible.
  • the fourth connection surface 19 and the third connection are directed from the edge 15 b toward the outer portion 16 of the third connection surface 18. Since the gap 17 is formed by continuously increasing the distance to the surface 18, a high-quality plating connection in which a plating solution is sufficiently passed through the gap 17 to eliminate voids and the like is possible. Yes.
  • the semiconductor chips 12 can be stacked in multiple layers, and high-quality plating connection is realized. At the same time, the process of laminating the semiconductor chips 12 can be simplified and the working efficiency can be remarkably improved.
  • FIG. 9 in the electrode connection structure according to this embodiment, the lead 11 described in each of the above embodiments can be used.
  • FIG. 9A is an application of the electrode connection structure in FIG. 3
  • FIG. 9B is an application of the electrode connection structure in FIG.
  • the plating connection is preferably plating with a metal or alloy having a melting point of 700 ° C. or higher, and particularly preferably Ni (nickel) or a Ni alloy.
  • a metal or alloy having a melting point of 700 ° C. or higher and particularly preferably Ni (nickel) or a Ni alloy.
  • Ni or Ni alloy it is possible to perform plating processing at 100 ° C or less, and it is possible to maintain high quality without damaging semiconductor chips, substrates, lead frames, etc. due to stress or heat during plating processing. It becomes.
  • the first connection surface 13 and the edge portion 15 on the second connection surface 14 are joined by ultrasonic vibration.
  • Ultrasonic bonding is used, for example, for bonding wire bonding, and by reducing the distance between molecules while removing unnecessary films (for example, oxide films) on the surface of the bonding surface by ultrasonic vibration. Bonding at the molecular level. Ultrasonic bonding has extremely difficulty in bonding between surfaces, but can be satisfactorily bonded to a planar electrode in the edge portion 15 as in wire bonding or the present invention.
  • FIG. 10 is a diagram showing a state in which the above electrode connection structure is formed using ultrasonic bonding.
  • FIG. 10A is a diagram in which the first connection surface 13 and the second connection surface 14 are bonded by ultrasonic bonding, and the third connection surface 18 and the fourth connection surface 19 are bonded.
  • 10 (B) is a diagram when the plating process is performed in the state of FIG. 10 (A). That is, in FIG. 10A, the semiconductor chip 12 and the lead 11 are temporarily fixed by ultrasonic bonding, and the plating process shown in FIG. By temporarily fixing by ultrasonic bonding, the subsequent plating process can be stably performed with high accuracy.
  • ultrasonic vibration can be applied in the longitudinal direction and width direction of the lead 11, but in the longitudinal direction, that is, in the direction in which the edge extends on the line in FIG.
  • an object that hinders bonding such as an oxide on the surface of the bonded surface
  • the edge portions 15a and 15b may be deformed before the oxide film is destroyed, and the bonding property may be deteriorated.
  • ultrasonic vibration is applied at a frequency of 15 kHz to 150 kHz. By doing so, it is possible to efficiently propagate energy while destroying the oxide film before the edge portions 15a and 15b are deformed.
  • the temperature for ultrasonic bonding can be room temperature, but it is desirable to heat it to about 180 ° C. or less where oxidation does not easily occur. Furthermore, in order to suppress oxidation, it is effective to keep the atmosphere of the joint portion inert with nitrogen gas or the like.
  • the ultrasonic vibrations are adjusted so that the buckling width d of the edge portions 15a and 15b is about 1 ⁇ m to 50 ⁇ m. It is desirable that the application time, the magnitude of pressurization, and the energy are adjusted. Further, the tip portions of the edge portions 15a and 15b have an angle ⁇ of the tip portion (for example, from the most distal portion of the edge portions 15a and 15b to a position of about 50 ⁇ m) in order to facilitate deformation joining by ultrasonic vibration. 1 may be an acute angle of ⁇ 1 ⁇ 90 degrees.
  • the lead 11 and the semiconductor chip 12 are temporarily fixed by the above ultrasonic bonding, and an electrode connection structure as shown in FIG. 10B is formed by performing plating in this state.
  • the positioning of the plating bonding can be easily performed, and the edge tip The void residue after plating in the non-contact region of the part can be reduced.
  • it is not necessary to use an auxiliary jig when positioning the plating joint it is possible to realize a simple and low-cost manufacturing method by omitting the process of attaching and removing the jig.
  • the angle formed by the first connection surface 13 and the second connection surface 14 and the angle ⁇ 2 formed by the third connection surface 18 and the fourth connection surface 19 (see, for example, FIG. 10). Is preferably 3 to 15 degrees. That is, for example, when used as a power device, since a large amount of current is passed, it is necessary to improve thermal conductivity. Therefore, it is necessary to increase the width of the electrode to some extent, but if the angle formed by each connection surface is larger than 15 degrees, it is necessary to perform a plating process for a long time in order to form a large width of the electrode, In some cases, the production efficiency may deteriorate. By making the angle formed by each connection surface to about 3 to 15 degrees, it becomes possible to increase the width of the electrode with a small amount of plating metal, and it becomes possible to greatly reduce the plating time and increase the production efficiency. .
  • the electrode connection structure using ultrasonic bonding and the method for forming the electrode connection structure in the present embodiment can be applied to the technology according to each of the embodiments.
  • FIG. 11 is a diagram showing the cross-sectional shape and appearance of the lead frame used in this example.
  • FIG. 12 shows the result of connecting the lead frame of FIG. 11 and the electrodes of the semiconductor chip 12 by Ni plating.
  • 12A is an appearance photograph when the lead frame and the semiconductor chip are joined
  • FIG. 12B is a joint cross-sectional photograph when the lead frame and the semiconductor chip are joined
  • FIG. 12C is FIG. It is the photograph which expanded a part of joining sectional drawing of B).
  • the lead 11 and the electrode of the semiconductor chip 12 are connected by Ni plating without causing a defect such as a void.
  • the plating from the edge portion 15 of the lead 11 to the outer portion 16 of the lead 11 is sufficiently filled with Ni plating, and an extremely high quality and high thermal conductivity plating connection can be realized.
  • the electrode connection structure according to the present invention enables extremely high-quality plating connection.
  • the interposer and the semiconductor chip can be directly joined, and high heat resistance, high thermal conductivity, and low inductance can be realized.
  • heat treatment is not required, the effects of residual stress and oxidation during the process can be suppressed, and high reliability can be realized by improving the mechanical strength by plating mounting.
  • high productivity can be realized because processes such as die bonding and wire bonding can be performed collectively in the plating process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】複数の長尺状のリードが並列して配設された当該リードの長手方向側面と電極とをめっき処理により高品質に接続する電極接続構造等を提供する。 【解決手段】半導体チップ１２の電極及び／又は基板電極とリードフレーム１０のリード１１とをめっき接続する電極接続構造において、前記リードフレーム１０における複数の長尺状のリード１１が並列して配設されており、各リード１１の長手方向側面と前記半導体チップ１２電極及び／又は前記基板電極とがめっき接続され、前記リード１１に接続される前記半導体チップ１２電極及び／又は前記基板電極の第１接続面１３と、当該第１接続面１３に接続される前記リード１１の長手方向側面における第２接続面１４と、の接続部分において、前記第１接続面１３と接触する前記第２接続面１４のエッジ部１５から当該第２接続面１４の外側部１６に向かって前記第１接続面１３と前記第２接続面１４との距離が連続的に増加しているものである。

Description

電極接続構造、リードフレーム及び電極接続構造の形成方法
　本発明は、電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造等に関する。
　電極をめっき接続する技術として、特許文献１ないし３に示す技術が開示されている。特許文献１に示す技術は、リード先端に、メッキ若しくは折曲げにより５～２００μｍ高さの同一材質あるいは電気導体の突起を設けた半導体電極とのメッキ接続用リード、および、前記リード先端の突起と半導体素子上の電極とを同位置に配置すると共に電気的に導通が得られるように接触、固定せしめて、メッキ浴中に浸漬するか、メッキ液噴霧中に置き、リードと半導体素子上の電極をメッキ金属により接続するものである
　特許文献２に示す技術は、半導体素子１と金属板２との間において、突起３を中心に放射状にメッキ４が成長する構成としたものである。
　特許文献３に示す技術は、電気的に接続される電気回路の複数の電極間の少なくとも一部を直接又は間接的に接触させ、当該接触部分の周辺にメッキ液が流通した状態で電極間をメッキして接続するものである。
特許第２８６８９４３号公報 特開２００７－３３５４７３号公報 国際公開第２０１５／０５３３５６号
　しかしながら、特許文献１に示す技術は、リードの先端部分に突起を設けてめっきにより電極と接続するものであり、複数の長尺状のリードが並列して配設されたリードの長手方向側面と電極とをめっき接続するような場合に適用できるものではない。
　また、特許文献２に示す技術は、半導体素子と金属板との間において、突起を中心にめっきを行う技術であるが、半導体素子と金属板とが対向しているめっき領域において、半導体素子と金属板とが平行になっている領域が広く、このような領域においてはめっき処理の速度にばらつきが生じ、ボイドが発生してしまう可能性がある。また、半導体素子と金属板とが平行ではない領域のみ（突起部分のみ）をめっき処理したとしても、めっきが不十分であると共に、熱伝導率などが悪く実用的な接続を行うことができない。
　さらに、特許文献３に示す技術は、銅ワイヤの側面部分と銅板とをめっき処理する技術が開示されているが、銅ワイヤ側面の円弧部分と銅板との接触部分の周辺のみがめっき処理されるものであり、ボイド等の発生は防止できるものの、熱伝導率などが低下してしまうという課題を有する。
　本発明は、複数の長尺状のリードが並列して配設された当該リードの長手方向側面と電極とをめっき処理により高品質に接続する電極接続構造等を提供する。
　本発明に係る電極接続構造は、電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加しているものである。
　このように本発明に係る電極接続構造においては、電子デバイス電極及び／又は基板電極と、複数の長尺状のリードが並列して配設されているリードフレームとを当該リードの長手方向側面でめっき接続する場合に、電子デバイス電極及び／又は基板電極の第１接続面と、当該第１接続面に接続されるリードの長手方向側面における第２接続面と、の接続部分において、第１接続面と接触する第２接続面のエッジ部分から当該第２接続面の外側部に向かって第１接続面と第２接続面との距離が連続的に増加しているため、電子デバイス電極及び／又は基板電極とリードの長手方向側面との間にめっき液を十分に流通させることができ、ボイド等を発生させることなく高品質なめっき接続を実現することができるという効果を奏する。
　また、第１接続面と接触する第２接続面のエッジ部分から当該第２接続面の外側部までの対向領域を広い範囲でめっき処理することができるため、熱伝導性に優れた接続を行うことができるという効果を奏する。
　本発明に係る電極接続構造は、前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって、前記リードが減肉加工されているものである。
　このように本発明に係る電極接続構造においては、第２接続面のエッジ部分から当該第２接続面の外側部に向かって、リードの長手方向側面が減肉加工されているため、電子デバイス電極及び／又は基板電極とリードの長手方向側面との間にめっき液を十分に流通させることができ、ボイド等を発生させることなく高品質なめっき接続を実現することができるという効果を奏する。
　本発明に係る電極接続構造は、前記第２接続面における長手方向中心部に前記エッジ部分が形成されているものである。
　このように本発明に係る電極接続構造においては、第２接続面における長手方向中心部にエッジ部分が形成されているため、エッジ部分から第２接続面の外側部に向かって広い領域に対してめっき液を十分に且つ均等に流通させることができ、高品質なめっき接続を実現することができるという効果を奏する。
　本発明に係る電極接続構造は、前記第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されているものである。
　このように本発明に係る電極接続構造においては、第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されているため、エッジ部分を中心として周囲にめっき液が十分に流通した状態でめっき処理を行うことができ、高品質なめっき接続を実現することができるという効果を奏する。また、凹溝状の空隙を形成することで長手方向に掛かる応力を分散することができ、リードの破損等を防止することができるという効果を奏する。
　本発明に係る電極接続構造は、前記第２接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されているものである。
　このように本発明に係る電極接続構造においては、第２接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されているため、短手方向に掛かる応力を分散することができ、リードの破損等をより確実に防止することができるという効果を奏する。
　本発明に係る電極接続構造は、前記第２接続面の裏面側の第３接続面と、当該第３接続面と接続する前記電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、前記第４接続面と接触する前記第３接続面のエッジ部分から当該第３接続面の外側部に向かって前記第４接続面と前記第３の接続面との距離が連続的に増加しているものである。
　このように本発明に係る電極接続構造においては、第２接続面の裏面側の第３接続面と、当該第３接続面と接続する電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、第４の接続面と接触する第３接続面のエッジ部分から当該第３接続面の外側部に向かって第４接続面と第３接続面との距離が連続的に増加しているため、電子デバイス電極及び／又は基板電極とリードフレームとを高品質なめっき接続で多層に形成することができるという効果を奏する。
　本発明に係る電極接続構造は、前記めっき接続が、融点が７００℃以上の金属又は合金によるめっきであり、好ましくはＮｉ又はＮｉ合金とするものである。
　このように本発明に係る電極接続構造においては、めっき接続が、融点が７００℃以上の金属又は合金によるめっきであり、好ましくはＮｉ又はＮｉ合金とするため、１００℃以下のめっき液中でめっき処理がなされ、接続時における応力や熱によるダメージを低減することができるという効果を奏する。また、高融点の金属又は合金でめっき処理が行われることで、高温の状態でも正確な動作を保証することができるという効果を奏する。
　本発明に係る電極接続構造は、前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度とするものである。
　このように本発明に係る電極接続構造においては、前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度とするため、少ないめっき時間で電極の幅を太く形成することが可能となり、製造効率を向上させることができるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、前記エッジ部がプレス加工又はエッチング加工により形成されるものである。
　このように本発明に係る電極接続構造の形成方法においては、エッジ部がプレス加工又はエッチング加工により形成されるため、簡素化された製造工程で効率よく高品質な電極接続構造を形成することができるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面にはエッジ部分を有しており、前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードとを超音波接合するものである。
　このように本発明に係る電極接続構造の形成方法においては、電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面にはエッジ部分を有しており、前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードとを超音波接合するため、エッジ部分を利用して高い接合性でリードと電極とを接合することが可能になるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われるものである。
　このように本発明に係る電極接続構造の形成方法においては、前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われるため、めっき接合の位置決めを容易に行うことができ、且つ、エッジ先端部の非接触領域におけるめっき後のボイド残りを低減することができるという効果を奏する。また、めっき接合の位置決めの際に補助用の治具を用いる必要がなくなるため、治具の装着及び取り外しの工程を省略して、簡単で低コストの製法を実現することができるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、前記リードのエッジ部分と前記電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度とするものである。
　このように本発明に係る電極接続構造の形成方法においては、リードのエッジ部分と電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度とするため、少ないめっき時間で電極の幅を太く形成することが可能となり、製造効率を向上させることができるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、前記エッジ部分の先端の座屈幅が１μｍ～５０μｍとするものである。
　このように本発明に係る電極接続構造の形成方法においては、前記エッジ部分の先端の座屈幅が１μｍ～５０μｍとするため、接合時にエッジの先端部分が座屈して、微小面での接合を実現しつつ、エッジ部分の先端で接合先の電極に損傷を加えてしまうことを防止することができるという効果を奏する。
　本発明に係る電極接続構造の形成方法は、前記超音波振動の周波数が１５ｋＨｚ～１５０ｋＨｚとするものである。
　このように本発明に係る電極接続構造の形成方法においては、前記超音波振動の周波数が１５ｋＨｚ～１５０ｋＨｚとするため、接合表面の不要な酸化膜等を確実に破壊しつつ、接合部分に効率よくエネルギーを伝搬することが可能になり、エネルギー効率を上げることができるという効果を奏する。
第１の実施形態に係る電極接続構造で用いるリードフレーム及び半導体チップの接続構造を示す図である。 第１の実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第１の拡大図である。 第１の実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第２の拡大図である。 第２の実施形態に係る電極接続構造におけるリードの形状を示す斜視図である。 第２の実施形態に係る電極接続構造におけるリードフレーム及び半導体チップの接続構造を示す図である。 図４に示すリード１１の形状を改良した場合の構成を示す図である。 図６に示すリードの変形例を示す図である。 第３の実施形態に係る電極接続構造を示す正面図である。 図８に示す電極接続構造の応用例を示す図である。 第４の実施形態に係る電極接続構造の形成方法を示す図である。 実施例において使用したリードフレームの断面形状及び外観を示す図である。 リードフレームと半導体チップの電極とをＮｉめっきで接続した結果を示す図である。
　以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。なお、以下の各実施形態においては、電子デバイスの一例として半導体チップを用いた場合の電極接続構造及び電極接続構造の形成方法について説明するが、電子デバイスとしては、半導体チップ以外にも、例えばセンサ、ＭＥＭＳ、ＬＥＤ、電池類等の電極接続構造にも適用することが可能である。
　　（本発明の第１の実施形態）
　本実施形態に係る電極接続構造について、図１ないし図３を用いて説明する。図１は、本実施形態に係る電極接続構造で用いるリードフレーム及び半導体チップの接続構造を示す図である。図１（Ａ）は、半導体チップとリードフレームとを接続した場合の下面図、図１（Ｂ）は、半導体チップとリードフレームとを接続した場合の側断面図である。図１に示すように、本実施形態に係る電極接続構造は、複数の長尺状のリード１１が梯子状に並列して配設されたリードフレーム１０における各リード１１の長手方向側面と半導体チップ１２の電極とをめっき接続する。リードフレーム１０と直接接触して接続される半導体チップ１２の電極面を第１接続面１３とし、この第１接続面１３に接触するリード１１の長手方向側面を第２接続面１４とする。第１接続面１３と第２接続面１４との間をめっき処理して接合することで、半導体チップ１２とリードフレーム１０とを電気的に接続する。
　図２は、本実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第１の拡大図である。第１接続面１３と第２接続面１４とが面と面で密着した状態でめっき処理を行った場合、第１接続面１３と第２接続面１４との間にめっき液が十分に流通せずにボイド等の欠損が形成されてしまう場合があり品質の低下につながってしまう。そのため、本実施形態においては、第１接続面１３と第２接続面１４との間にめっき液を十分に流通させるために、第２接続面１４上にエッジ部１５を有し、このエッジ部１５が第１接続面１３と接触した状態で当該エッジ部１５から第２接続面１４の外側部１６（第２接続面の端部）に向かってそれぞれの面（第１接続面１３と第２接続面１４）の距離が連続的に増加するように空隙１７を形成する。この空隙１７が形成されることで、第１接続面１３と第２接続面１４との間にめっき液を十分に流通させることができると共に、空隙１７におけるエッジ部１５の周囲から徐々にめっきで埋められ、空隙１７の広い範囲をめっきで充填することが可能となる。
　なお、図２（Ａ）の場合はリード１１の断面が長方形であり、図２（Ｂ）の場合はリード１１の断面が平行四辺形となっているが、これ以外にもリード１１の断面形状が正方向、菱形、台形、その他多角形等であってもよい。製造上は作業の手間を低減するために、図２（Ａ）に示すような長方形又は正方形であることが好ましい。また、図２に示すようにエッジ部１５が第２接続面１４の端部の一部に形成されている場合は、当該エッジ部１５が形成されている箇所を除いた外側部１６に向かってそれぞれの面の距離が連続的に増加するように空隙１７が形成されるものである。
　図３は、本実施形態に係る電極接続構造における第１接続面と第２接続面とがめっき処理される場合の第２の拡大図である。図３（Ａ）は、第２接続面１４の一端側の外側部１６ａにエッジ部１５を有し、他端側の外側部１６ｂに向かってリード１１を減肉加工することで、第１接続面１３と第２接続面１４との距離がエッジ部１５から外側部１６ｂに向かって連続的に増加するように空隙１７が形成されている。この減肉加工は、例えばプレス加工のほか、エッチング加工や切削加工により行うことができる。
　また、図３（Ｂ）は、第２接続面１４上の長手方向中心にエッジ部１５を有し、両端の外側部１６ａ，１６ｂに向かってリード１１を減肉加工することで、第１接続面１３と第２接続面１４との距離がエッジ部１５から外側部１６ａ，１６ｂに向かって連続的に増加するように空隙１７が形成されている。この減肉加工は、例えばプレス加工のほか、エッチング加工や切削加工により行うことができる。
　図３（Ａ）、（Ｂ）に示すように、エッジ部１５からリード１１の外側部１６に向かってリード１１の第２接続面１４を減肉加工することで、空隙１７を形成することができ、この空隙１７にめっき液が十分に流通することで第１接続面１３と第２接続面１４とをボイド等の欠損を発生することなくめっき接続することができると共に、第１接続面１３と第２接続面１４とが対向している領域を広くめっきで充填することが可能となる。
　なお、上記においてはリードフレーム１０と半導体チップ１１の電極との接続構造について説明したが、リードフレーム１０と基板電極との接続においても同様の電極接続構造の技術を適用することが可能である。また、エッジ部１５からリード１１の外側部１６に向かって連続的に増加させる第１接続面１３と第２接続面１４との距離は、めっき処理の進行速度に応じて任意に設定することができ、空隙１７がエッジ部１５から次第にめっきで充填されるような距離（＝エッジ角度）に設定されるものである。
　このように、図２および図３に示すような本実施形態に係る電極接続構造においては、リード１１の長手方向側面にエッジ部１５を有し、このエッジ部１５からリード１１の外側部１６に向かって、第１接続面１３と第２接続面１４との距離が連続的に増加するように空隙１７を形成することで、第１接続面１３と第２接続面１４との間にめっき液を十分に流通することができ、ボイド等の欠損を生じることなく高品質なめっき接続を行うことができると共に、第１接続面１３と第２接続面１４とが対向している領域を広くめっきで充填することが可能となる。
　また、第１接続面１３と第２接続面１４とが対向している領域が広くめっきで充填されることで、熱伝導率を高めることができる。
　　（本発明の第２の実施形態）
　本実施形態に係る電極接続構造について、図４ないし図７を用いて説明する。本実施形態に係る電極接続構造は、リード１１の長手方向側面の第２接続面１４の短手方向に複数のエッジ部１５が所定の間隔を空けて形成されているものである。なお、本実施形態において前記第１の実施形態と重複する説明は省略する。
　図４は、本実施形態に係る電極接続構造におけるリードの形状を示す斜視図、図５は、本実施形態に係る電極接続構造におけるリードフレーム及び半導体チップの接続構造を示す図である。図４に示すように、リード１１の第２接続面１４には短手方向に幅狭のエッジ部１５が複数形成されており、各エッジ部１５の間には第２接続面の短手方向に貫通する凹溝状の空隙１７が形成されている。
　そして、図５に示すように、リード１１のエッジ部１５が半導体チップ１２（又は基板電極でもよい）に接触した状態でめっき処理がなされる。図５（Ａ）はリードフレームと半導体チップの接続構造を示す側面図、図５（Ｂ）はリードフレームと半導体チップの接続構造を示す正面図、図５（Ｃ）はリードフレームと半導体チップの接続構造を示す下面図である。リード１１には図４に示すようにエッジ部１５間に凹溝状の空隙１７が形成されているため、エッジ部１５の周囲はめっき液が十分に流通しており、上記第１の実施形態の場合と同様にエッジ部１５を中心として高品質なめっき処理を行うことが可能となる。また、エッジ部１５間に複数の空隙１７が形成されることで長手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
　図４に示すリード１１の形状をさらに改良したものを図６に示す。図６（Ａ）は、図４に示すリード１１の形状において長手方向に不連続な凹溝状の空隙１７ａをさらに形成したものであり、図６（Ｂ）は、リード１１の短手方向に形成されたエッジ部１５を山形状に形成したものである。図６（Ａ）に示すように、エッジ部１５の一部に切り込みを入れて長手方向に不連続な凹溝状の空隙１７ａが形成されることで、短手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
　なお、上記第１の実施形態における図３（Ｂ）に示したリード１１の場合は、エッジ部１５の部分に長手方向に連続する凹溝状の空隙を形成することで、図６の場合と同様に短手方向に掛かる応力を分散してリード１１の破損等を防止することができる。
　図６（Ｂ）は、図６（Ａ）のエッジ部１５をリード１１の長手方向から見て山形状となるように加工している。このように加工することで、上記のようにリード１１に掛かる応力を分散してリード１１の破損等を防止することができると共に、めっき液をより効果的に流通させて極めて高品質なめっき処理を行うことが可能となる。なお、図６（Ｂ）において、長手方向に不連続な空隙１７ａを形成しないようにしてもよい。
　図７は、図６に示したリードの変形例である。図７の場合は、図６の場合よりもさらに幅狭のエッジ部１５が短手方向に複数形成されている。また、短手方向に貫通する凹溝状の空隙１７もＲ形状ではなく鋭角な凹溝状となっている（図７（Ａ））。このようなリード１１の形状においても、図６（Ａ）の場合と同様にエッジ部１５の一部に切り込みを入れて長手方向に連続な凹溝状の空隙１７ａを形成することで、短手方向に掛かる応力を分散してリード１１の破損等を防止することができる（図７（Ｂ））。さらに、図６（Ｂ）の場合と同様にエッジ部１５をリード１１の長手方向から見て山形状となるように加工することで、めっき液をより効果的に流通させて極めて高品質なめっき処理を行うことが可能となる。
　　（本発明の第３の実施形態）
　本実施形態に係る電極接続構造について、図８及び図９を用いて説明する。本実施形態に係る電極接続構造は、リード１１の長手方向側面の第２接続面の裏面側の第３接続面と、当該第３接続面と接続する半導体チップ１２の電極面（又は基板電極面でもよい）である第４接続面と、の接続部分において、第４接続面と接触する第３接続面のエッジ部分から当該第３接続面の外側部に向かって第４接続面と第３接続面との距離が連続的に増加しているものである。なお、本実施形態において前記各実施形態と重複する説明は省略する。
　図８は、本実施形態に係る電極接続構造を示す正面図である。図８に示すように、リード１１の上面側である第２接続面１４にエッジ部１５ａを有し、下面側である第３接続面１８にエッジ部１５ｂを有している。第１接続面１３と第２接続面１４との間のめっき処理については、上記各実施形態において説明通り高品質なめっき接続が可能となっている。同様に、第３接続面１８と、当該第３接続面１８に接続される半導体チップ１２の電極面（又は基板電極面）である第４接続面１９との接続においても、高品質なめっき接続が可能となっている。
　すなわち、第４接続面１９に第３接続面１８のエッジ部１５ｂが接触した状態で、当該エッジ部１５ｂから当該第３接続面１８の外側部１６に向かって第４接続面１９と第３接続面１８との距離が連続的に増加して空隙１７が形成されているため、この空隙１７にめっき液を十分に流通させてボイド等の欠損をなくした高品質なめっき接続が可能となっている。
　このように、リード１１の長手方向側面における表裏両面において半導体チップ１２と上記のようなめっき接続を行うことで、半導体チップ１２を多層に積層することが可能となり、高品質なめっき接続を実現すると共に、半導体チップ１２の積層工程を簡素化して作業効率を格段に向上させることが可能となる。
　なお、図９に示すように、本実施形態に係る電極接続構造においては、上記各実施形態において説明したリード１１を用いることが可能である。例えば、図９（Ａ）は、図３における電極接続構造を応用したものであり、図９（Ｂ）は、図６における電極接続構造を応用したものである。
　すなわち、リード１１の長手方向側面の表裏両面を加工することで、上記各実施形態における電極接続構造を用いて半導体チップ及び／基板を多層に積層することが可能となる。
　また、上記各実施形態において、めっき接続が、融点が７００℃以上の金属又は合金によるめっきであることが望ましく、特に、Ｎｉ（ニッケル）又はＮｉ合金であることが望ましい。そうすることで、例えば３００℃程度以上の高温下での使用であっても、接続部分がダメージを受けることなく、高品質を保つことができる。また、Ｎｉ又はＮｉ合金を用いることで、１００℃以下のめっき処理が可能となり、めっき処理における応力や熱による半導体チップ、基板、リードフレーム等へのダメージをなくして、高品質を保つことが可能となる。
　　（本発明の第４の実施形態）
　本実施形態に係る電極接続構造の形成方法について、図１０を用いて説明する。本実施形態に係る電極接続構造の形成方法は、第１接続面１３と第２接続面１４上のエッジ部１５とを超音波振動により接合するものである。超音波接合は、例えばワイヤボンディングの接合等に利用されているものであり、超音波振動により接合面表面の不要な膜（例えば、酸化膜等）を除去しながら分子間の距離を縮めることで、分子レベルで接合するものである。超音波接合は、面同士での接合では極めて困難性を有するが、ワイヤボンディングや本発明のようなエッジ部１５においては、平面電極に対して良好に接合することが可能である。
　図１０は、超音波接合を利用して上記の電極接続構造を形成する様子を示す図である。図１０（Ａ）は、超音波接合により第１接続面１３と第２接続面１４とを接合すると共に、第３接続面１８と第４接続面１９とを接合している図であり、図１０（Ｂ）は、図１０（Ａ）の状態でめっき処理を行った場合の図である。すなわち、図１０（Ａ）で半導体チップ１２とリード１１とを超音波接合により仮止めし、その状態で図１０（Ｂ）に示すめっき処理を行う。超音波接合により仮止めすることで、その後のめっき処理を安定して高精度に行うことが可能となる。
　図１０（Ａ）において、超音波の振動はリード１１の長手方向や幅方向に加えることができるが、長手方向、すなわち図１０（Ａ）においてはエッジが線上に伸びる方向に振動を加えることで、被接合面の表面の酸化物など接合を阻害するものを破壊する効率が良くなると共に、エッジ部１５全体が被接合面全体に接触するように変形することが容易になり、第１接続面１３や第４接続面１９の電極の損傷を軽減することが可能となる。超音波の周波数について、印加する超音波振動の周波数が低いと、酸化膜を破壊する以前にエッジ部１５ａ，１５ｂが変形してしまい、接合性が劣ってしまう場合があり、印加する超音波振動の周波数が高いと、伝搬中のエネルギーの減衰が大きく、接合に寄与するエネルギー効率が低下してしまう場合がある。そこで、本実施形態においては、１５ｋＨｚ～１５０ｋＨｚの周波数で超音波振動を印加する。そうすることで、エッジ部１５ａ，１５ｂが変形する前に酸化膜を破壊しつつ、エネルギーを効率よく伝搬することが可能となる。
　また、超音波接合を行う場合の温度は、常温でも可能であるが、酸化が起こりにくい１８０℃程度以下に加熱することが望ましい。さらに、酸化を抑制するために、窒素ガスなどにより接合部分の雰囲気を不活性に保つことが有効である。
　さらにまた、上述したように、超音波接合は、面同士での接合は困難性を有することから、エッジ部１５ａ，１５ｂの座屈幅ｄが１μｍ～５０μｍ程度となるように、超音波振動の印加時間、加圧の大きさ及びエネルギーが調整されていることが望ましい。また、エッジ部１５ａ，１５ｂの先端部分は、超音波振動による変形接合を容易にするために、その先端部（例えば、エッジ部１５ａ，１５ｂの最先端部から５０μｍ程度の位置まで）の角度θ１をθ１＜９０度の鋭角にしてもよい。
　上記の超音波接合によりリード１１と半導体チップ１２とが仮止めされ、この状態でめっき処理を行うことで、図１０（Ｂ）に示すような電極接続構造が形成される。
　このように、超音波接合によりリード１１と半導体チップ１２の電極（又は基板電極）との一部又は全部を仮止めすることにより、めっき接合の位置決めを容易に行うことができ、且つ、エッジ先端部の非接触領域におけるめっき後のボイド残りを低減することができる。また、めっき接合の位置決めの際に補助用の治具を用いる必要がなくなるため、治具の装着及び取り外しの工程を省略して、簡単で低コストの製法を実現することができる。
　なお、上記各実施形態において、第１接続面１３と第２接続面１４とがなす角度、及び第３接続面１８と第４接続面１９とがなす角度θ２（例えば、図１０を参照）は、３度～１５度であることが望ましい。すなわち、例えばパワーデバイスとして利用する場合には、多くの電流を通電するため、熱伝導性を向上させる必要がある。そのために電極の幅をある程度大きくする必要があるが、仮に各接続面のなす角度が１５度より大きくなると、電極の幅を大きく形成するためにめっき処理を長時間に亘って行う必要があり、製造効率が悪くなてしまう場合もある。各接続面のなす角度を３度～１５度程度にすることで、少ないめっき金属で電極の幅を大きくすることが可能となり、めっき時間を大幅に短縮して製造効率を上げることが可能になる。
　また、本実施形態における超音波接合を用いた電極接続構造及び電極接続構造の形成方法は、前記各実施形態に係る技術において適用することが可能である。
　本発明に係る電極接続構造について、以下の実験を行った。図１１は、本実施例において使用したリードフレームの断面形状及び外観を示す図である。図１１に示すように、本実施例においては、リード１１の長手方向側面の接続面（＝第２接続面１４）を面取りして山形に形成し、裏面側（＝第３接続面１８）は平坦にしている。
　図１１のリードフレームと半導体チップ１２の電極とをＮｉめっきで接続した結果を図１２に示す。図１２（Ａ）はリードフレームと半導体チップとを接合した際の外観写真、図１２（Ｂ）はリードフレームと半導体チップとを接合した際の接合断面写真、図１２（Ｃ）は図１２（Ｂ）の接合断面図の一部を拡大した写真である。図１２に示す写真から明らかなように、リード１１と半導体チップ１２の電極とがボイド等の欠損を生じることなくＮｉめっきで接続されていることを確認することができる。また、リード１１のエッジ部１５からリード１１の外側部１６までＮｉめっきで十分に充填されており、極めて高品質で且つ熱伝導率の高いめっき接続が実現できることを確認することができる。
　以上のように、本発明に係る電極接続構造により、極めて高品質なめっき接続が可能であることが明らかとなった。このような高品質なめっきを可能とすることで、インターポーザと半導体チップとをダイレクトに接合することができ、高耐熱、高熱伝導化、低インダクタンス化を実現することができる。また、熱処理を不要とするため、プロセス中の残留応力、酸化の影響を抑えることができ、めっき実装による機械的強度が向上することで高信頼性を実現することができる。さらに、ダイボンディングやワイヤボンディング等の工程をめっき工程で一括して行うことができるため高生産性を実現することができる。
　　１０　リードフレーム
　　１１　リード
　　１２　半導体チップ
　　１３　第１接続面
　　１４　第２接続面
　　１５（１５ａ，１５ｂ）　エッジ部
　　１６（１６ａ，１６ｂ）　外側部
　　１７（１７ａ）　空隙
　　１８　第３接続面
　　１９　第４接続面

Claims (23)

  1. 　電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    　前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    　前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第１接続面と接触する前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって前記第１接続面と前記第２接続面との距離が連続的に増加していることを特徴とする電極接続構造。
  2. 　請求項１に記載の電極接続構造において、
    　前記第２接続面のエッジ部分から当該第２接続面の外側部に向かって、前記リードが減肉加工されていることを特徴とする電極接続構造。
  3. 　請求項２に記載の電極接続構造において、
    　前記第２接続面における長手方向中心部に前記エッジ部分が形成されていることを特徴とする電極接続構造。
  4. 　請求項１ないし３のいずれかに記載の電極接続構造において、
    　前記第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とする電極接続構造。
  5. 　請求項１ないし４のいずれかに記載の電極接続構造において、
    　前記第２接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されていることを特徴とする電極接続構造。
  6. 　請求項１ないし５のいずれかに記載の電極接続構造において、
    　前記第２接続面の裏面側の第３接続面と、当該第３接続面と接続する前記電子デバイス電極及び／又は前記基板電極の第４接続面と、の接続部分において、前記第４接続面と接触する前記第３接続面のエッジ部分から当該第３接続面の外側部に向かって前記第４接続面と前記第３接続面との距離が連続的に増加していることを特徴とする電極接続構造。
  7. 　電子デバイス電極及び／又は基板電極とリードフレームのリードとをめっき接続する電極接続構造において、
    　前記リードフレームにおける複数の長尺状のリードが並列して配設されており、各リードの長手方向側面と前記電子デバイス電極及び／又は前記基板電極とがめっき接続され、
    　前記リードに接続される前記電子デバイス電極及び／又は前記基板電極の第１接続面と、当該第１接続面に接続される前記リードの長手方向側面における第２接続面と、の接続部分において、前記第２接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記第２接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とする電極接続構造。
  8. 　請求項１ないし７のいずれかに記載の電極接続構造において、
    　前記めっき接続が、融点が７００℃以上の金属又は合金によるめっきであることを特徴とする電極接続構造。
  9. 　請求項８に記載の電極接続構造において、
    　前記金属又は前記合金が、Ｎｉ又はＮｉ合金であることを特徴とする電極接続構造。
  10. 　請求項１ないし９のいずれかに記載の電極接続構造において、
    　前記リードのエッジ部分における、前記電子デバイス電極及び／又は基板電極と前記リードの長手方向側面とのなす角度が３度～１５度であることを特徴とする電極接続構造。
  11. 　請求項３に記載の電極接続構造の形成方法であって、
    　前記エッジ部がプレス加工又はエッチング加工により形成されることを特徴とする電極接続構造の形成方法。
  12. 　電子デバイス電極及び／又は基板電極とめっき接続するリードフレームにおいて、
    　前記複数の長尺状のリードが並列して配設されており、
    　前記電子デバイス電極及び／又は前記基板電極に接合される前記リードの長手方向側面に前記電子デバイス電極及び／又は前記基板電極と接触するエッジ部を有することを特徴とするリードフレーム。
  13. 　請求項１２に記載のリードフレームにおいて、
    　前記エッジ部分から当該エッジ部を有する接続面の外側部に向かって、前記リードが減肉加工されていることを特徴とするリードフレーム。
  14. 　請求項１３に記載のリードフレームにおいて、
    　前記接続面における長手方向中心部に前記エッジ部分が形成されていることを特徴とするリードフレーム。
  15. 　請求項１２ないし１４のいずれかに記載のリードフレームにおいて、
    　前記接続面における短手方向に複数の前記エッジ部が所定の間隔を空けて形成されており、当該エッジ部の間に前記接続面の短手方向に貫通する凹溝状の空隙が形成されていることを特徴とするリードフレーム。
  16. 　請求項１２ないし１５のいずれかに記載のリードフレームにおいて、
    　前記接続面における長手方向に連続又は不連続の凹溝状の空隙が形成されていることを特徴とするリードフレーム。
  17. 　請求項１２ないし１６のいずれかに記載のリードフレームにおいて、
    　前記エッジ部が形成されている接続面の裏面側の前記リードの長手方向側面に他のエッジ部が形成されていることを特徴とするリードフレーム。
  18. 　請求項１２ないし１７のいずれかに記載のリードフレームにおいて、
    　前記リードのエッジ部分が、接合される前記電子デバイス電極及び／又は前記基板電極の面に対して３度～１５度の角度で形成されていることを特徴とするリードフレーム。
  19. 　電子デバイス電極及び／又は基板電極とリードフレームのリードとを接続する電極接続構造の形成方法であって、
    　前記リードフレームは複数の長尺状のリードが並列して配設されると共に、当該リードの長手方向側面にはエッジ部分を有しており、
    　前記電子デバイス電極及び／又は基板電極と前記リードのエッジ部分とを接触させた状態で超音波振動を付加して前記エッジ部分の先端を座屈させ、前記電子デバイス電極及び／又は基板電極と前記リードとを超音波接合する電極接続構造の形成方法。
  20. 　請求項１９に記載の電極接続構造の形成方法において、
    　前記電子デバイス電極及び／又は基板電極とリードフレームのリードとが前記超音波接合で仮止めされた状態でめっき接合処理が行われることを特徴とする電極接続構造の形成方法。
  21. 　請求項１９又は２０に記載の電極接続構造の形成方法において、
    　前記リードのエッジ部分と前記電子デバイス電極及び／又は基板電極とのなす角度が３度～１５度であることを特徴とする電極接続構造の形成方法。
  22. 　請求項１９ないし２１のいずれかに記載の電極接続構造の形成方法において、
    　前記エッジ部分の先端の座屈幅が１μｍ～５０μｍであることを特徴とする電極接続構造の形成方法。
  23. 　請求項１９ないし２２のいずれかに記載の電極接続構造の形成方法において、
    　前記超音波振動の周波数が１５ｋＨｚ～１５０ｋＨｚであることを特徴とする電極接続構造の形成方法。
PCT/JP2017/008970 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法 WO2017154893A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018504503A JP7046368B2 (ja) 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法
DE112017001206.6T DE112017001206B4 (de) 2016-03-10 2017-03-07 Elektrodenverbindungsstruktur und Leiterrahmen
KR1020187028025A KR20180118718A (ko) 2016-03-10 2017-03-07 전극 접속 구조, 리드 프레임 및 전극 접속 구조의 형성 방법
US16/083,389 US10903146B2 (en) 2016-03-10 2017-03-07 Electrode connection structure, lead frame, and method for forming electrode connection structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016047040 2016-03-10
JP2016-047040 2016-03-10

Publications (1)

Publication Number Publication Date
WO2017154893A1 true WO2017154893A1 (ja) 2017-09-14

Family

ID=59789370

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/008970 WO2017154893A1 (ja) 2016-03-10 2017-03-07 電極接続構造、リードフレーム及び電極接続構造の形成方法

Country Status (5)

Country Link
US (1) US10903146B2 (ja)
JP (1) JP7046368B2 (ja)
KR (1) KR20180118718A (ja)
DE (1) DE112017001206B4 (ja)
WO (1) WO2017154893A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224262A (ja) * 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868943B2 (ja) 1991-11-29 1999-03-10 新日本製鐵株式会社 半導体素子電極とリードとの接続構造および実装方法
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US6075281A (en) * 1999-03-30 2000-06-13 Vanguard International Semiconductor Corporation Modified lead finger for wire bonding
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
JP3602453B2 (ja) 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4997837B2 (ja) 2006-06-12 2012-08-08 日産自動車株式会社 半導体素子の接合方法および半導体装置
WO2015053356A1 (ja) 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
WO2016199621A1 (ja) 2015-06-11 2016-12-15 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224262A (ja) * 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
JP2010118577A (ja) * 2008-11-14 2010-05-27 Sumitomo Electric Ind Ltd 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112017001206B4 (de) 2023-12-07
JP7046368B2 (ja) 2022-04-04
JPWO2017154893A1 (ja) 2019-01-10
US20190103341A1 (en) 2019-04-04
KR20180118718A (ko) 2018-10-31
US10903146B2 (en) 2021-01-26
DE112017001206T5 (de) 2018-12-27

Similar Documents

Publication Publication Date Title
US10879631B2 (en) Electric wire with terminal and method of manufacturing the same
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
KR20090009737A (ko) 반도체장치 및 그 제조방법
TW201251537A (en) Ceramic wiring substrate, multi-piece ceramic wiring substrate and method for manufacturing the same
JP2020047423A (ja) 電線の接合方法及び接合電線
WO2016031020A1 (ja) 半導体装置
JP2019013959A (ja) 超音波接合治具、接合構造及び接合方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
US20190036289A1 (en) Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP2014179435A (ja) 超音波接合装置、超音波接合方法及び半導体装置
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
KR101985056B1 (ko) 배선 기판 및 다수 개 연결 배선 기판
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
WO2017154893A1 (ja) 電極接続構造、リードフレーム及び電極接続構造の形成方法
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
JP2015225948A (ja) パワーモジュール用基板
JP2019008952A (ja) ターミナルプレートの製造方法
JP2017126411A (ja) 端子、端子付電線、及び端子付電線の製造方法
JP7537077B2 (ja) 電力用半導体モジュールの製造方法
JP4178083B2 (ja) 半導体装置及びその超音波ボンディング方法
CN217444374U (zh) 可改善热应力分布的半导体封装结构
JP2017157465A (ja) 端子、該端子を有するケーブル接合体
JP2011003631A (ja) 電力半導体装置
JP2020113683A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018504503

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20187028025

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17763233

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17763233

Country of ref document: EP

Kind code of ref document: A1