JP2011204968A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011204968A
JP2011204968A JP2010071846A JP2010071846A JP2011204968A JP 2011204968 A JP2011204968 A JP 2011204968A JP 2010071846 A JP2010071846 A JP 2010071846A JP 2010071846 A JP2010071846 A JP 2010071846A JP 2011204968 A JP2011204968 A JP 2011204968A
Authority
JP
Japan
Prior art keywords
metal
metal thin
lead frame
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010071846A
Other languages
English (en)
Inventor
Toshiyuki Kojima
俊之 小島
Masayoshi Koyama
雅義 小山
Yukihiro Ishimaru
幸宏 石丸
Tsukasa Shiraishi
司 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010071846A priority Critical patent/JP2011204968A/ja
Publication of JP2011204968A publication Critical patent/JP2011204968A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/3703—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H01L2224/41174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】接続部分の信頼性が高く、半導体素子への応力による負荷を低減することが可能な半導体装置を提供すること。
【解決手段】電極４が配置された半導体素子３と、半導体素子３が配置されるリードフレーム部分２ａを有するリードフレーム２と、半導体素子３の電極４と他のリードフレーム部分２ｂを電気的に接続する金属接続体７を備え、金属接続体７は、金属薄膜７０を２枚以上重ね合わせた構造であって、電極４との電気的接続部分６ａと、他のリードフレーム部分２ｂとの電気的接続部分６ｂにおいて、２枚以上の金属薄膜７０が互いに電気的に接続されており、２箇所の電気的接続部分６ａ、６ｂの間に、２枚以上の金属薄膜が互いに機械的に接続されていない部分を有する、半導体装置である。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、パワーデバイスにおいて大電流化、高効率化が要求されてきており、低抵抗で半導体素子とリードフレームを電気的に接続する必要がある。そのためワイヤーを用いて接続するワイヤーボンディング法にかわり、金属の板を用いて接続する方法が開発されてきている（例えば、特許文献１参照。）。
金属板を用いて接続するパワー半導体装置について、図１１を用いて説明する。図１１（ａ）は、従来のパワー半導体装置の斜視構成図である。図１１（ｂ）は、従来のパワー半導体装置の正面構成図である。図１１（ｃ）は、従来のパワー半導体装置の平面図である。
図１１（ａ）〜（ｃ）に示す従来の半導体装置には、基材１と、リードフレーム部分２ａとリードフレーム部分２ｂを有し、基材１上に配置されたリードフレーム２と、リードフレーム部分２ａ上に実装された半導体素子３が設けられている。半導体素子３とリードフレーム部分２ａは例えば、はんだ、導電性ペースト、絶縁性樹脂などで固定されている。基材１としては、エポキシ樹脂に無機フィラを含有したもの、アルミニウム板の表面をアルマイト処理し絶縁化したものなどが用いられる。
また、半導体素子３は上面に電極４を備え、電極４とリードフレーム部分２ｂは金属板５を介して電気的に接続される。この金属板５は、例えば、銅やアルミニウムから形成されている。金属板５と、電極４及びリードフレーム部分２ｂとは、それぞれ接続部６ａ、６ｂにおいて接続部材１５ａ、１５ｂにより電気的に接続されている。この接続部材１５ａ、１５ｂとしては、例えば、はんだや導電性ペーストが用いられる。
このように、金属板５を用いた場合、ワイヤーに比べ、断面積の大きい金属板５を用いて電流を流すため、抵抗を低くすることができる。尚、半導体素子３、や金属板５などは、一般的に保護や絶縁のために、エポキシ樹脂、あるいはシリコーン樹脂などからなるモールド樹脂により覆われている。
米国特許第６０４０６２６号明細書
このような半導体装置において、例えば低温環境下−６５℃と高温環境下１５０℃の状況を繰り返し往復させる温度サイクル試験を行うと、基材１と金属板５との熱膨張係数の差により接続部６ａ、６ｂに繰り返し応力が発生する。ワイヤーを用いた接続の場合、ワイヤー自体に剛性がないため接続部６ａ、６ｂに発生する応力は小さいため不良は発生し難い。
しかしながら、金属板５を用いた場合、金属板５は例えば幅１ｍｍ長さ３ｍｍ厚さ０．２ｍｍの銅からなる板を折り曲げ加工で成形したものであり、剛性があるため大きな応力が接続部６ａ、６ｂに発生する。そのため、接続部６ａ、６ｂの接続部材１５ａ、１５ｂによる接続が破壊され、接続不良が発生するという課題があった。また、例えば半導体素子１の材料が窒化ガリウム（ＧａＮ）の薄膜からなる場合、ＧａＮは脆弱なため、応力による負荷によって電極４下のＧａＮ層が破壊される問題が生じる場合もあった。
本発明は、従来の半導体装置の課題を考慮し、接続部分の信頼性が高く、半導体素子への応力による負荷を低減することが可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、第１の本発明は、
電極が配置された半導体素子と、
前記半導体素子が配置されるリードフレーム部分を有するリードフレームと、
前記半導体素子の前記電極と他のリードフレーム部分を電気的に接続する金属接続体を備え、
前記金属接続体は、金属薄膜を２枚以上重ね合わせた構造であって、
前記電極との電気的接続部分と、前記他のリードフレーム部分との電気的接続部分において、前記２枚以上の金属薄膜が互いに電気的に接続されており、
前記２箇所の電気的接続部分の間に、前記２枚以上の金属薄膜が互いに機械的に接続されていない部分を有する、半導体装置である。
又、第２の本発明は、
前記２枚以上の金属薄膜は、少なくとも１枚の前記金属薄膜の厚さが、他の前記金属薄膜の厚さよりも大きい、第１の本発明の半導体装置である。
又、第３の本発明は、
前記半導体素子の前記電極と前記金属接続体との電気的接続は、はんだまたは導電性ペーストを介して行われており、
前記金属接続体と前記他のリードフレーム部分との電気的接続は、はんだまたは導電性ペーストを介して行われている、第１の本発明の半導体装置である。
又、第４の本発明は、
前記電気的接続部分における前記２枚以上の金属薄膜は、はんだまたは導電性ペーストによって、電気的に互いに接続されている、第１の本発明の半導体装置である。
又、第５の本発明は、
前記金属薄膜の厚さは、１００μｍ以下である、第１の本発明の半導体装置である。
又、第６の本発明は、
前記金属接続体は、厚さ２０μｍ以下の前記金属薄膜を５枚以上重ね合わせて形成されている、第１の本発明の半導体装置である。
又、第７の本発明は、
他の前記金属薄膜の厚さよりも大きい、前記金属薄膜の厚さが、５０μｍより大きく１００μｍ以下であり、
前記他の金属薄膜は、厚さが５０μｍ以下である、第２の本発明の半導体装置である。
又、第８の本発明は、
前記２箇所の電気的接続部分とは、前記金属接続体の両端部分であり、
前記金属接続体は、前記２枚以上の金属薄膜の各両端面がずれるよう重ね合わされて形成されている、第１又は４の本発明の半導体装置である。
又、第９の本発明は、
少なくとも２枚以上の金属薄膜を重ね合わせる重ね合わせ工程と、前記２枚以上の金属薄膜を、２箇所で互いに電気的に接続し、前記２箇所の間に機械的に接続されていない部分を形成する金属薄膜接続工程を有する金属接続体作製工程と、
半導体素子の電極と、前記半導体素子が配置されるリードフレーム部分以外の他のリードフレーム部分とを電気的に接続するために、前記電極と前記他のリードフレーム部分に前記金属接続体を取り付ける取り付け工程とを備えた、半導体装置の製造方法である。
又、第１０の本発明は、
前記金属薄膜接続工程は、はんだディップ法を用いて、前記２枚以上の金属薄膜を、前記２箇所において互いに電気的に接続する工程である、第９の本発明の半導体装置の製造方法である。
又、第１１の本発明は、
前記金属薄膜接続工程は、超音波接合法を用いて、前記２枚以上の金属薄膜を、前記２箇所において互いに電気的に接続する工程である、第９の本発明の半導体装置の製造方法である。
又、第１２の本発明は、
前記取り付け工程は、
前記半導体素子の前記電極及び前記他のリードフレーム部分にはんだを配置するはんだ配置工程と、
前記半導体素子の前記電極の前記はんだが配置された部分と、前記他のリードフレーム部分の前記はんだが配置された部分に、前記金属接続体の前記２箇所をそれぞれ位置合わせする位置合わせ工程と、
前記はんだを加熱溶融し、前記金属接続体を前記半導体素子の前記電極及び前記他のリードフレーム部分に取り付ける溶融工程とを有する、第９の本発明の半導体装置の製造方法である。
又、第１３の本発明は、
前記取り付け工程は、
前記半導体素子の前記電極及び前記他のリードフレーム部分に導電性ペーストを配置する導電性ペースト配置工程と、
前記半導体素子の前記電極の前記導電性ペーストが配置された部分と、前記他のリードフレームの前記導電性ペーストが配置された部分に、前記金属接続体の前記２箇所をそれぞれ位置合わせする位置合わせ工程と、
前記導電性ペーストを加熱硬化し、前記金属接続体を前記半導体素子の前記電極及び前記他のリードフレーム部分に取り付ける溶融工程とを有する、第９の本発明の半導体装置の製造方法である。
本発明によれば、接続部分の信頼性が高く、半導体素子への応力による負荷を低減することが可能な半導体装置及び半導体装置の製造方法を提供することが出来る。
（ａ）本発明にかかる実施の形態１における半導体装置の正面構成図、（ｂ）本発明の実施の形態における半導体装置の平面図 （ａ）本発明にかかる実施の形態１における金属接続体の正面構成図、（ｂ）図２（ａ）のα部拡大図 （ａ）〜（ｄ）本発明にかかる実施の形態１における半導体装置の製造方法を説明する正面構成図 （ａ）本発明にかかる実施の形態１における金属接続体の正面構成図、（ｂ）本発明にかかる実施の形態１における金属接続体を実装する工程を説明するための正面構成図、（ｃ）本発明にかかる実施の形態２における金属接続体の正面構成図、（ｄ）本発明にかかる実施の形態２における金属接続体を実装する工程を説明するための正面構成図 （ａ）、（ｂ）本発明にかかる実施の形態２の変形例における金属接続体の正面構成図 （ａ）本発明にかかる実施の形態３における金属接続体の正面構成図、（ｂ）図６（ａ）のα、β部及びβ部拡大図、（ｃ）本発明にかかる実施の形態１における金属接続体の端部近傍を示す拡大図 本発明にかかる実施の形態２の変形例における金属接続体の正面構成図 本発明にかかる実施の形態１の変形例における金属接続体の正面構成図 本発明にかかる実施の形態１の変形例における金属接続体の正面構成図 本発明にかかる実施の形態１の変形例における金属接続体の正面構成図 （ａ）従来のパワー半導体装置を説明する斜視構成図、（ｂ）従来のパワー半導体装置を説明する正面構成図、（ｃ）従来のパワー半導体装置を説明する平面構成図
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施の形態１）
以下、本発明にかかる実施の形態１について、主に図１及び図２を参照しながら説明する。図１（ａ）は、本実施の形態１における半導体装置の正面構成図であり、図１（ｂ）は、本実施の形態１における半導体装置の平面図である。
はじめに、図１（ａ）、（ｂ）を用いて本実施の形態１の半導体装置の構成の概略について説明する。
図１（ａ）、（ｂ）に示すように、本実施の形態１の半導体装置には、基材１と、基材１の上に配置されたリードフレーム２が設けられている。このリードフレーム２は、リードフレーム部分２ａと、リードフレーム部分２ｂを有しており、リードフレーム部分２ａ上に半導体素子３が実装されている。
半導体素子３の上面には電極４が配置されており、電極４とリードフレーム部分２ｂを電気的に接続する金属接続体７が設けられている。そして、電極４と金属接続体７は、接続部６ａにおいて接続部材１５ａによって電気的に接続されており、金属接続体７とリードフレーム部分２ｂは、接続部６ｂにおいて接続部材１５ｂによって電気的に接続されている。尚、図示していないが、半導体素子３、や金属接続体７などは、一般的に保護や絶縁のために、エポキシ樹脂、あるいはシリコーン樹脂などからなるモールド樹脂により覆われている。又、本発明の他のリードフレーム部分の一例は、本実施の形態のリードフレーム部分２ｂに相当する。
次に、本実施の形態１の半導体装置の各構成について詳細に説明する。
（基材１の説明）
基材１は、リードフレーム２を保持する役目と、半導体素子３の発熱を効率よく放熱する役目がある。基材１としては、例えば、熱硬化性樹脂（エポキシ樹脂など）に無機フィラ（アルミナ、窒化ボロン、シリカなど）を含有したもの、あるいはセラミック（窒化アルミニウム、窒化珪素、アルミナなど）、あるいは金属板の表面を絶縁層で覆ったもの（アルミニウムの表面を陽極酸化膜で絶縁処理したもの、アルミニウム表面に絶縁樹脂あるいは、セラミックを貼り合わせたものなど）、を用いることが出来る。
（リードフレーム２の説明）
リードフレーム２は基材１の上に設置されている。リードフレーム２は、例えば電流を流す、ある電圧を保つなど電気的な役割を担う。リードフレーム２の材質としては、銅にニッケルめっきをしたものが一般的である。ニッケルめっき上にさらに銀めっきあるいは金めっきが施されたものが用いられても良い。
尚、基材１がリードフレーム２の端面を覆うような構造であってもよい。また、基材１は熱硬化樹脂と無機フィラからなるモールド樹脂として、半導体装置全体を覆うような構造であってもよい。
（半導体素子３の説明）
半導体素子３は、素子面を上面にした形でリードフレーム部分２ａ上に実装されている。半導体素子３はパワー半導体として、パワーＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ダイオードを、代表的に挙げることが出来る。近年はより効率がよいＳＩＣ、ＧａＮ材料を用いたパワーデバイスが開発されている。また構造としては縦型、横型に分類することができる。
代表的な例として、本実施の形態では、半導体素子３が縦型ＭＯＳＦＥＴの場合で説明する。半導体素子３の裏面ドレイン電極はリードフレーム部分２ａと電気的に接続している。例えば、はんだ、導電性ペースト、などで電気的に接続され、且つ固定されている。
半導体素子３の上面にはソース用の電極４とゲート用の電極（図示せず）がある。このソース用の電極４とリードフレーム部分２ｂは金属接続体７を介して電気的に接続されている。
（金属接続体７の説明）
図２（ａ）は、本実施の形態１の金属接続体７の正面構成図である。図２（ｂ）は、図２（ａ）のα部分の拡大図である。図２（ａ）に示すように、金属接続体７は、金属薄膜７０が複数枚重なりあった構造であり、複数枚の金属薄膜７０は、それらの両端の端部７ａ、７ｂにおいて互いに電気的に接続しており、両端の端部７ａ、７ｂの間には、複数の金属薄膜が互いに機械的に接続されていない部分７ｃが形成されている。ここで、複数の金属薄膜が互いに機械的に接続されていないとは、複数の金属薄膜同士がずれることが可能な状態のことである。また、この機械的に接続されていない部分では、金属薄膜が互いに電気的に接続されていても良い。
金属接続体７の材料としては、銅、アルミニウム、金、銀などを用いることが出来る。銅は抵抗が低く好ましい。アルミニウムは価格が安く好ましい。
また、図２（ｂ）に示すように、複数の金属薄膜７０は、それらの両端の端面７０ｅで電気的に接続されている。本実施の形態１では、接続部材１１としてはんだを用いて、複数の金属薄膜７０は、その端面７０ｅで互いに電気的及び機械的に接続されている。尚、接続部材１１として、はんだに限らず、導電性ペースト等が用いられてもよい。尚、接続材料を用いずに、複数の金属薄膜７０同士が、超音波接合により互いが接合されていてもよい。尚、端部７ｂ側も同様の構成である。
また、上記金属接続体７を構成する金属薄膜７０の厚さは５μｍ〜１００μｍが好ましい。
（金属接続体７と電極４の接続の説明）
再び図１を用いて説明する。金属接続体７と電極４の電気的な接続は接続部材１５ａを介して行われており、この接続部材１５ａとしては、例えば、はんだ、導電性ペースト等を用いることが出来る。尚、超音波と加圧を用いる超音波法などで金属接続体７を電極４に接続する方法もあるが、この場合、電極４および電極４下の半導体素子３に超音波や加圧によりダメージを与える場合がある。そのため、金属接続体７と電極４の接続部には、接続部材１５ａとして、はんだや、導電性ペーストを用いて接続する方が、接続時にこのようなダメージを半導体素子３に与えることがないため、より好ましい。
はんだを用いて接続する利点としては、抵抗が低くできることである。また、導電性ペーストを用いて接続する利点は、導電性ペーストは弾性率が低いため、接続部６ａに発生する応力を低減することができ、より高信頼性の半導体装置を提供できることである。
（金属接続体７とリードフレーム部分２ｂの接続の説明）
金属接続体７とリードフレーム部分２ｂの電気的な接続は接続部材１５ｂを介して行われている。この接続部材１５ｂとしては、はんだや、導電性ペースト等を用いることが出来る。
尚、はんだを用いて接続する利点としては、抵抗が低くできることである。また、導電性ペーストを用いて接続する利点は、導電性ペーストは弾性率が低いため、接続部６ｂに発生する応力を低減することができ、より高信頼性の半導体装置を提供できることである。
次に、本実施の形態の金属接続体７の構成について、更に具体的に説明する。
具体的には、従来では、図１１を用いて説明したように金属板５として銅からなるものを用いて、半導体素子３の電極４とリードフレーム部分２ｂとを電気的に接続しており、金属板５としては、厚さが２００μｍのものが用いられている。
このような平板モデルにおいて発生する応力は平板の厚さの3乗に比例するので、本発明の方法を用い、例えば厚さ１００μｍの銅薄膜２枚を用いて接続することで温度サイクル試験においても接続部６ａ、６ｂおよび接続部分直下の半導体素子３への応力は、およそ１／４まで低減できる（（（１００（μｍ））３×２（枚））／（（２００（μｍ））３×１（枚））＝１／４）。さらに好ましくは例えば厚さ２０μｍの銅薄膜１０枚を用いて接続することで発生する応力はおよそ、１／１００まで低減できる（（（２０（μｍ））３×１０（枚））／（（２００（μｍ））３×１（枚））＝１／１００）。
また、図１１に示す従来の金属板５の断面積と、本実施の形態の金属接続体７の複数の金属薄膜７０の断面積の和は等しいので、同等な低抵抗な接続を維持することができる。
これにより、半導体素子３の電極４とリードフレーム部分２ｂとの間において、低抵抗を維持しつつ、低剛性な接続を行える。その結果、低抵抗かつ高信頼性な接続を有するパワー半導体装置を提供することができる。
例えば、低温−６５℃と高温１５０℃の熱履歴を繰り返す、温度サイクル試験においても、基材１と金属接続体７の熱膨張係数の差から発生する応力は小さく、半導体素子３およびリードフレーム部分２ｂと金属接続体７との接続部６ａ、６ｂは良好な信頼性を得ることができる。また接続部６ａ直下の半導体素子３への応力も小さくなり、半導体素子３へのダメージを低減することが出来る。よって例えば、脆弱な材料であるＧａＮの薄膜を有する半導体素子も用いることが出来る。
尚、上記実施の形態では、金属薄膜７０として、その厚みが１００μｍと２０μｍを用いた場合について説明したが、金属薄膜７０の厚みは薄ければ薄いほど発生する応力が小さくなるので好ましい。たとえば５μｍ厚の銅箔を用いる場合、４０枚重ね合わせると低抵抗で高信頼性な接続が実現できる。ただし、薄すぎると製造時の取り扱いが困難になる。一方、厚い金属薄膜を用いると工程中の薄膜の取り扱いが容易になる。例えば、１００μｍ厚さの銅箔を２枚重ねることで、低抵抗で高信頼性な接続が実現できる。
次に、本実施の形態１の半導体装置の製造方法について説明する。
図３（ａ）〜（ｄ）は、本実施の形態１の半導体装置の製造方法を説明するための正面構成図である。
はじめに、図３（ａ）に示すように複数の金属薄膜７０が重ね合わされる。この図３（ａ）に示す工程が、本発明の重ね合わせ工程の一例に相当する。
引き続き重ね合わされた複数の金属薄膜７０が、その端面部７０ａにおいて互いに電気的かつ機械的に接続される。例えば端面部７０ａをはんだディップ法（はんだ槽に端面を浸ける方法）により接続することができる。あるいは端面部７０ａを超音波接合法（端部に超音波と圧を加える）により接続することができる（図７（ｂ）参照）。金属薄膜７０の枚数が多い場合ははんだディップ法が適している。枚数が多いと、超音波が均等に伝わりにくく、接続が不均一になる場合があるためである。このようにして図３（ｂ）に示すような、両端の端部７ａ、７ｂにおいて、金属薄膜７０が接続された金属接続体７ができる。この図３（ｂ）に示す工程が、本発明の金属接続体作製工程の一例に相当する。
次に、図３（ｃ）に示すように半導体素子３の電極４および、リードフレーム部分２ｂ上に、接続部材１５ａ、１５ｂとして、クリームはんだがディスペンスにより塗布される。このはんだを塗布する工程が、本発明のはんだ配置工程の一例に相当する。
引き続き金属接続体７を吸着ノズル１６により搬送し、電極４およびリードフレーム部分２ｂがそれぞれ金属接続体７の両端の端部７ａ、７ｂに合うように位置あわせが行われ、金属接続体７が実装される。このように位置合わせを行う工程が、本発明の位置合わせ工程の一例に相当する。
その後、リフローにより接続部材１５ａ、１５ｂとしてのはんだが溶融される。このはんだを溶融する工程が、本発明の溶融工程の一例に相当する。
このようにして図３（ｄ）に示すように電極４とリードフレーム部分２ｂは、金属接続体７および接続部材１５ａ，１５ｂを介して電気的および機械的に接続される。このように、金属接続体７を電極４及びリードフレーム部分２ｂに取り付ける工程が、本発明の取り付け工程の一例に相当する。
尚、はんだを用いて接続する利点としては抵抗が低くできることである。
又、半導体素子３のダイボンド（半導体素子３とリードフレーム部分２ａの接続）をはんだで行っている場合、金属接続体７の接続に用いられるはんだ（接続部材１５ａ、１５ｂ）の溶融温度はダイボンド材のはんだより低融点のものを用いるのが好ましい。金属接続体７の接続部材１５ａ、１５ｂに用いるはんだを溶融する時に、ダイボンド材のはんだが再溶融することにより、半導体素子３が位置ずれをおこす不具合を発生させないためである。
なお、接続部材１５ａ、１５ｂとして、はんだのかわりに導電性ペーストを用いてもよい。この場合、本発明の導電性ペースト配置工程の一例として、半導体素子３の電極４および、リードフレーム部分２ｂ上に導電性ペーストがディスペンスにより塗布される。引き続き、本発明の位置合わせ工程の一例として、金属接続体７を吸着ノズル１６により搬送し、電極４およびリードフレーム部分２ｂが、それぞれ金属接続体７の両端の端部７ａ、７ｂに合うように位置あわせされ、金属接続体７が実装される。その後、本発明の溶融工程の一例として、オーブンで加熱することで導電性ペースト（接続部材１５ａ、１５ｂ）が硬化される。
このようにして図３（ｄ）に示すように電極４とリードフレーム部分２ｂが、金属接続体７および導電性ペースト（接続部材１５ａ，１５ｂ）を介して電気的および機械的に接続される。
導電性ペーストを用いて接続する利点は、導電性ペーストは弾性率が低いため、接続部６ａ、６ｂに発生する応力を低減することができ、より高信頼性のパワー半導体装置を提供できることである。
又、半導体素子３のダイボンドをはんだで行っている場合、金属接続体７の接続に用いる導電性ペースト（接続部材１５ａ、１５ｂ）を加熱硬化させる温度はダイボンド材のはんだ融点より低い温度にすることが好ましい。金属接続体７の接続に用いる導電性ペースト（接続部材１５ａ、１５ｂ）を加熱硬化する時に、ダイボンド材のはんだが再溶融することによる、半導体素子３の位置ずれ不具合を発生させないためである。
（実施の形態２）
次に、本発明にかかる実施の形態２における半導体装置について説明する。本実施の形態２の半導体装置の基本的な構成は実施の形態１と同じであるが、金属接続体の構成が異なっている。そのため、実施の形態１との相違点である金属接続体を中心に説明する。
図４（ａ）は、実施の形態１の金属接続体７の正面構成図であり、図４（ｂ）は、金属接続体７を実装する工程を説明するための正面構成図である。又、図４（ｃ）は、本実施の形態２の金属接続体８の正面構成図であり、図４（ｄ）は、本実施の形態２の金属接続体８を実装する工程を説明するための正面構成図である。
実施の形態１の金属接続体７のように、複数の金属薄膜７０が薄い場合、金属接続体７の形状、材料によっては、剛性が低くなる。そのため、図４（ｂ）に示すように実装時、吸着体１６で金属接続体７を持ち上げると、金属接続体７は折れ曲がった形状となり、金属接続体７の両端の端部７ａ、７ｂを、それぞれ電極４とリードフレーム部分２ｂに位置合わせして、実装しにくい場合がある。
そこで、本実施の形態２の金属接続体８では、図４（ｃ）に示すように、他の金属薄膜８０より厚い金属薄膜８１が設けられている。これにより、図４（ｄ）に示すように実装時に、吸着体１６により金属接続体８を持ち上げた場合でも、金属接続体８は形状を保てるので、両端の端部８ａ、８ｂをそれぞれ電極４とリードフレーム部分２ｂに位置合わせして、容易に実装することが可能となる。
上記金属薄膜８０、８１の具体的な厚さとしては、最も下側に配置された金属薄膜８１を厚さ１００μｍとして、その上側に配置された５枚の金属薄膜８０を、それぞれの厚さが２０μｍの銅箔とする。従来の銅からなる厚さ２００μｍの金属板５を用いた場合に比べ、発生する応力を約１／８に低下することができ、断面積も等しいので低抵抗となる（（（（１００（μｍ））３×１（枚））＋（（２０（μｍ））３×５（枚）））／（（２００（μｍ））３×１（枚））＝約１／８）。
これにより、実装性に優れ、かつ信頼性のよい、低抵抗で高性能なパワーデバイスを供給できる。
なお、上記では、厚みの大きい金属薄膜８１を最も下側に配置し、その上側に他の金属薄膜８０を配置した構成としているが、これに限らず、図５（ａ）に示す金属接続体８´のように厚みの大きい金属薄膜８１が最も上側に配置されてもよく、更には、図５（ｂ）に示す金属接続体８´´のように、厚みの大きい金属薄膜８１が他の金属薄膜８０の間に配置されていてもよい。少なくとも1枚の金属薄膜の厚さを５０μｍより大きく、且つ１００μｍ以下とし、それ以外の金属薄膜の厚さを５０μｍ以下にすることで同様な効果が得られる。また、厚みが５０μから１００μｍの金属薄膜８１が２枚以上あってもよい。
また、金属接続体は、厚さが１００μｍより大きい金属薄膜を含んでいてもよく、例えば、厚みが１５０μｍの金属薄膜１枚と、厚みが５０μｍの金属薄膜１枚から構成されていてもよい。
要するに、金属接続体を構成する金属薄膜の最大の厚みが、従来の金属板５の厚みよりも小さければ、熱変動によって接続部６ａ、６ｂに発生する応力を低減することが可能となる。
（実施の形態３）
次に、本発明にかかる実施の形態３における半導体装置について説明する。尚、本実施の形態３の半導体装置は、実施の形態１と基本的な構成は同じであるが、金属接続体の構成が異なっている。そのため、実施の形態１との相違点である金属接続体を中心に説明する。
図６（ａ）は、本実施の形態３の金属接続体９の正面構成図である。図６（ｂ）は、図６（ａ）のα部分とβ部分の拡大図である。図６（ｃ）は、実施の形態１の金属接続体７の端部７ａ、７ｂ近傍を示す拡大図である（尚、左図は図２（ｂ）と同じ図である。）。
図６（ｃ）に示すように、実施の形態１の金属接続体７では、接続部材１１としてはんだを用いて、複数の金属薄膜７０が接続されており、例えば、下から１番目の金属薄膜７０と下から２番目の金属薄膜７０との接続（矢印Ａ参照）はそれぞれの金属薄膜の端面７０ｅを介して接続部材１１により行われている。
一方、本実施の形態３では、接続の接着を強くし信頼性を良くする方法として、図６（ｂ）に示すように、金属薄膜９０の各端面９０ｅが、図中上側に向かうに従って右方向にずれるようにして重ね合わせ、接続部材１１を用いて接続が行われている。これにより、例えば下から１番目の金属薄膜９０と下から２番目の金属薄膜９０の接続（矢印Ａ参照）は、それぞれの金属薄膜９０の端面９０ｅに加えてずらした表面部分９０ｆを介して接続部材１１により行われ、より強固な接着をえることができる。
具体的には、金属薄膜９０の厚さと同じ量だけずらすことで、実施の形態１の構成と比較して接着面積を２倍にすることが出来、各金属薄膜９０間の接着力も約２倍とすることができる。
これにより、より信頼性のよい、低抵抗な接続を有するパワー半導体装置を供給できる。
尚、本実施の形態２では、図６（ｂ）に示すように、同じ長さの金属薄膜９０を上側にいくに従って右方向にずらしていたが、図７に示す金属接続体１６の複数の金属薄膜１６０のように、上側に向かうに従って金属薄膜１６０の長さが短くなり、両側の端部１６ａ、１６ｂに端面１６０ｅのずれが形成されていてもよい。
又、上記実施の形態１〜３では、半導体素子３としてパワー半導体素子が用いられていたが、通常の半導体素子に対して本発明を適用しても良い。
又、本発明の２箇所の電気接続部分の一例は、上記実施の形態の金属接続体７、８、９の両端の端部７ａ、７ｂ、８ａ、８ｂ、９ａ、９ｂに相当し、この端部において、複数の金属薄膜が電気的に接続され、且つ電極４若しくはリードフレーム２ｂと電気的に接続されているが、両端に限らなくても良い。例えば、実施の形態１の金属接続体７の変形例を用いて説明すると、図８に示す金属接続体１０のように、両端の端部１０ａ、１０ｂの間に、２箇所の金属薄膜１０同士を電気的に接続した薄膜間電気接続部分１０ｅ、１０ｆが設けられていても良い。尚、この２箇所の薄膜間電気接続部分１０ｅ、１０ｆの間には、複数の金属薄膜が機械的に接続されていない部分１０ｃが設けられている。この金属接続体１０は、薄膜間電気接続部分１０ｅで電極４ａと電気的に接続され、薄膜間電気接続部分１０ｆでリードフレーム部分２ｂと電気的に接続される。
又、上記実施の形態では、金属接続体７、８、９における複数の金属薄膜同士を電気的に接続する薄膜間電気接続部分は２箇所設けられていたが、２箇所に限らなくても良い。例えば、実施の形態１の金属接続体７の変形例を用いて説明すると、図９に示す金属接続体１２のように、両端の端部１２ａ、１２ｂが薄膜間電気接続部分となっており、更に中央部分に薄膜間電気接続部分１２ｅが設けられている。尚、この金属接続体１２の電極４ａとリードフレーム部分２ｂとの電気的接続は、薄膜間電気接続部分１２ａ、１２ｂ、１２ｅのいずれかから選択された２箇所で行われればよい。
又、上記実施の形態では、金属接続体７、８、９は、複数の金属薄膜を重ね合わせて形成されているが、図１０に示す金属接続体１４に示すように、重ね合わされて配置された複数の金属薄膜１４０に対して垂直に配置された金属薄膜１４１が設けられていても良い。金属接続体１４では、端部１４ａ、１４ｂを形成する辺とは異なる辺側に金属薄膜１４１が配置されている。
以上のように、実施の形態１〜３では、様々な金属接続体の構成について説明したが、要するに、従来の金属板５を、実施の形態１、２のように、その厚さ方向に分割した構成とすることによって、低抵抗で熱変動により生じる応力を低減することが可能な半導体装置を実現できる。
本発明の半導体装置及び半導体装置の製造方法は、接続部分の信頼性が高く、半導体素子への応力による負荷を低減することが可能な効果を有し、パワー半導体装置等として有用である。
１ 基板
２ リードフレーム
３ 半導体素子
４ 電極
５ 金属板
６ａ、６ｂ 接続部
７、８、９、１０、１２、１４ 金属接続体
７ａ、７ｂ 端部
１５ 接続部材
１６ 吸着ノズル
７０ｅ、９０ｅ 端面
９０ｆ 表面部分
７０ａ、７０ｂ、７０ｃ 端面

Claims (13)

  1. 電極が配置された半導体素子と、
    前記半導体素子が配置されるリードフレーム部分を有するリードフレームと、
    前記半導体素子の前記電極と他のリードフレーム部分を電気的に接続する金属接続体を備え、
    前記金属接続体は、金属薄膜を２枚以上重ね合わせた構造であって、
    前記電極との電気的接続部分と、前記他のリードフレーム部分との電気的接続部分において、前記２枚以上の金属薄膜が互いに電気的に接続されており、
    ２箇所の前記電気的接続部分の間に、前記２枚以上の金属薄膜が互いに機械的に接続されていない部分を有する、半導体装置。
  2. 前記２枚以上の金属薄膜は、少なくとも１枚の前記金属薄膜の厚さが、他の前記金属薄膜の厚さよりも大きい、請求項１記載の半導体装置。
  3. 前記半導体素子の前記電極と前記金属接続体との電気的接続は、はんだまたは導電性ペーストを介して行われており、
    前記金属接続体と前記他のリードフレーム部分との電気的接続は、はんだまたは導電性ペーストを介して行われている、請求項１記載の半導体装置。
  4. 前記電気的接続部分における前記２枚以上の金属薄膜は、はんだまたは導電性ペーストによって、電気的に互いに接続されている、請求項１記載の半導体装置。
  5. 前記金属薄膜の厚さは、１００μｍ以下である、請求項１記載の半導体装置。
  6. 前記金属接続体は、厚さ２０μｍ以下の前記金属薄膜を５枚以上重ね合わせて形成されている、請求項１記載の半導体装置。
  7. 他の前記金属薄膜の厚さよりも大きい、前記金属薄膜の厚さが、５０μｍより大きく１００μｍ以下であり、
    前記他の金属薄膜は、厚さが５０μｍ以下である、請求項２記載の半導体装置。
  8. 前記２箇所の電気的接続部分とは、前記金属接続体の両端部分であり、
    前記金属接続体は、前記２枚以上の金属薄膜の各両端面がずれるよう重ね合わされて形成されている、請求項１又は４記載の半導体装置。
  9. 少なくとも２枚以上の金属薄膜を重ね合わせる重ね合わせ工程と、前記２枚以上の金属薄膜を、２箇所で互いに電気的に接続し、前記２箇所の間に機械的に接続されていない部分を形成する金属薄膜接続工程を有する金属接続体作製工程と、
    半導体素子の電極と、前記半導体素子が配置されるリードフレーム部分以外の他のリードフレーム部分とを電気的に接続するために、前記電極と前記他のリードフレーム部分に前記金属接続体を取り付ける取り付け工程とを備えた、半導体装置の製造方法。
  10. 前記金属薄膜接続工程は、はんだディップ法を用いて、前記２枚以上の金属薄膜を、前記２箇所において互いに電気的に接続する工程である、請求項９記載の半導体装置の製造方法。
  11. 前記金属薄膜接続工程は、超音波接合法を用いて、前記２枚以上の金属薄膜を、前記２箇所において互いに電気的に接続する工程である、請求項９記載の半導体装置の製造方法。
  12. 前記取り付け工程は、
    前記半導体素子の前記電極及び前記他のリードフレーム部分にはんだを配置するはんだ配置工程と、
    前記半導体素子の前記電極の前記はんだが配置された部分と、前記他のリードフレーム部分の前記はんだが配置された部分に、前記金属接続体の前記２箇所をそれぞれ位置合わせする位置合わせ工程と、
    前記はんだを加熱溶融し、前記金属接続体を前記半導体素子の前記電極及び前記他のリードフレーム部分に取り付ける溶融工程とを有する、請求項９記載の半導体装置の製造方法。
  13. 前記取り付け工程は、
    前記半導体素子の前記電極及び前記他のリードフレーム部分に導電性ペーストを配置する導電性ペースト配置工程と、
    前記半導体素子の前記電極の前記導電性ペーストが配置された部分と、前記他のリードフレームの前記導電性ペーストが配置された部分に、前記金属接続体の前記２箇所をそれぞれ位置合わせする位置合わせ工程と、
    前記導電性ペーストを加熱硬化し、前記金属接続体を前記半導体素子の前記電極及び前記他のリードフレーム部分に取り付ける溶融工程とを有する、請求項９記載の半導体装置の製造方法。
JP2010071846A 2010-03-26 2010-03-26 半導体装置及び半導体装置の製造方法 Pending JP2011204968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010071846A JP2011204968A (ja) 2010-03-26 2010-03-26 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071846A JP2011204968A (ja) 2010-03-26 2010-03-26 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011204968A true JP2011204968A (ja) 2011-10-13

Family

ID=44881299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071846A Pending JP2011204968A (ja) 2010-03-26 2010-03-26 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011204968A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171084A3 (de) * 2012-05-16 2014-01-23 Robert Bosch Gmbh Elektrische kontaktierung für halbleiter
JP2015115471A (ja) * 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置
CN106133896A (zh) * 2014-04-04 2016-11-16 三菱电机株式会社 半导体模块
WO2020255663A1 (ja) * 2019-06-20 2020-12-24 ローム株式会社 半導体装置及び半導体装置の製造方法
WO2023193928A1 (en) * 2022-04-08 2023-10-12 Hitachi Energy Switzerland Ag Arrangement for a power module, power module and method for producing an arrangement for a power module

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013171084A3 (de) * 2012-05-16 2014-01-23 Robert Bosch Gmbh Elektrische kontaktierung für halbleiter
JP2015115471A (ja) * 2013-12-12 2015-06-22 三菱電機株式会社 電力用半導体装置
CN106133896A (zh) * 2014-04-04 2016-11-16 三菱电机株式会社 半导体模块
JPWO2015151285A1 (ja) * 2014-04-04 2017-04-13 三菱電機株式会社 半導体モジュール
US9853009B2 (en) 2014-04-04 2017-12-26 Mitsubishi Electric Corporation Semiconductor module having a conductor member for reducing thermal stress
EP3128541A4 (en) * 2014-04-04 2018-03-14 Mitsubishi Electric Corporation Semiconductor module
CN106133896B (zh) * 2014-04-04 2018-12-04 三菱电机株式会社 半导体模块
EP3477690A1 (en) * 2014-04-04 2019-05-01 Mitsubishi Electric Corporation Semiconductor module
WO2020255663A1 (ja) * 2019-06-20 2020-12-24 ローム株式会社 半導体装置及び半導体装置の製造方法
JP7451521B2 (ja) 2019-06-20 2024-03-18 ローム株式会社 半導体装置及び半導体装置の製造方法
WO2023193928A1 (en) * 2022-04-08 2023-10-12 Hitachi Energy Switzerland Ag Arrangement for a power module, power module and method for producing an arrangement for a power module

Similar Documents

Publication Publication Date Title
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP4635564B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP6309112B2 (ja) パワーモジュール
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP2011114176A (ja) パワー半導体装置
JP2008016818A (ja) 半導体装置およびその製造方法
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
JP2012119597A (ja) 半導体装置及びその製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US11972997B2 (en) Semiconductor device
WO2020085377A1 (ja) 半導体装置
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
CN111668196A (zh) 半导体封装件以及相关方法
JP2013021371A (ja) 半導体装置及び半導体装置の製造方法
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2015076511A (ja) 半導体装置およびその製造方法
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
JP2017135183A (ja) 半導体装置
WO2011030368A1 (ja) 半導体装置とその製造方法
JP2014199955A (ja) 半導体装置及び半導体装置の製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2011254047A (ja) 電子装置の製造方法
JP7439521B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
KR101388492B1 (ko) 골격형 열전 모듈 제조방법 그리고 골격형 열전 모듈이 적용된 열전 유닛 및 그 제조방법