JP6868455B2 - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP6868455B2
JP6868455B2 JP2017084662A JP2017084662A JP6868455B2 JP 6868455 B2 JP6868455 B2 JP 6868455B2 JP 2017084662 A JP2017084662 A JP 2017084662A JP 2017084662 A JP2017084662 A JP 2017084662A JP 6868455 B2 JP6868455 B2 JP 6868455B2
Authority
JP
Japan
Prior art keywords
electronic component
base material
ceramic base
die bond
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017084662A
Other languages
English (en)
Other versions
JP2017220663A (ja
Inventor
貴志 一柳
貴志 一柳
川北　晃司
晃司 川北
雅則 野村
雅則 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2017220663A publication Critical patent/JP2017220663A/ja
Application granted granted Critical
Publication of JP6868455B2 publication Critical patent/JP6868455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Description

本開示は、電子部品パッケージおよびその製造方法に関する。
近年、省エネ効果が期待される電力変換またはモータ制御に用いられるパワーデバイスおよびパワーモジュールの開発が脚光を浴びるようになってきた。その理由として、主要な素子であるＩＧＢＴの大容量化・小型化が進んだこと、また、半導体の開発が進展してパワーデバイスへの応用が視野に入ってきたことなどが挙げられる。
パワーデバイスに用いられるパッケージ形態としては「ゲル材料で封止されたケースの形態」および「モールド樹脂で封止されたリードフレームの形態」などが存在する。これらの形態は用途によって使い分けられている。大電流・高電圧が必要な産業用途では「ゲル材料で封止されたケースの形態」が用いられる一方、比較的小電流の家電用途では「モールド樹脂で封止されたリードフレームの形態」が用いられ、両者のすみ分けがなされている。
いずれの形態であってもパッケージ内部は半導体素子がベースプレートまたはリードフレームのダイパッドにはんだ付けなどでボンディングされ、ワイヤボンディングによってリード部へ電気的に接合されて外部に引き出された形態を有している（例えば、特許文献１から４参照）。
特開平２−７３６５３号公報 特開２０００−２６０９１５号公報 特開２００４−１１９７６５号公報 特開２０１０−２８３２６５号公報
本願発明者らは、鋭意検討の末、パッケージについて更なる改善点があることを見出した。具体的には、電子部品パッケージを小型化すると熱密度が上がるので放熱性により優れた構造が必要となることを見出した。
本開示は、より放熱性に優れた電子部品パッケージおよびその製造方法を提供することを目的とする。
本開示の一態様に係る電子部品パッケージは、封止樹脂層、前記封止樹脂層に埋設され、ダイボンド部と前記ダイボンド部の外側に位置する端子電極部とを含む金属部材、前記封止樹脂層に埋設されたセラミック基材、および前記ダイボンド部上に配置された電子部品を備える。平面視において、前記ダイボンド部と前記セラミック基材とが互いに部分的に重なり合って接触しており、かつ前記端子電極部と前記セラミック基材とが互いに部分的に重なり合って接触している。前記電子部品と前記端子電極部とが電気的に接続されている。前記金属部材が、第一めっき層と第二めっき層とを含み、前記第一めっき層の平均結晶粒径は前記第二めっき層の平均結晶粒径よりも小さい。
また、本開示の一態様に係る電子部品パッケージの製造方法は、キャリア上にてセラミック基材と接合した金属部材をパターニング処理してダイボンド部と端子電極部とを形成する工程、前記ダイボンド部上に電子部品を配置する工程、前記電子部品を覆うように前記キャリア上に封止樹脂層を形成することにより、前記キャリア、前記セラミック基材、前記金属部材および前記電子部品を含むパッケージ前駆体を作製する工程、ならびに前記パッケージ前駆体から前記キャリアを剥離する工程を含む。+
本開示に係る電子部品パッケージは、より放熱性に優れている。より具体的には、本開示に従えば、小型化されたとしても、より優れた放熱性を呈する電子部品パッケージを得ることができる。
本開示の第１実施形態に係る電子部品パッケージの構成を模式的に示した断面図 本開示の一態様に係る電子部品パッケージの構成を模式的に示した断面図 金属部材に含まれる、第一めっき層と第二めっき層とを拡大して模式的に示した断面図 本開示の第２実施形態に係る電子部品パッケージの構成を模式的に示した断面図 本開示の一態様に係る電子部品パッケージの製造方法を模式的に示した断面図 本開示の一態様に係る電子部品パッケージの製造方法を模式的に示した断面図 本開示の一態様に係る電子部品パッケージの製造方法を模式的に示した断面図 本開示の一態様に係る電子部品パッケージの製造方法を模式的に示した断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第１実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 金属部材に含まれる、第一めっき層と第二めっき層とを拡大して模式的に示した断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図 本開示の第２実施形態に係る電子部品パッケージの製造方法を模式的に示した工程断面図
（本開示の基礎となった知見）
本願発明者らは、パッケージ技術に関し、以下の如くの課題があることを見出し、本開示に係る電子部品パッケージおよびその製造方法を案出するに至った。
「背景技術」で言及したパワーデバイスについてモールド樹脂を使用したパッケージは比較的小電流の家電用途といえる。それゆえ、取り扱う電流・電圧が数百Ｖ〜千Ｖ程度での用途で小さいパッケージを得るには絶縁性が確保されるパッケージ構成が必要となり、電子部品パッケージの小型化には限界がある。
一方、モータ駆動に使用される半導体素子はＯＮ／ＯＦＦを切り替えるスイッチングとして用いられる。電流を変換する際に発生する電気損失は熱として発生され、パッケージにおける放熱が不十分な場合では高温にさらされ、半導体素子の誤作動または破壊が懸念されたり、熱応力・ひずみによる信頼性への影響などが懸念されたりする。つまり、デバイスから効率的に放熱できる構造が必要といえ、パッケージの小型化に際してはそれが顕著となり得る。
以上の如く、本願発明者らは、電子部品パッケージを小型化すると熱密度が上がるので放熱性により優れた構造が必要となることを見出した。
そこで、本願発明者らは、より放熱性に優れた電子部品パッケージ技術を提供すべく鋭意研究した。より具体的には、より高い信頼性を有しつつも放熱性により優れた電子部品パッケージ技術を提供すべく鋭意研究した。
本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって新たな電子部品パッケージおよびその製造方法を案出するに至った。
本開示の一態様に係る電子部品パッケージは、封止樹脂層、前記封止樹脂層に埋設され、ダイボンド部と前記ダイボンド部の外側に位置する端子電極部とを含む金属部材、前記封止樹脂層に埋設されたセラミック基材、および前記ダイボンド部上に配置された電子部品を備える。平面視において、前記ダイボンド部と前記セラミック基材とが互いに部分的に重なり合って接触しており、かつ前記端子電極部と前記セラミック基材とが互いに部分的に重なり合って接触している。前記電子部品と前記端子電極部とが電気的に接続されている。前記金属部材が、第一めっき層と第二めっき層とを含み、前記第一めっき層の平均結晶粒径は前記第二めっき層の平均結晶粒径よりも小さい。
また、本開示の一態様に係る電子部品パッケージの製造方法は、キャリア上にてセラミック基材と接合した金属部材をパターニング処理してダイボンド部と端子電極部とを形成する工程、前記ダイボンド部上に電子部品を配置する工程、前記電子部品を覆うように前記キャリア上に封止樹脂層を形成することにより、前記キャリア、前記セラミック基材、前記金属部材および前記電子部品を含むパッケージ前駆体を作製する工程、ならびに前記パッケージ前駆体から前記キャリアを剥離する工程を含む。。
本開示に従えば、大電流・高電圧で駆動する電子部品パッケージにおいてより望ましい放熱特性を得ることができる。ある態様では、電子部品パッケージ内部の電子部品と端子電極間をより短くしてもパッケージの外部端子間の沿面距離がセラミック基材よって確保されているので電子部品パッケージ全体の小型化が可能となる。ある態様では、パッケージ全体が小型化されたとしても、ワイヤ・配線長に起因するインダクタンス成分が低減されたものとなり得る。
以下にて、本開示の一態様に係る電子部品パッケージおよびその製造方法を図面を参照しながら詳細に説明する。図面に示す各種の要素は、本開示の理解のために模式的に示したにすぎず、寸法比および外観などは実物と異なり得ることに留意されたい。
本明細書で直接的または間接的に用いる“上下方向”および“左右方向”は、それぞれ図中における上下方向および左右方向に相当する。特記しない限り、同じ符号または記号は、同じ部材または同じ意味内容を示すものとする。
（本開示の一態様に係る電子部品パッケージ）
図１に、本開示の一態様に係る電子部品パッケージ１００の構成を模式的に示す。図示されるように、本開示の一態様に係る電子部品パッケージ１００は、金属部材１０、セラミック基材２０、電子部品３０および封止樹脂層４０を少なくとも備える。
電子部品パッケージ１００において、金属部材１０、セラミック基材２０および電子部品３０は、封止樹脂層４０に埋設されている。封止樹脂層４０中においては金属部材１０とセラミック基材２０とが互いに接合されている。特に、金属部材１０とセラミック基材２０とは互いに部分的に重なり合うように接合されている。図示されるように、金属部材１０の全体がセラミック基材２０と接しているのではなく、かつセラミック基材２０の全体が金属部材１０と接しているのではなく、金属部材１０の一部のみがセラミック基材２０の一部のみと積層形態で接合している。図示する態様から分かるように、本開示において「部分的に重なり合うように接合されている」とは、対象となる部材の幅方向の全てが接合した態様になっているのではなく、その幅方向の一部においてのみ接合した態様にあることを意味している。
電子部品パッケージ１００ではダイボンド部１２および端子電極部１７が設けられており、それらは金属部材１０から成っている。つまり、図示するように、ダイボンド部１２とそのダイボンド部１２の外側に位置する端子電極部１７とが金属部材１０から構成されている。ダイボンド部１２には電子部品３０が配置されており、その電子部品３０が端子電極部１７と電気的に接続されている。図示するように、電子部品３０と端子電極部１７とは、ワイヤなどの金属線７０でもって互いに電気的に接続されていてよい。なお、端子電極部１７は、単一に限らず、図示するように２つ以上であってよい。
本開示において「ダイボンド部」とは、いわゆる“ダイ”、すなわち、半導体などの電子部品が固定される部分を指している。本開示でいえば、かかる固定の対象は半導体に限らず、それ以外の種類の電子部品であってもよい。一方、本開示において「端子電極部」とは、広義にはパッケージの外部端子を成す電極のことを指しており、狭義には、ダイボンド部の電子部品から金属線で電気的に接続される外部端子を成す電極のことを指している。
電子部品パッケージ１００では、ダイボンド部１２の外縁下面とセラミック基材２０の外縁上面とが互いに接合していてよい。図示するように、ダイボンド部１２が相対的に上側に位置すると共に、セラミック基材２０が相対的に下側に位置するように、ダイボンド部１２を成す金属部材１０の一部の外縁とセラミック基材２０の一部の外縁とが互いに接していてよい。このような接合形態は、後述するように、より高い放熱性およびインダクタンス低減に資することになる。
なお、本開示において「外縁」とは、対象となる部材（上記の例でいえば、ダイボンド部１２およびセラミック基材２０）の断面視において少なくとも中央部よりも外側に位置する領域を指している。例えば、「外縁」は、断面視にて対象部材の最外エッジから対象部材の幅寸法の４０％以下に相当する距離の内側までの領域を指している。「外縁」は、断面視にて対象部材の最外エッジから対象部材の幅寸法の３０％以下に相当する距離の内側までの領域を指していてもよく、２０％以下に相当する距離の内側までの領域を指していてもよい。
本開示の電子部品パッケージでは、より高い放熱性が呈され得る。パッケージ下面が電極端子を成す金属部材と熱伝導率が低い封止樹脂材で形成されている従来のパッケージに比べ、熱伝導率が高い金属部材とセラミック基材が下面で露出している本開示のパッケージは内部で発生した熱が下面へと効率よく伝わるので、パッケージ下面全体でより高い放熱性がもたらされ得る。また、本開示の電子部品パッケージでは、高電圧時に懸念されるパッケージの外部端子間の沿面距離がセラミックによって確保されており、封止樹脂層に覆われている内部の端子間距離を短くすることができる。よって、パッケージの小型化またはワイヤ長に起因するインダクタンスの低減ももたらされ得る。
電子部品パッケージのある１つの態様では、ダイボンド部１２の外縁に凹部１２０が設けられていてよく、かかるダイボンド部１２の凹部１２０に対してセラミック基材２０の一部２０Ａが配置されていてよい（図２Ａ参照）。凹部１２０は、ダイボンド部の厚さを相対的に小さくした部分である。凹部１２０は本開示における第一凹部に相当する。セラミック基材２０の一部２０Ａは、本開示におけるセラミック基材の第一部分に相当する。例えば、図２Ａに示されるように、ダイボンド部１２の凹部１２０にセラミック基材２０の一部２０Ａが嵌まるようになっていてよい。これにより、パッケージの外部端子間の沿面距離がセラミックによって確保されることになり、封止樹脂層に覆われている内部の端子間距離をより短くできる。つまり、電子部品パッケージの小型化を図ることができる。
通常、発熱する電子部品の直下では熱伝導性がよい金属部材が基板実装面まで延在していないと放熱性の劣化を招くが、本開示においてはダイボンド部の基板実装面に形成された凹部に「封止樹脂層よりも放熱性の高いセラミック基材」が配置されていることで放熱性を確保しつつも、露出している端子電極間距離を確保してパッケージ内部の短配線化を図ることができ、パッケージの小型化が可能となる。凹部が設けられたダイボンド部１２についていえば、ダイボンド部１２の基板実装面の少なくとも１辺が、搭載されている電子部品３０の少なくとも１辺よりも短くなっていてよい。
本開示の電子部品パッケージは種々の具体的な態様で実現される。以下では、電子部品パッケージのより具体的な事項および態様について説明する。
電子部品パッケージのある１つの態様では、端子電極部１７の外縁下面とセラミック基材の外縁上面とが互いに接合している。図１および図２Ａに示すように、端子電極部１７が相対的に上側に位置すると共に、セラミック基材２０が相対的に下側に位置するように、端子電極部１７を成す金属部材１０の一部の外縁とセラミック基材２０の一部の外縁とが互いに接していてよい。このような接合形態もより高い放熱性およびインダクタンス低減に資することになる。
例えば、端子電極部１７の外縁には端子電極部１７の厚さを相対的に小さくした凹部１７０が設けられていてよく、かかる端子電極部１７の凹部１７０に対してセラミック基材２０の一部２０Ｂが配置されていてよい（図２Ａ参照）。凹部１７０は、端子電極部１７の厚さを相対的に小さくした部分である。凹部１７０は本開示における第二凹部に相当する。セラミック基材２０の一部２０Ｂは、本開示におけるセラミック基材の第二部分に相当する。図２Ａに示すように、端子電極部１７の凹部１７０にセラミック基材２０の一部２０Ｂが嵌まるようになっていてよい。これによっても、パッケージの外部端子間の沿面距離がセラミックによって確保され、封止樹脂層に覆われている内部の端子間距離をより短くできる。つまり、電子部品パッケージの小型化を図ることができる。
図示する態様から分かるように、ある態様では、セラミック基材２０は、端子電極部１７の凹部１７０に配置されると共に、ダイボンド部１２の凹部１２０にも配置されていてよい。換言すれば、セラミック基材２０の対向する一対の外縁部は、一方がダイボンド部１２の凹部１２０に嵌ってダイボンド部１２と接合されていると共に、他方が端子電極部１７の凹部１７０に嵌って端子電極部１７と接合されていてよい。
本開示の電子部品パッケージ１００に用いられるセラミック基材２０は、例えば、アルミナ、ジルコニア、窒化アルミニウムおよび窒化ケイ素から成る群から選択される少なくとも１つを含む基板であってよい。このように熱伝導性の高いセラミック基材（より具体的には、封止樹脂材よりも高い熱伝導性を呈するセラミック基材）を配置することでパッケージ下面における放熱性をさらに上げることができ、動作中のパッケージ温度を下げることができる。あくまでも１つの例示にすぎないが、セラミック基材２０は窒化アルミニウムから実質的に成っている。
セラミック基材２０の厚さは、金属部材１０の厚さよりも小さくてよく、それによって、ダイボンド部１２および／または端子電極部１７の凹部に対してセラミック基材２０が部分的に配置され得る。つまり、図２Ａに示すように、金属部材１０よりも厚さの小さいセラミック基材２０について対向する一対の外縁部）は、一方がダイボンド部１２の凹部１２０に嵌ってダイボンド部１２と接合されていると共に、他方が端子電極部１７の凹部１７０に嵌って端子電極部１７と接合されていてよい。あくまでも例示にすぎないが、セラミック基材２０の厚さは、０．１ｍｍ以上２．０ｍｍ以下であってもよく、０．２ｍｍ以上１．０ｍｍ以下であってもよい。
本開示の電子部品パッケージ１００に用いられる金属部材１０は、パッケージの放熱性に寄与するものであれば、いずれの材質から成るものであってもよい。例えば、金属部材１０の金属材質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１つであってよい。
金属部材１０は、めっきにより形成されてよく、乾式めっき層と湿式めっき層とを少なくとも有していてよい。より具体的には、金属部材１０は、セラミック基材２０と接する側に第一めっき層１０ａである乾式めっき層と、その上に位置付けられる第二めっき層１０ｂである湿式めっき層とから構成されていてよい（図２Ａおよび図２Ｂ参照）。この構成により、金属部材１０とセラミック基材２０とが互いにめっき接合されることになり、金属材との相性が一般に良くないと考えられるセラミック基材２０であっても密着性をより確保することができ、信頼性の向上につながる。第一めっき層１０ａにおいて、ダイボンド部１２とセラミック基材２０とが接触し、第一めっき層１０ａにおいて、端子電極部１７と前記セラミック基材２０とが接触していてもよい。
電子部品パッケージ１００では、乾式めっき層が相対的に小さい平均結晶粒径から成る層に相当し得る一方、湿式めっき層が相対的に大きい平均結晶粒径から成る層に相当し得る。換言すれば、金属部材１０が、第一めっき層１０ａと第二めっき層１０ｂとを含み、第一めっき層１０ａの平均結晶粒径は、第二めっき層１０ｂの平均結晶粒径よりも小さくてもよい。図２Ａおよび図２Ｂに示す態様から分かるように、「相対的に小さい平均結晶粒径から成る第一めっき層１０ａ」はセラミック基材１０と接する側に位置付けられている一方、「相対的に大きい平均結晶粒径から成る第二めっき層１０ｂ」は電子部品３０と接する側に位置付けられている。このような平均結晶粒径の異なる２層構造の金属部材１０は、セラミック基材との密着性の向上に寄与し得る。
あくまでも例示にすぎないが、第一めっき層１０ａの平均結晶粒径が２μｍ以下であってもよく、第二めっき層１０ｂの平均結晶粒径が５μｍ以上であってもよい。より具体的に例示すると、「第一めっき層１０ａにおける平均結晶粒径」が０より大きく２μｍ以下となっている一方、「第二めっき層１０ｂにおける平均結晶粒径」が５μｍ以上２０μｍ以下となっている。本開示でいう「結晶粒径」とは、図２Ｂに示されるような金属部材の厚さ方向に沿って切断した断面画像に基づいて算出される結晶粒径値を指している。例えば、「結晶粒径」は、そのような断面画像から得られる結晶粒の面積と同一面積を有する円の直径を意味しており、「平均結晶粒径」は、そのような結晶粒径を数平均（例えば５０個の数平均）として算出した値を意味している。
ここで、乾式めっき層、すなわち第一めっき層１０ａはＴｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１つの金属材料を含んでいてよい。一方、湿式めっき層、すなわち第二めっき層１０ｂはＣｕ（銅）、Ｎｉ（ニッケル）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１つの金属材料を含んでいてよい。このような金属材質から成る金属部材１０の２層構造に起因して、金属部材１０とセラミック基材２０とのより高い密着性がもたらされ得る。なお、電子部品パッケージ１００において露出している第一めっき層１０ａは後工程で選択的に除去することも可能である。
本開示の電子部品パッケージ１００に用いられる電子部品３０は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてもよい。あくまでも例示にすぎないが、かかる電子部品の種類としては、ＩＣ（例えばコントロールＩＣ）、インダクタ、コンデンサ、パワー半導体素子、発光素子（例えばＬＥＤ）、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。ある態様としては、電子部品パッケージ１００に用いられる電子部品３０がパワー半導体素子となっている。かかるパワー半導体素子としては、パワーデバイスまたはパワーモジュールに用いられ、高電圧・大電流でのスイッチング動作が望まれるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）およびワイドギャップ半導体素子などを挙げることができる。パワー半導体素子は発熱によるパッケージ全体の温度上昇が懸念されるが、本開示の放熱性により優れた電子部品パッケージではデバイスの温度上昇の抑制効果が発揮され得る。なお、半導体の開発が進展してパワーデバイスへの応用が視野に入っている現状などを踏まえると、電子部品３０として用いられるパワー半導体素子はワイドギャップ半導体素子であってよい。ワイドギャップ半導体としては、例えば、ＧａＮおよびＳｉＣが挙げられる。半導体素子がワイドギャップ半導体素子であることで、スイッチング損失が低く、変換効率がより高い電子部品パッケージが得られ、結果としてより望ましいパワーデバイスがもたらされる。
本開示の電子部品パッケージ１００に用いられる封止樹脂層４０は、絶縁性を供するものであればいずれの種類の材質から成る層であってもよい。例えば、封止樹脂層４０の材質は、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、フッ素樹脂、ポリイミド樹脂およびエポキシ樹脂から成る群から選択される少なくとも１つであってよい。封止樹脂層４０の厚さは、１．２ｍｍ〜６．０ｍｍ程度であってもよく、２．５ｍｍ〜４．０ｍｍ程度であってもよい。
電子部品パッケージのある１つの態様では、ダイボンド部と端子電極部とセラミック基材とが電子部品パッケージの下面にて面一となっている。具体的には、図１に示すようにダイボンド部１２の下面と端子電極部１７の下面とセラミック基材２０の下面とが互いに面一になっている。より具体的には、ダイボンド部１２、端子電極部１７およびセラミック基材２０は封止樹脂層４０とも面一になっていてよい。ダイボンド部１２および端子電極部１７を構成する金属部材１０が第一めっき層１０ａと第二めっき層１０ｂとを有する場合には、第一めっき層１０ａとセラミック基材２０と封止樹脂層４０とが互いに面一となっていてよい。このような構造によって、二次実装が実現できる。また、電子部品パッケージの下面で金属部材１０から成るダイボンド部１２および端子電極部１７が露出されているだけでなく、かかる金属部材１０に接合したセラミック基材２０も露出しているので、より高い放熱特性がもたらされ得る。具体的には、熱伝導率が低い封止樹脂層が下面に露出した従来形態と比べて、パッケージ全体の温度バラつきが少なくなり、発生した熱を効率的に基板方向に伝達させることができる。また、下面内の温度バラつきが少なくなるので、二次実装時における過渡熱特性およびはんだ実装性がより向上し、二次実装時のはんだ溶融がより均一となり得る。
電子部品パッケージのある１つの態様では、金属部材１０が非めっき金属部１０ｃを更に含んでいてよい（図３参照）。より具体的には、金属部材１０が、めっきにより形成された部分を含む場合、かかるめっきにより形成された部分とは異なる金属部が設けられていてよい。
本開示でいう「非めっき金属部」は、めっきとは異なる手法で形成された金属部のことを指している。例えば、非めっき金属部１０ｃは「パターン化処理が施されたリードフレーム」または「セラミック基材２０と嵌り合う個片化金属」などであってよい。めっき処理による金属部材１０の形成は、比較的時間を要し得るので、金属部材１０の一部を非めっき金属部とすることで、金属部材１０の形成時間の低減を図ることができる。
非めっき金属部１０ｃの材質は、熱電導性を有するものであれば特に制限はない。例えば、非めっき金属部１０ｃは銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１つの金属材料を含んでいてもよい。なお、非めっき金属部１０ｃの厚さは、セラミック基材２０の厚さと実質的に同じであってよい。換言すれば、非めっき金属部１０ｃの厚さは、０．１ｍｍ以上２．０ｍｍ以下であってもよく、０．２ｍｍ以上１．０ｍｍ以下であってもよい。
（本開示の一態様に係る電子部品パッケージの製造方法）
図４Ａから図４Ｄに、本開示の一態様に係る製造方法の概念を示す。まず、図４Ａに示すように、セラミック基材２０と、金属部材１０とが配置されたキャリア５０を準備する。次に、図４Ｂに示すように、金属部材１０をパターニング処理してダイボンド部１２と端子電極部１７とを形成した後、ダイボンド部１２上に電子部品３０を配置する。次に、図４Ｃに示すように、電子部品３０を覆うようにキャリア５０上に封止樹脂層４０を形成することにより、キャリア５０、セラミック基材２０、金属部材１０および電子部品３０を含むパッケージ前駆体６０を作製する。最後に、図４Ｄに示すように、パッケージ前駆体６０からキャリア５０を剥離する。
本開示の一態様に係る製造方法では、セラミック基材２０と接合した金属部材１０をパターニング処理してダイボンド部１２と端子電極部１７とを形成するが、これによって、金属部材１０とセラミック基材２０とが互いに部分的に重なり合うように接合された電子部品パッケージ１００が得られる。より具体的には、金属部材１０から成るダイボンド部１２の外縁下面とセラミック基材２０の外縁上面とが互いに接合した形態が得られ、また、金属部材１０から成る端子電極部１７の外縁下面とセラミック基材２０の外縁上面とが互いに接合した形態が得られることになる。
図４Ｂに示すパターニング処理において、金属部材１０のうちダイボンド部１２と端子電極部１７との間の領域２００を少なくとも除去する。つまり、ダイボンド部１２と端子電極部１７となる領域以外を少なくとも除去する。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成、露光、現像、およびエッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。
ある態様では、金属部材自体をめっき処理で形成する。より具体的には、キャリア上に設けたセラミック基材に対してめっき処理を行うことによって、セラミック基材上に金属部材を形成してよい。このようにすると、セラミック基材と金属部材とが互いにめっき接合されるので、製造される電子部品パッケージにて金属部材の熱をより効率的にセラミック基材へと伝えることが可能となる。
めっき処理としては、乾式めっきを実施した後で湿式めっきを実施してよい。より具体的には、セラミック基材２０と接するように乾式めっきを実施して乾式めっき層を形成した後、その乾式めっき層に対して湿式めっきを実施して湿式めっき層を形成してよい。これは、乾式めっき法を実施した後で湿式めっき法を実施することによって、「相対的に小さい平均結晶粒径から成る第一めっき層１０ａ」および「相対的に大きい平均結晶粒径から成る第二めっき層１０ｂ」を形成することを意味している。
乾式めっき層は典型的には非常に薄く形成できるのに対して、湿式めっき層は相対的に厚く形成できる。乾式めっき層は、例えば熱抵抗・電気抵抗が実質的に無視できるほど非常に薄く形成できる。換言すれば、乾式めっき層を下地層として用いることにより、湿式めっき層を厚く形成できるといえる。このような態様ゆえ、本開示の製造方法では、乾式めっき法で「相対的に小さい平均結晶粒径から成る下地層」を形成し、その後、湿式めっき法で「相対的に大きい平均結晶粒径から成る肉厚の層」を形成できる。
乾式めっき法には、物理気相堆積法（ＰＶＤ法）および化学気相堆積法（ＣＶＤ法）が含まれる。そして、物理気相堆積法（ＰＶＤ法）にはスパッタリング、真空蒸着およびイオンプレーディングなどが含まれる。一方、湿式めっき法には、電気めっき法（例えば電解めっき）、化学めっき法および溶融めっき法などが含まれる。
本開示の製造方法で作成されるパッケージ前駆体６０ではキャリア５０上にてダイボンド部１２と端子電極部１７とセラミック基材２０とが配置されている。よって、最終的にキャリア５０が剥離除去されることによって、ダイボンド部１２、端子電極部１７およびセラミック基材２０のそれぞれの下面が面一の状態となり得る。つまり、電子部品パッケージ１００の下面においてダイボンド部１２と端子電極部１７とセラミック基材２０とが面一となり得る。
本開示でいう「キャリア」とは、セラミック基材配置、金属部材形成および封止樹脂層形成の支持体として用いられ、最終的には剥離除去される部材を意味している。例示すれば、キャリアはシート状部材であってよく、例えば粘着性および／または可撓性を有するシート状部材であってよい。
ある態様では、ダイボンド部に電子部品を搭載するに先立って金属部材の表面を平坦化する処理を行う。特に、電子部品の搭載に先立ってダイボンド部の表面を平坦化してよい。これにより、電子部品のダイボンド時に電子部品の下にボイドが生じるのを防ぐことができ、長期信頼性を向上させることが可能となる。
（第１実施形態）
本開示の第１実施形態に係る製造方法について、図５Ａから図５Ｈを用いて説明する。
かかる実施形態は、
（ｉ）粘着性を有するキャリア上にセラミック基材を配置する工程、
（ｉｉ）めっき処理を実施し、セラミック基材を覆う金属部材を形成する工程、
（ｉｉｉ）金属部材をパターニング処理し、金属部材からダイボンド部と端子電極部とを形成する工程、
（ｉｖ）ダイボンド部上に電子部品を配置し、電子部品と端子電極部とを電気的に接続する工程、
（ｖ）電子部品、金属部材およびセラミック基材を覆うようにキャリア上に封止樹脂層を形成し、パッケージ前駆体を形成する工程、ならびに
（ｖｉ）キャリアをパッケージ前駆体から剥離し、それによって、封止樹脂層の表面からセラミック基材、ダイボンド部および端子電極部を露出させる工程
を含むことを特徴としている。
第１実施形態に従った本開示の製造方法をより具体的に説明していく。まず工程（ｉ）として、図５Ａおよび５Ｂに示すように、粘着性を有するキャリア５０上にセラミック基材２０を配置する。より具体的には、キャリア５０に対して貼り付けられるようにセラミック基材２０を設ける。
粘着性を有するキャリア５０は、例えば、基板と粘着層とから構成されたキャリアシートであってよい。つまり、図５Ａに示すように、支持基材５２上に粘着層５４が設けられた２層構造のキャリアシートを用いてよい。支持基材５２は可撓性を有していてよい。
支持基材５２としては、セラミック基材の配置ならびに金属部材および封止樹脂層の形成などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。例えば、支持基材５２の材質は、樹脂、金属、セラミック、またはそれらの組み合わせなどであってよい。支持基材５２の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材５２の金属としては、例えば、鉄、銅、アルミニウムまたはそれらの合金などを挙げることができる。支持基材５２の材質は、例えば、ステンレス材であってよい。支持基材５２のセラミックとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材５２自体の厚さは、例えば０．１ｍｍ以上２．０ｍｍ以下であってよい。
一方、粘着層５４は、セラミック基材に対して粘着性を有するものであれば特に制限はない。例えば、粘着層５４自体は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも１つの接着性材料を含んでいてもよい。粘着層５４の厚さは、２μｍ以上５０μｍ以下であってもよく、５μｍ以上２０μｍ以下であってもよい。粘着層５４の厚さは、例えば１０μｍである。粘着層５４として、例えばＰＥＴフィルムなどの樹脂薄層の両主面に対して接着剤層が形成されたテープを用いてもよい。
キャリア５０上に設けられるセラミック基材２０は、単一に限らず、図示するように２つ以上であってよい。セラミック基材２０は、例えば、アルミナ、ジルコニア、窒化アルミニウムおよび窒化ケイ素から成る群から選択される少なくとも１つを含む基板であってよい。なお、かかる材料を主原料とした複合材料を含んだ基板をセラミック基材２０として用いてもよい。また、熱伝導性などの観点からセラミック基材２０自体の厚さは、例えば０．１ｍｍ以上２．０ｍｍ以下であってよい。
工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図５Ｃに示すように、めっき処理を実施し、セラミック基材２０を覆う金属部材１０を形成する。
かかるめっき処理の工程においては、図５Ｃおよび図５Ｈに示すように、「相対的に小さい平均結晶粒径から成る第一めっき層１０ａ」を形成した後、「相対的に大きい平均結晶粒径から成る第二めっき層１０ｂ」を形成することによって、金属部材１０の形成を行ってよい。図５Ｈは、金属部材１０に含まれる、第一めっき層１０ａと第二めっき層１０ｂとを拡大して模式的に示した断面図である。例えば、第一めっき層１０ａの平均結晶粒径が２μｍ以下となる一方、第二めっき層１０ｂの平均結晶粒径が５μｍ以上となるように金属部材１０を形成してよい。より具体的に例示すると、「第一めっき層１０ａにおける平均結晶粒径」が０より大きく２μｍ以下となる一方、「第二めっき層１０ｂにおける平均結晶粒径」が５μｍ以上２０μｍ以下となるようにしてよい。このような第一めっき層１０ａおよび第二めっき層１０ｂは、各種めっき法を利用することによって形成できる。例えば、乾式めっき法を実施した後で湿式めっき法を実施することによって、「相対的に小さい平均結晶粒径から成る第一めっき層１０ａ」および「相対的に大きい平均結晶粒径から成る第二めっき層１０ｂ」を形成できる。換言すれば、乾式めっき法で「相対的に小さい平均結晶粒径から成る下地層」を形成し、その後、湿式めっき法で「相対的に大きい平均結晶粒径から成る肉厚の層」を形成してよい。湿式めっき法を用いることにより金属部材１０を厚く設けることができるので、金属部材１０は「放熱部材」などとして利用できる。乾式めっき法を用いて第一めっき層１０ａを形成することにより、湿式めっき法で第二めっき層１０ｂを厚くかつ密着力良く形成できる。あくまでも例示にすぎないが、乾式めっき層である第一めっき層１０ａの厚さは１００ｎｍ以上３０００ｎｍ以下であり、湿式めっき層である第二めっき層１０ｂの厚さは１８μｍ以下５００μｍ以下である。
乾式めっき法としては、物理気相堆積法（ＰＶＤ法）または化学気相堆積法（ＣＶＤ法）を実施してよい。物理気相堆積法（ＰＶＤ法）にはスパッタリング、真空蒸着およびイオンプレーディングなどが挙げられる。一方、湿式めっき法としては、電気めっき法（例えば電解めっき）、化学めっき法または溶融めっき法などを実施してよい。ある態様として、本開示の製造方法では、乾式めっき法としてスパッタリングを実施し、湿式めっき法として電気めっき法を実施してよい。
乾式めっき法によって形成される第一めっき層１０ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１つの金属材料を含んでいてもよい。一方、湿式めっき法によって形成される第二めっき層１０ｂは、Ｃｕ（銅）、Ｎｉ（ニッケル）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１つの金属材料を含んでいてもよい。あくまでも一例にすぎないが、第一めっき層１０ａは、単一層として形成することに限らず、複数の層として形成してもよい。例えば、第一めっき層１０ａとして、スパッタリングによりＴｉ層とＣｕ層とを形成してよい。この場合、かかる２層構造のスパッタ層上に第二めっき層１０ｂとして厚いＣｕめっき層を電解めっきで形成してよい。
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図５Ｄに示すように、金属部材１０をパターニング処理してダイボンド部１２と端子電極部１７とを形成する。具体的には、金属部材１０のうちダイボンド部１２と端子電極部１７との間の領域２００を少なくとも除去する。図示するように、セラミック基材２０の上面の少なくとも一部が露出するように、ダイボンド部１２と端子電極部１７との間に位置する金属部材１０の領域２００を除去してよい。
パターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成、露光、現像、およびエッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を行ってよい。
なお、図５Ｃに示す工程または図５Ｄに示す工程において、金属部材１０の表面を平坦化する処理を行ってよい。つまり、金属部材１０の形成後かつパターニング処理前、あるいは、パターニング処理後かつ電子部品の実装前において金属部材１０の平坦化処理を行ってよい。例えば、金属部材１０の表面の凹凸を研磨加工に付して平坦化処理を実施してもよい。金属部材１０の平坦化によって、ダイボンド部１２上に配置される電子部品３０の信頼性をより向上させたり、電子部品３０とダイボンド部１２との間の空隙を減じて放熱特性をより向上させたりできる。また、金属部材１０の形成後またはそのパターニング処理後においては、金属部材１０とは異なる材質を含む別種の金属層を形成してもよい、例えば、金属部材１０の表面に別種の金属層を形成してよい。かかる別種の金属層の材質としては、例えば、後刻の工程のワイヤボンディング実装またはフリップチップ実装の種類に合わせて金属材料を選択してよい。特に、対象となる表面を被覆するように別種の金属層を設けてよい。あくまでも例示にすぎないが、後刻の工程においてアルミニウム・ワイヤでワイヤボンディングを行う際には対象の表面をニッケル（Ｎｉ）で被覆してよい。被覆方法としてはめっき処理を利用してよい。端子電極部の表面などをそのように処理すると、ワイヤと端子電極部１７との密着性をより向上させることができる。
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、図５Ｅに示すように、ダイボンド部１２上に電子部品３０を配置し、電子部品３０と端子電極部１７とを電気的に接続する。より具体的にいえば、例えば、ダイボンド部１２上に電子部品３０を固着させ、ワイヤなどの金属線７０でもって電子部品３０の端子と端子電極部１７とを電気的に接続する。
ダイボンド部１２に固着する電子部品３０は、パワー半導体素子であってよい。例えば、パワー半導体素子としてワイドギャップ半導体素子を用いてよい。このようなパワー半導体素子の場合、スイッチング損失が低く、変換効率がより高い電子部品パッケージを得ることが可能となる。なお、図中では電子部品３０として単一の半導体素子が示されているが、複数個の電子部品３０を使用してもよい。
ダイボンド部１２上への電子部品３０の固着方法は、常套的に用いられるダイボンド法を用いてよい。つまり、はんだ材料、導電性接着剤、金属ナノ粒子材料またはそれらの組み合わせなどを用いて電子部品３０を実装してよい。
電子部品３０と端子電極部１７とを電気的に接続するワイヤとしての金属線７０は、常套的なワイヤボンディングに用いられる材料から成るものであれば特に限定されない。例えば、金属線７０は、金、アルミニウムおよび銅から成る群から選択される少なくとも１つの金属材料を含んでいてもよい。なお、図中では電子部品３０と端子電極部１７との電気的な接続をワイヤボンディングで行う形態で示しているが、必ずしもそれに限定されない。例えば、フリップチップ実装でパッケージ化することも可能であり、それによって、より小型な電子部品パッケージを得ることも可能となる。
工程（ｉｖ）に引き続いて工程（ｖ）を実施する。つまり、図５Ｆに示されるように、電子部品３０、金属部材１０およびセラミック基材２０を覆うようにキャリア５０上に封止樹脂層４０を形成する。より具体的には、セラミック基材２０、それに接合した金属部材１０から構成されたダイボンド部１２および端子電極部１７、ならびに、ダイボンド部１２上に配置された電子部品３０を覆うように封止樹脂層４０を形成する。このように封止樹脂層４０を形成することでパッケージ前駆体６０が得られることになる。
封止樹脂層４０は、樹脂原料をスピンコート法、ドクターブレード法またはポッティング法などによってキャリア５０の粘着層５４上に塗布した後で熱処理または光照射などに付すことによって設けることができる。すなわち、塗布した樹脂原料を熱硬化または光硬化させることによって封止樹脂層４０を設けることができる。あるいは、別法にてキャリア５０の粘着層５４に対して樹脂フィルムなどを貼り合わせることによって封止樹脂層４０を設けてもよい。さらには、未硬化状態の粉体状または液状の封止樹脂を金型に充填し、加熱硬化により封止樹脂層４０を設けることができる。
封止樹脂層４０の材質は、絶縁性を供するものであればいずれの種類の材質であってもよい。例えば封止樹脂層４０の材質は、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、フッ素樹脂、ポリイミド樹脂およびエポキシ樹脂から成る群から選択される少なくとも１つであってよい。封止樹脂層４０の厚さは、１．２ｍｍ以上６．０ｍｍ以下程度であってもよく、２．５ｍｍ以上４．０ｍｍ以下程度であってもよい。
工程（ｖ）に引き続いて工程（ｖｉ）を実施する。つまり、図５Ｆおよび５Ｇに示されるように、パッケージ前駆体６０からキャリア５０を剥離する。それによって、封止樹脂層４０の表面からセラミック基材２０、ダイボンド部１２および端子電極部１７を露出させる。
パッケージ前駆体６０ではダイボンド部１２、端子電極部１７、セラミック基材２０および封止樹脂層４０がキャリア５０上に直接設けられているので、かかるキャリア５０の剥離によって、ダイボンド部１２、端子電極部１７、セラミック基材２０および封止樹脂層４０が互いに面一となった形態になる。
電子部品３０の実装温度によっては、キャリア５０の剥離は図５Ｃまたは図５Ｄに示す工程後に行ってもよい。つまり、金属部材１０の形成後かつパターニング処理前、あるいは、パターニング処理後かつ電子部品の実装前において、キャリア５０の剥離を行ってもよい。ただし、図５Ｆおよび図５Ｇに示すように、封止樹脂層４０の形成後にキャリア５０の剥離を行うと、例えば、後の工程のハンドリング性が良くなる。
以上のような工程を経ることによって、所望の電子部品パッケージ１００を得ることができる。なお、以上の工程の後に、例えばダイシング処理を行っても良い。
このように作製された電子部品パッケージ１００は、その下面において、熱伝導に優れたセラミック基材２０に接合した金属部材１０から構成されたダイボンド部１２と端子電極部１７が露出している。それゆえ、熱伝導率が低い封止樹脂層が下面に露出した従来のパッケージ形態に比べて、本開示の電子部品パッケージ１００は、全体の温度バラつきが少なくなり、発生した熱を下方へとより効率的に伝達させることができる。また、本開示の電子部品パッケージ１００では、下面内の温度バラつきが小さくなることで二次実装時の過渡熱特性およびはんだ実装性が向上し、その結果、二次実装時により均一なはんだ溶融がもたらされ得る。
さらに、本開示の電子部品パッケージ１００では、高電圧・大電流が用いられるパッケージに求められる沿面の絶縁性が下面に露出したセラミック基材２０によって確保されているためパッケージ内部の端子間距離を短くすることができる。したがって、本開示の電子部品パッケージ１００は、パッケージ全体の小型化とワイヤまたは配線のインダクタンス低減とを図ることができる。
（第２実施形態）
次に、本開示の第２実施形態に係る製造方法について、図６Ａから図６Ｇを用いて説明する。
かかる実施形態は、
（ｉ）粘着性を有するキャリア上にセラミック基材および非めっき金属部を配置する工程、
（ｉｉ）めっき処理を実施してセラミック基材および非めっき金属部を覆うめっき層を形成することによって、めっき層と非めっき金属部とが組み合わされた金属部材を得る工程、
（ｉｉｉ）金属部材をパターニング処理し、金属部材からダイボンド部と端子電極部とを形成する工程、
（ｉｖ）ダイボンド部上に電子部品を配置し、電子部品と端子電極部とを電気的に接続する工程、
（ｖ）電子部品、金属部材およびセラミック基材を覆うようにキャリア上に封止樹脂層を形成し、パッケージ前駆体を得る工程、ならびに
（ｖｉ）キャリアをパッケージ前駆体から剥離し、それによって、封止樹脂層の表面からセラミック基材、ダイボンド部および端子電極部を露出させる工程
を含むことを特徴としている。ここで、非めっき金属部は本開示における第一金属部に相当し、めっき層は本開示における第二金属部に相当する。
図６Ａから図６Ｇを参照しながら、第２実施形態に従った本開示の製造方法をより具体的に説明していく。なお、図６Ａから図６Ｇにおいて、図５Ａから図５Ｈと同じ構成要素については同じ符号を用いている。また、第１実施形態と重複する部分についての説明は省略する。
まず、工程（ｉ）として、図６Ａおよび図６Ｂに示すように、粘着性のキャリア５０上にセラミック基材２０および非めっき金属部１０ｃを配置する。より具体的には、キャリア５０上に貼り付けられるように、セラミック基材２０および非めっき金属部１０ｃを配置する。
非めっき金属部１０ｃは、パターン化処理が施されたリードフレーム、または、セラミック基材２０にはめ込むことができるように個片化した金属材であってよい。かかる非めっき金属部１０ｃの金属材質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１つの材料であってよい。非めっき金属部１０ｃの厚みは、セラミック基材２０と同程度であってよく、０．１ｍｍ以上２．０ｍｍ以下であってもよく、０．２ｍｍ以上１．０ｍｍ以下であってもよい。
ある態様では、図示するように、非めっき金属部１０ｃをセラミック基材２０に対して面一となるように設けてよい。より具体的には、非めっき金属部１０ｃの上面とセラミック基材２０の上面とが同一平面上に位置付けられるように非めっき金属部１０ｃとセラミック基材２０とを互いに隣接して設けてよい。
次いで、工程（ｉｉ）として、めっき処理によりセラミック基材２０を覆う第一めっき層１０ａおよび第二めっき層１０ｂを形成する。この工程によって、めっき層と非めっき金属部１０ｃとが組み合わされた金属部材１０を得る（図６Ｃ参照）。かかるめっき処理は、上記の第１実施形態と同様であってよい。
めっき層と非めっき金属部とが組み合わされた金属部材１０を得た後、工程（ｉｉｉ）として、かかる金属部材１０をパターニング処理し、金属部材１０からダイボンド部１２と端子電極部１７とを形成する（図６Ｄ参照）。次いで、工程（ｉｖ）として、ダイボンド部１２上に電子部品３０を配置し、電子部品３０と端子電極部１７とを電気的に接続する。例えば、図６Ｅに示すように、ダイボンド部１２上に電子部品３０を固着させ、ワイヤなどの金属線７０でもって電子部品３０の端子と端子電極部１７とを電気的に接続する。次いで、工程（ｖ）として、電子部品３０、金属部材１０およびセラミック基材２０を覆うようにキャリア５０上に封止樹脂層４０を形成する。より具体的には、セラミック基材２０、それに接合した金属部材１０から構成されたダイボンド部１２および端子電極部１７、ならびに、ダイボンド部１２上に配置された電子部品３０を覆うようにキャリア５０上に封止樹脂層４０を形成する。このように封止樹脂層４０を形成することによって、パッケージ前駆体６０が得られることになる。
最終的には、工程（ｖｉ）として、キャリア５０をパッケージ前駆体６０から剥離し、封止樹脂層４０の表面からセラミック基材２０、ダイボンド部１２、端子電極部１７を露出させる（図６Ｆおよび図６Ｇ参照）。これによって、電子部品パッケージ１００を得ることができる。第１実施形態と比較すると、電子部品パッケージ１００としては同様の効果が奏されつつも、金属部材１０に非めっき金属部１０ｃを含ませることでめっき処理にかかる時間を短縮させることができる。また、非めっき金属部１０ｃの材質またはその表面粗さなどによっては、キャリアの剥離の簡略化を図ることも可能である。
以上、本開示に係る実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。したがって、本開示はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
上記で図示した態様ではセラミック基材２０がダイボンド部１２から端子電極部１７まで延びている形態を示したが、これに限定されない。例えば、高放熱性が特に要求されない電子部品パッケージにおいては、ダイボンド部１２の外縁に位置する凹部１２０にのみセラミック基材が配置された形態であってもよい。
本開示の電子部品パッケージおよびその製造方法は、エレクトロニクス実装分野の各種用途に用いることができる。例えば、本開示の一態様に係る電子部品パッケージおよびその製造方法は、高電圧・大電流を使用する半導体素子のパッケージ、ＬＥＤパッケージおよび部品内蔵モジュールなどに適用できる。
１０ 金属部材
１０ａ 第一めっき層
１０ｂ 第二めっき層
１０ｃ 非めっき金属部
１２ ダイボンド部、
１７ 端子電極部
２０ セラミック基材
３０ 電子部品
４０ 封止樹脂層
５０ キャリア
５２ 支持基材
５４ 粘着層
６０ パッケージ前駆体
７０ 金属線
１００ 電子部品パッケージ
１２０、１７０ 凹部
２００ 領域

Claims (9)

  1. 封止樹脂層、
    前記封止樹脂層に埋設され、ダイボンド部と前記ダイボンド部の外側に位置する端子電極部とを含む金属部材、
    前記封止樹脂層に埋設されたセラミック基材、および
    前記ダイボンド部上に配置された電子部品を備え、
    平面視において、前記ダイボンド部と前記セラミック基材とが互いに部分的に重なり合って接触しており、
    平面視において、前記端子電極部と前記セラミック基材とが互いに部分的に重なり合って接触しており、
    前記電子部品と前記端子電極部とが電気的に接続されており、
    前記金属部材が、第一めっき層と第二めっき層とを含み、
    前記第一めっき層の平均結晶粒径は前記第二めっき層の平均結晶粒径よりも小さい、電子部品パッケージ。
  2. 前記ダイボンド部の外縁の下面と前記セラミック基材の外縁の上面とが接触している、
    請求項１に記載の電子部品パッケージ。
  3. 前記ダイボンド部の外縁に第一凹部が設けられており、
    前記第一凹部に前記セラミック基材の第一部分が配置されている、
    請求項１または２に記載の電子部品パッケージ。
  4. 前記端子電極部の外縁の下面と前記セラミック基材の外縁の上面とが接触している、
    請求項１に記載の電子部品パッケージ。
  5. 前記端子電極部の外縁に第二凹部が設けられており、
    前記第二凹部に前記セラミック基材の第二部分が配置されている、
    請求項１または２に記載の電子部品パッケージ。
  6. 前記ダイボンド部と前記端子電極部と前記セラミック基材とが前記電子部品パッケージの下面にて面一となっている、
    請求項１から５のいずれかに記載の電子部品パッケージ。
  7. 前記第一めっき層において、前記ダイボンド部と前記セラミック基材とが接触し、
    前記第一めっき層において、前記端子電極部と前記セラミック基材とが接触している、 請求項１から６のいずれかに記載の電子部品パッケージ。
  8. 前記電子部品がパワー半導体素子である、
    請求項１から７のいずれかに記載の電子部品パッケージ。
  9. 前記パワー半導体素子がワイドギャップ半導体素子である、
    請求項８に記載の電子部品パッケージ。
JP2017084662A 2016-06-02 2017-04-21 電子部品パッケージおよびその製造方法 Active JP6868455B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016111209 2016-06-02
JP2016111209 2016-06-02

Publications (2)

Publication Number Publication Date
JP2017220663A JP2017220663A (ja) 2017-12-14
JP6868455B2 true JP6868455B2 (ja) 2021-05-12

Family

ID=60483501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017084662A Active JP6868455B2 (ja) 2016-06-02 2017-04-21 電子部品パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US10083889B2 (ja)
JP (1) JP6868455B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067114B2 (ja) * 2018-02-27 2022-05-16 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
DE102020133985A1 (de) 2020-12-17 2022-06-23 Tdk Electronics Ag Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH0273653A (ja) 1988-09-08 1990-03-13 Nec Corp 半導体装置用パッケージ
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP3178452B2 (ja) * 1999-02-24 2001-06-18 日本電気株式会社 半導体装置用パッケージとその実装構造
JP2000260915A (ja) 1999-03-11 2000-09-22 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
US6770959B2 (en) * 2000-12-15 2004-08-03 Silconware Precision Industries Co., Ltd. Semiconductor package without substrate and method of manufacturing same
JP2004119765A (ja) 2002-09-27 2004-04-15 Hitachi Kokusai Electric Inc 半導体装置
JP2006156447A (ja) 2004-11-25 2006-06-15 Kyocera Corp 発光素子用配線基板ならびに発光装置およびその製造方法
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP2007036172A (ja) 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
US7872345B2 (en) * 2008-03-26 2011-01-18 Stats Chippac Ltd. Integrated circuit package system with rigid locking lead
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
JP2010283265A (ja) 2009-06-08 2010-12-16 Mitsubishi Electric Corp 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
MY171813A (en) * 2009-11-13 2019-10-31 Semiconductor Components Ind Llc Electronic device including a packaging substrate having a trench
JP2011253846A (ja) * 2010-05-31 2011-12-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP6271867B2 (ja) 2012-07-31 2018-01-31 京セラ株式会社 電子部品搭載用基板
US9368469B2 (en) * 2012-08-30 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method of manufacturing same
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
JP6172966B2 (ja) * 2013-02-19 2017-08-02 シチズン時計株式会社 光学素子用基板及び光学素子パッケージの製造方法並びに光学素子用基板及び光学素子パッケージ
MY184608A (en) * 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages

Also Published As

Publication number Publication date
US20170352603A1 (en) 2017-12-07
US10083889B2 (en) 2018-09-25
JP2017220663A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
US7846779B2 (en) Power device package and method of fabricating the same
US20140264383A1 (en) Semiconductor device and manufacturing method of the same
US7838978B2 (en) Semiconductor device
KR20090093163A (ko) 전력 소자 패키지 및 그 제조 방법
US8097936B2 (en) Component, power component, apparatus, method of manufacturing a component, and method of manufacturing a power semiconductor component
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
US10424542B2 (en) Semiconductor device
US8786064B2 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
WO2014097643A1 (ja) 電子部品パッケージおよびその製造方法
JP6057927B2 (ja) 半導体装置
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009277949A (ja) 半導体装置とその製造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP2017028174A (ja) 半導体装置
US10236244B2 (en) Semiconductor device and production method therefor
US11152286B2 (en) Power semiconductor module device
JP2016086082A (ja) 電子部品パッケージおよびその製造方法
JP7026688B2 (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法
JP2016004915A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
KR20130045607A (ko) 전력 모듈 패키지
JP2009147095A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R151 Written notification of patent or utility model registration

Ref document number: 6868455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151