JP5624696B1 - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5624696B1
JP5624696B1 JP2014528745A JP2014528745A JP5624696B1 JP 5624696 B1 JP5624696 B1 JP 5624696B1 JP 2014528745 A JP2014528745 A JP 2014528745A JP 2014528745 A JP2014528745 A JP 2014528745A JP 5624696 B1 JP5624696 B1 JP 5624696B1
Authority
JP
Japan
Prior art keywords
electronic component
layer
carrier
metal plating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014528745A
Other languages
English (en)
Other versions
JPWO2014097642A1 (ja
Inventor
享 澤田
享 澤田
中谷　誠一
誠一 中谷
山下　嘉久
嘉久 山下
川北晃司
晃司 川北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP5624696B1 publication Critical patent/JP5624696B1/ja
Publication of JPWO2014097642A1 publication Critical patent/JPWO2014097642A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20642—Length ranges larger or equal to 200 microns less than 300 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20643—Length ranges larger or equal to 300 microns less than 400 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20644—Length ranges larger or equal to 400 microns less than 500 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20645—Length ranges larger or equal to 500 microns less than 600 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本発明の電子部品パッケージを製造するための方法は、キャリア上にて第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後で該キャリアを剥離除去し、それによって、第１電子部品の電極および第２電子部品の少なくとも一方の電極が封止樹脂層の表面から露出するように第１電子部品および第２電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ている。本発明の電子部品パッケージの製造方法では、第１電子部品および第２電子部品の配置に際しては、第１電子部品および第２電子部品の高さレベルが相互に異なるように第１電子部品および第２電子部品を位置付ける。また、キャリアの除去後においては、第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する。

Description

本発明は、電子部品パッケージおよびその製造方法に関する。より詳細には、本発明は電子部品を備えたパッケージ品およびその製造方法に関する。
電子機器の進展に伴い、エレクトロニクス分野では様々な実装技術が開発されている。例示すると、ＩＣやインダクタなどの電子部品の実装技術（パッケージング技術）として、回路基板やリードフレームを用いた実装技術が存在する。つまり、一般的な電子部品のパッケージ形態としては「回路基板を用いたパッケージ」および「リードフレームを用いたパッケージ」などが存在する。
「回路基板を用いたパッケージ」（図１４（ａ）参照）は、回路基板上に電子部品が実装された形態を有している。かかるパッケージの種類としては「ワイヤボンディング型（Ｗ／Ｂ型）」と「フリップチップ型（Ｆ／Ｃ型）」とが一般に存在する。「リードフレーム・タイプ」（図１４（ｂ）参照）は、リードやダイパッドなどから成るリードフレームを含んだ形態を有している。リードフレーム・タイプのパッケージ、回路基板を用いたパッケージともに、各種の電子部品がはんだ付けなどでボンディングされている。
米国特許第７９２７９２２号公報 米国特許第７２０２１０７号公報 特表２００８−５２２３９６号公報
しかしながら、従来の技術においては、放熱特性および高密度実装における接続信頼性の点で十分ではないという問題がある。
本発明は、かかる点に鑑みてなされてものであり、それゆえ、放熱特性および高密度実装における接続信頼性の向上を実現する電子部品パッケージおよびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る電子部品パッケージの製造方法は、
キャリア上にて第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後でキャリアを剥離除去し、それによって、第１電子部品および第２電子部品の少なくとも一方の電極が封止樹脂層の表面から露出するように第１電子部品および第２電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、
第１電子部品および第２電子部品の配置に際しては、第１電子部品および第２電子部品の高さレベルが相互に異なるように第１電子部品および第２電子部品を位置付け、また
キャリアの除去後においては、第１電子部品の電極露出面および第２電子部品の少なくとも一方の電極露出面と接する金属めっき層を形成する手順を有している。
また、本発明の一態様に係る電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された第１電子部品および第２電子部品であって、それらの電極が封止樹脂層の表面と面一状態となっている第１電子部品および第２電子部品、ならびに
第１電子部品の電極に接続された金属めっきパターン層Ａおよび第２電子部品の電極に接続された金属めっきパターン層Ｂ
を有して成り、
封止樹脂層の表面の一部が凹面となっており、第１電子部品および第２電子部品のいずれか一方の電極が該凹面と面一状態となっており、それによって、第１電子部品の電極と第２の電子部品の電極とが非同一平面上に位置し、また
金属めっきパターン層が、相対的に外側に位置付けられた湿式めっき層と相対的に内側に位置付けられた乾式めっき層とから成る積層構造を有している。
本発明の電子部品パッケージによれば、電子部品に、直接、金属めっき層を形成することにより、放熱特性および高密度実装における接続信頼性の向上を実現することができる。
図１は本発明の電子部品パッケージ製造方法の概念を示した模式図である。 図２Ａは本発明の電子部品パッケージ製造方法の概念を示した模式図である。 図２Ｂは本発明の電子部品パッケージ製造方法の概念を示した模式図である。 図３は第１実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図４は第１実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図５は第２実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図６は第２実施形態の製造方法から得られる電子部品パッケージの構成を模式的に示した断面図である。 図７は第３実施形態に従った本発明の電子部品パッケージの製造方法を模式的に示した工程断面図である。 図８は第３実施形態に従った本発明の電子部品パッケージの構成を模式的に示した断面図である。 図９は複数の電子部品設置領域を有する電子部品パッケージ前駆体を得る際の態様を模式的に表した模式図である。 図１０は本発明に従った発光素子パッケージの製造方法を模式的に示した工程断面図である。 図１１は第１実施形態に従った本発明の電子部品パッケージの構成を模式的に示した断面図である。 図１２は本発明における「面接触（直接接合もしくは面接合）」を説明するための模式図である。 図１３は本発明に従った発光素子パッケージ形態の電子部品パッケージの構成を示した断面図である。 図１４は従来技術の電子部品パッケージの構成態様を模式的に示した断面図である。
（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した従来のパッケージ技術に関し、以下の問題が生じることを見出した。
「回路基板を用いたパッケージ」（図１４（ａ）参照）は、高密度実装を実現できるものの、回路基板を用いているので放熱性の点では課題を残している。また、基板コスト自体も無視できず、コスト的には必ずしも満足のいくものとはいえない。更に、そもそもワイヤーボンディグやフリップチップ実装を行うためのコストも無視できず、更なるコスト低減が望まれている（例えば、フリップチップ実装では高価なマウンターが必要である）。
「リードフレーム・タイプ」（図１４（ｂ）参照）は、リードフレームで微細な加工が困難であるため、高密度な実装には向かない。更に両タイプともに、はんだ付けがなされているので、全体を樹脂で封止した場合、いわゆる“はんだフラッシュ”の問題が懸念され、接続信頼性の点では必ずしも満足のいくものとはいえない。つまり、モジュール実装はんだ付けにおける加熱に際して、パッケージ内の部品接合に用いられているはんだ材料が、再溶融してしまい、微細な隙間に浸み出たり（フラッシュ）、短絡を起こしたりする虞がある。
本発明はかかる事情に鑑みて為されたものである。即ち、本発明の主たる目的は、好適な放熱特性および高密度実装における接続信頼性の向上を実現することである。
このため、本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、上記目的が達成された電子部品パッケージおよびその製造方法の発明に至った。具体的には、本発明の一態様では、電子部品パッケージを製造するための方法であって、
キャリア上にて第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後でキャリアを剥離除去し、それによって、第１電子部品および第２電子部品の少なくとも一方の電極が封止樹脂層の表面から露出するように第１電子部品および第２電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、
第１電子部品および第２電子部品の配置に際しては、第１電子部品および第２電子部品の高さレベルが相互に異なるように第１電子部品および第２電子部品を位置付け、また
キャリアの除去後においては、第１電子部品および第２電子部品の前記少なくとも一方の電極の露出面と接するように金属めっき層を形成することを特徴とする、電子部品パッケージの製造方法が提供される。
かかる本発明の一態様に係る電子部品パッケージの製造方法の特徴の１つは、第１電子部品および第２電子部品の配置に際して、第１電子部品および第２電子部品の高さレベルが相互に異なるように位置付けることであり、それによって、最終的に第１電子部品の電極と第２電子部品の電極とを異なる平面上で封止樹脂層から露出させることである。
また、本発明の一態様では、上記製造方法によって得られる電子部品パッケージも提供される。かかる電子部品パッケージは、
封止樹脂層、
封止樹脂層に埋設された第１電子部品および第２電子部品であって、それらの電極が封止樹脂層の表面と面一状態となって封止樹脂層の表面から露出している第１電子部品および第２電子部品、および
第１電子部品の電極に接続された金属めっきパターン層Ａおよび第２電子部品の電極に接続された金属めっきパターン層Ｂ
を有して成り、
封止樹脂層の表面の一部が凹面となっており、第１電子部品および第２電子部品のいずれか一方の電極が該凹面と面一状態となっており、それによって、第１電子部品の電極と第２の電子部品の電極とが非同一平面上に位置し、また
金属めっきパターン層が、相対的に外側に位置付けられた湿式めっき層と相対的に内側に位置付けられた乾式めっき層とから成る積層構造を有している。
本発明の一態様に係る電子部品パッケージの特徴の１つは、封止樹脂層の表面の一部が凹面となっており、第１電子部品および第２電子部品のいずれか一方の電極が凹面と面一状態となっており、それによって、第１電子部品の電極と第２電子部品の電極とが非同一平面上に位置していると共に、金属めっきパターン層が、相対的に外側に位置付けられた湿式めっき層と相対的に内側に位置付けられた乾式めっき層とから成る積層構造を有していることである。
上述したように、本発明の一態様に従えば、望ましい放熱特性および高密度な接続信頼性を達成できると共に、低廉な実装コストのパッケージングが実現される。
“放熱特性”についていえば、本発明の一態様はワイヤボンディングやバンプを介した実装を行っておらず（即ち、パッケージがワイヤボンディングレス・バンプレスとなっており）、電子部品からの熱が金属めっき層、即ち、金属めっきパターン層を介して効率良く放熱されるようになっている。特に、金属めっき層を熱伝導性の高い銅などの材質から形成でき、かつ、“厚みの大きい金属めっき層”として設けることができるので、それを介して効率よく熱を外部へと逃がすことができる。
また、本発明の一態様では“はんだ付け”を行わずにパッケージングを達成しており、即ち“はんだ材料”を用いないパッケージが実現されている。それゆえ、“はんだフラッシュ”なる不都合は回避されており、その点で“接続信頼性”の向上を図ることができる。
更には、本発明の一態様では電子部品に応じて“異なる厚みの金属めっき層”を形成できるため、“高密度実装を満たす金属めっき層の形成”と上述の“放熱特性を満たす厚みの大きい金属めっきパターン層の形成”とを同一のパッケージで両立することができる。即ち、極めて狭ピッチな接続や微細なパターンが要求される電子部品に対しては接続部および配線部領域の金属めっき層の厚みを小さくすることで“高密度な金属めっきパターン層の形成”を実現でき（一般的に微細パターンの形成は金属厚みが小さいほど容易である）、大電流による動作が必要で放熱性が要求される電子部品に対して金属めっき層の厚みを大きくすることで“より放熱特性の高い金属めっきパターン層の形成”を実現できる。
また更には、本発明の一態様のパッケージは“基板レス構造”となっている。この“基板レス”は、基板を用いていないので、その分だけ低コスト製造に寄与する。また、ワイヤボンディングやフリップチップ実装などと比べて簡易なプロセスでパッケージングできるので、その点でも低コスト化を図ることができる。
以下にて、本発明の一態様の電子部品パッケージおよびその製造方法を詳細に説明する。尚、図面に示す各種の要素は、本発明の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なり得ることに留意されたい。
［本発明の製造方法］
まず、本発明の一態様に係る電子部品パッケージの製造方法について説明する。本発明の一態様に係る製造方法は、図１に示されるように、キャリアを利用したパッケージ前駆体の形成に際して、第１電子部品および第２電子部品の高さレベルが相互に異なるようにそれらをキャリア上に位置付けることを特徴としている。
パッケージ前駆体は、キャリア上で第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後で、かかるキャリアを剥離除去することによって得ることができる。特に、電子部品配置および封止樹脂層形成の支持体として機能したキャリアを最終的に剥離除去することによって、第１電子部品の電極および第２電子部品の電極を封止樹脂層の表面から露出させ、パッケージ前駆体を得ることができる（後述する図３、５および７参照）。特に本発明では、キャリア上への電子部品の配置に際して、第１電子部品および第２電子部品をそれらの高さレベル（例えば電極面レベル）が相互に異なるように位置付けて配置する。
本明細書において「第１電子部品および第２電子部品の高さレベルが相互に異なるように位置付ける」とは、第１電子部品と第２電子部品とが同一平面上に位置しないように第１電子部品および第２電子部品を配置することを意味している。換言すれば、第１電子部品と第２電子部品とがキャリア又は電子部品の厚み方向において異なるレベルに位置付けられるように第１電子部品および第２電子部品を配置する（特に、第１電子部品の電極表面と第２電子部品の電極表面とがキャリア又は電子部品の厚み方向において異なるレベルになるように第１電子部品および第２電子部品を配置する）。
ある好適な態様では、キャリア上に配置する第１電子部品および第２電子部品のいずれか一方または双方が、サブ・キャリアまたは金属層を備えた電子部品となっていてよい（図１の下側図参照）。かかる場合、サブ・キャリアまたは金属層に起因して第１電子部品および第２電子部品が異なる高さレベルに位置付けられる。より具体的には、図１の下側図に示されるように、第１電子部品および／または第２電子部品の電極と接するようにサブ・キャリアまたは金属層が第１電子部品および／または第２電子部品に対して予め設けられていることが好ましい。パッケージ前駆体の形成に際しては、電子部品（第１電子部品および／または第２電子部品）とキャリアとの間にサブ・キャリアまたは金属層が介在することになるように、電子部品をキャリア上に配置することが好ましい。これにより、サブ・キャリアまたは金属層に起因して、第１電子部品および第２電子部品がキャリア上で異なる高さレベルに位置付けられる。つまり、第１電子部品および第２電子部品がサブ・キャリアまたは金属層の厚み分だけ異なるレベルに位置付けられることになる。
ここで、本明細書でいう「キャリア」とは、電子部品配置および封止樹脂層形成の支持体として用いられ、最終的には剥離除去される部材を意味している。例示すれば、キャリアはシート状部材であってもよく、例えば粘着性および／または可撓性を有するシート状部材であってよい。また、「サブ・キャリア」とは、上記キャリアとは別に用いられる同様のキャリアを指しており、特にはキャリアよりも主面サイズが小さいシート状部材のことを意味している。
また、本明細書でいう「電極」とは、第１電子部品または第２電子部品に対して備えられた電極を意味することのみならず、最終的には電極を構成し得る金属層のことも指している。つまり、製造段階では金属層の形態を有するものであっても、最終的な電子部品パッケージにおいて電極となる部材についても、本発明では「電極」と便宜上解することができる。
サブ・キャリアが用いられる場合、キャリアを剥離除去すると共に、サブ・キャリアも剥離除去することが好ましく、これにより、封止樹脂層の表面に凹面または段差部を形成することができる（図２Ａの上側図参照）。つまり、電子部品（第１電子部品および／または第２電子部品）とキャリアとの間に介在していたサブ・キャリアを除去することによって、封止樹脂層の表面領域に凹面または段差部を露出させることができる。このようにして得られる凹面は、サブ・キャリアに起因したサイズを有しており、特に凹面の窪み寸法（即ち、段差部の寸法）が、サブ・キャリアの厚さ寸法に相当し得る。また、金属層を備えた電子部品の場合では、かかる金属層を一部除去することによって（例えば金属層に対して金属めっき層などを付加的に形成した後に一部除去することなどによって）、封止樹脂層の表面領域に段差部を同様に形成できる（即ち、図２Ｂに示されるように、金属層の一部除去によって封止樹脂層の段差部を露出させることができる）。かかる場合でも、段差部のサイズは、金属層に起因したサイズを有しており、それは特に金属層の厚さ寸法に相当し得る。
本発明ではキャリアの剥離除去によって第１電子部品および第２電子部品の少なくとも一方の電極を露出させることが好ましく、特に好ましくはかかる電極を封止樹脂層の表面と面一状態で露出させる。つまり、電子部品（第１電子部品および第２電子部品の少なくとも一方）の電極表面と封止樹脂層表面とが実質的に同一平面上に位置するように電子部品の電極を露出させることが好ましい。サブ・キャリアが用いられる場合、キャリアの剥離除去だけでなく、サブ・キャリアの剥離除去を行うことによって、第１電子部品および第２電子部品のいずれか一方の電極を封止樹脂層の凹面と面一状態で露出させることができる（図２Ａの上側図参照）。例えば、電子部品（第１電子部品および／または第２電子部品）とキャリアとの間に介在していたサブ・キャリアを除去することによって、封止樹脂層の表面領域に凹面を形成するが、その凹面から電子部品の電極を面一状態で露出させる。換言すれば、そのようにサブ・キャリアを用いる態様では、「第１電子部品または第２電子部品の電極表面」と「凹面の底部に相当する面」とが実質的に同一平面上に位置するように、電子部品の電極を露出させる。
尚、サブ・キャリアの剥離除去は、キャリアの剥離除去に際して行ってもよい。つまり、キャリアとサブ・キャリアとを一体的に剥離除去してよい。例えば、キャリアおよびサブ・キャリアの少なくとも一方が粘着性を有している場合では、キャリアとサブ・キャリアとを相互に接合した状態でそれらを一体的に剥離除去できる。
本発明のある好適な態様では、第１電子部品の電極と接続する金属めっき層（好ましくは金属めっきパターン層）および第２電子部品の電極と接続する金属めっき層（好ましくは金属めっきパターン層）を形成する。かかる場合、第１電子部品と第２電子部品との異なる高さレベルに起因して、「第１電子部品の電極と接続する金属めっき層の厚さ」と「第２電子部品の電極と接続する金属めっき層との厚さ」とを相互に変えることができる。具体的には、図２Ａおよび図２Ｂの下側図に示すように、金属めっき処理で金属めっき層の外側表面が同一平面上になるように「第１電子部品の電極と接続する金属めっき層」および「第２電子部品の電極と接続する金属めっき層」を形成すれば、第１電子部品と第２電子部品との異なる高さレベルに起因して、それらの金属めっき層の厚みが相互に異なることになる。かかる場合、金属めっき層の厚み差は、例えば凹面の窪み寸法（段差部の寸法、即ち、サブ・キャリアまたは金属層の厚さ寸法）またはサブキャリア同士の厚み差に相当し得る。
本発明の製造方法は、種々の具体的な実施形態で実現することができる。以下それについて説明する。
（第１実施形態）
第１実施形態に従った本発明の製造方法のプロセスを図３（ａ）〜図３（ｈ）および図４（ａ）〜図４（ｃ）に示す。
かかる実施形態は、
（ｉ）キャリアとして用いる粘着性キャリアに対して第１電子部品を設ける工程、
（ｉｉ）サブ・キャリアとして用いる粘着性サブ・キャリアが予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）第１電子部品と重ならない領域において「粘着性サブ・キャリアが予め備えられた第２電子部品」を粘着性キャリアに配置する工程、
（ｉｖ）第１電子部品および第２電子部品を覆うように粘着性キャリア上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）電子部品パッケージ前駆体から粘着性キャリアおよび粘着性サブ・キャリアを剥離除去し、それによって、封止樹脂層の表面から第１電子部品の電極および第２電子部品の電極を露出させる工程、ならびに
（ｖｉ）第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）では、粘着性キャリアと第２電子部品との間に介在する粘着性サブ・キャリアによって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成することを特徴とする。
第１実施形態に従った本発明の製造方法をより具体的に説明していく。まず工程（ｉ）として、少なくとも１種類の第１電子部品３０を粘着性キャリア２０上に設ける（図３（ａ）参照）。つまり、粘着性キャリア２０に対して貼り付けられるように第１電子部品３０を設ける。次に工程（ｉｉ）および（ｉｉｉ）として、図３（ｂ）および３（ｃ）に示すように、「粘着性サブ・キャリア２１が予め備えられた第２電子部品３１」を用意し、それを粘着性キャリア２０上に貼り付ける。「粘着性サブ・キャリア２１が予め備えられた第２電子部品３１」は、第１電子部品３０と重ならない領域にて粘着性キャリア２０上に配置する。特に、粘着性キャリア２０と第２電子部品３１との間で粘着性サブ・キャリア２１が介在することになるように、「粘着性サブ・キャリア２１が予め備えられた第２電子部品３１」を配置することが好ましい。
粘着性キャリア２０および粘着性サブ・キャリア２１は、例えば、適当な基板と粘着層とから構成されたキャリアシートであってよい。例えば図３（ａ）に示すように、支持基材２４上に粘着層２６が設けられた２層構造のキャリアシートを用いてよい。後刻で好適な離型処理を行う点でいえば、支持基材２４は可撓性を有していることが好ましい。
支持基材２４としては、“電子部品配置”や“封止樹脂層形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。例えば、支持基材２４の材質は、樹脂、金属および／またはセラミックなどであってよい。支持基材２４の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材２４の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる（１つ例示すると、ＳＵＳなどのステンレス材であってよい）。支持基材２４のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材自体の厚さは、粘着性キャリアおよび粘着性サブ・キャリアが“シート状”ゆえ、好ましくは０．１ｍｍ〜２．０ｍｍ、より好ましくは０．２ｍｍ〜１．０ｍｍ（例えば、０．２ｍｍ）である。
一方、粘着層２６は、少なくとも電子部品に対して粘着性を有するものであれば特に制限はない。例えば、粘着層自体は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から成る群から選択される少なくとも１種以上の接着性材料を含んで成るものであってよい。粘着層２６の厚さは、好ましくは２μｍ〜１００μｍ、より好ましくは５μｍ〜２０μｍ（例えば１０μｍ）である。尚、粘着層２６としては、粘着両面テープを用いてもよい（例えばＰＥＴフィルムなどの樹脂薄層の両主面に対して接着剤層が形成されたテープを用いてもよい）。また、後述にてサブ・キャリアを剥離除去して電子部品（３０、３１）露出面の段差部を好適に形成するべく、粘着性キャリア２０に用いられる粘着層２６は、粘着性サブ・キャリア２１よりも強い密着性を有していることが好ましい。尚、粘着性サブ・キャリア２１は、図３（ｂ）に示すように、実質的に粘着層２６のみから成るキャリアシートであってもよい。
第１電子部品３０および第２電子部品３１は、エレクトロニクス実装分野で用いられる回路部品・回路素子であれば、いずれの種類のものを用いてよい。あくまでも例示にすぎないが、かかる電子部品の種類としては、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。
図示するように、第１電子部品３０の配置は、その電極部分３５が粘着性キャリア２０と接するように行うことが好ましい。これによって、後刻の粘着性キャリア２０の剥離操作において電子部品３０の電極３５を好適に露出させることができる。また、「粘着性サブ・キャリア２１が予め備えられた第２電子部品３１」では、その電極部分３６が粘着性サブ・キャリア２１と接していることが好ましい。これによって、後刻の粘着性サブ・キャリア２１の剥離操作において第２電子部品３１の電極３６を好適に露出させることができる。
工程（ｉｉｉ）の第２電子部品の配置が行われた後では、図３（ｃ）に示されるように、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なるようにそれらが位置付けられている。図示する態様から分かるように、特に、第２電子部品３１と粘着性キャリア２０との間に介在する粘着性サブ・キャリア２１に起因して、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なっている（第２電子部品３１が第１電子部品３０よりも高いレベルに位置付けられている）。
工程（ｉｉ）および（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、図３（ｄ）に示すように、粘着性キャリア２０上に設けられた電子部品３０および電子部品３１が覆われるように粘着性キャリア２０上に封止樹脂層４０を形成し、電子部品パッケージ前駆体１００’を得る。封止樹脂層４０は、樹脂原料をスピンコート法やドクターブレード法などにより粘着性キャリア２０の粘着面に塗布した後で熱処理や光照射などに付すことによって設けることができる（即ち、塗布した樹脂原料を熱硬化または光硬化させることによって封止樹脂層４０を設けることができる）。あるいは、別法にて粘着性キャリア２０の粘着面に対して樹脂フィルムなどを貼り合わせることによって封止樹脂層４０を設けてもよい。さらには、未硬化状態の粉体状もしくは液状の封止樹脂を金型に充填し、加熱硬化により封止樹脂層４０を設けることができる。
封止樹脂層４０の材質は、絶縁性を供するものであればいずれの種類の材質であってもよく、例えば、エポキシ系樹脂やシリコーン系樹脂などであってよい。封止樹脂層４０の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
工程（ｉｖ）に引き続いて工程（ｖ）を実施する。つまり、図３（ｅ）に示すように、電子部品パッケージ前駆体１００’から粘着性キャリア２０を剥離除去すると共に、粘着性サブ・キャリア２１を剥離除去し、それによって、封止樹脂層４０の表面から第１電子部品３０の電極３５を露出させると共に、第２電子部品３１の電極３６を露出させる。
第２電子部品３１と粘着性キャリア２０との間に介在していた粘着性サブ・キャリア２１が剥離除去されることによって、封止樹脂層の表面領域には凹面４５が形成される（換言すれば、粘着性サブ・キャリア２１の剥離除去によって、封止樹脂層４０の凹面４５が露出することになる）。図示する態様から分かるように、かかる凹面４５は、粘着性サブ・キャリア２１に起因したサイズを有しており、凹面４５の窪み寸法（段差部寸法）は、粘着性サブ・キャリア２１の厚さ寸法に相当し得る。
工程（ｖ）の剥離除去では、好ましくは、第１電子部品３０の電極３５および第２電子部品３１の電極３６を封止樹脂層と面一状態で露出させる。特に、粘着性サブ・キャリア２１が介在していた第２電子部品３１は、封止樹脂層の表面に形成される凹面４５から電極３６を面一状態で露出する。つまり、第１電子部品３０の電極３５は封止樹脂層４０の非凹面（凹面４５以外の封止樹脂表面）から面一状態で露出させるのに対して、第２電子部品３１の電極３６は封止樹脂層４０の凹面４５から面一状態で露出させる。第２電子部品について特化して言えば、好ましくは「第２電子部品３１の電極表面」と「凹面４５の底部に相当する面」とが実質的に同一平面上に位置することになるように、第２電子部品３０の電極３６を封止樹脂層４０から露出させる。
上記事項につき換言すれば、本発明は、粘着性サブ・キャリア２１の存在によって、封止樹脂層４０の表面に“段差”を形成することのみならず、第１電子部品３０と第２電子部品３１との露出面につき“段差”を形成するといえる。より具体的には、電子部品（３０、３１）および封止樹脂層４０と粘着性キャリアとの接合面において第１電子部品３１と粘着性キャリア２０との間に局所的に介在する粘着性サブ・キャリア２１の存在によって封止樹脂４０の露出面４０Ａと４０Ｂとの間に段差が形成され、それゆえ、第１電子部品３０と第２電子部品３１のそれぞれの露出面（特に電極露出面）が相互に異なる平面上に存在することになる(図３（ｅ）の右側図参照)。これは、第１電子部品３０およびその周囲の封止樹脂が「粘着性キャリア２０の接合面ａ」に対して接している一方、第２電子部品３１およびその周囲の封止樹脂は「粘着性キャリア２０上に設けられた粘着性サブ・キャリア２１の接合面ｂ」に対して接していることに起因する (図３（ｄ）の右側図参照)。つまり、第１電子部品３０および第２電子部品３１は、それぞれ、樹脂封止層露出面４０Ａおよび４０Ｂと同一平面にありながらも、全体としてみると局所的に介在した粘着性サブ・キャリア２１の厚みの分だけ異なる高さレベルに存在する。
このように本発明では粘着性サブ・キャリアの厚みに起因して「電子部品および封止樹脂層の露出面の段差形成」が効果的に図られるので、第１電子部品３０（特に電極３５）および第２電子部品３１（特に電極３６）につき異なる平面上で露出させることができる。つまり、第１電子部品３０の露出面（電極露出面）と第２電子部品３１の露出面（電極露出面）との段差は、粘着性サブ・キャリアの厚みによって制御可能である。例えば、粘着性サブ・キャリアの厚みを２μｍ〜１００μｍ、好ましくは５μｍ〜１００μｍ（例えば約５０μｍ）とすれば、第１電子部品３０の露出面（電極露出面）と第２電子部品３１の露出面（電極露出面）との段差を、２μｍ〜１００μｍ、好ましくは５μｍ〜１００μｍ（例えば約５０μｍ）とすることができる。
工程（ｖ）に引き続いて工程（ｖｉ）を実施する。つまり、封止樹脂層露出面および電子部品の電極露出面と接するように金属めっき層を形成する。かかる工程では、封止樹脂層露出面および電子部品の電極露出面に対して乾式めっき法を実施した後（図３（ｆ）参照）、湿式めっき法を実施することによって（図３（ｇ）参照）、金属めっき層５０を形成することが好ましい。かかる工程は、「封止樹脂層露出面および電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。特に金属めっき層５０は厚く設けることができ、それゆえ、その金属めっき層５０を「放熱部材」などとして好適利用することができる。製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層を厚くかつ密着力良く形成できるといえる。
乾式めっき法は、真空めっき法（ＰＶＤ法）と化学気相めっき法（ＣＶＤ法）とを含んでおり、真空めっき法（ＰＶＤ法）が更にスパッタリング、真空蒸着およびイオンプレーディングなどを含んで成る。一方、湿式めっき法は、電気めっき法（例えば電解めっき）、化学めっき法および溶融めっき法などを含んで成る。ある好適な一態様として、本発明の製造方法では、乾式めっき法としてスパッタリングで形成し、湿式めっき法として電気めっき法（例えば電解めっき）で形成してよい。
第１電子部品３０と第２電子部品３１とは異なる平面上に存在しているが、それらに接続される金属めっき層５０の最表層が同一平面上に位置するように、湿式めっき法としてフィリングめっき法を実施してもよい。更に、適当な湿式めっき法を実施した後、それにより得られた湿式めっき層５０の最表層を研磨する工程を付加的に実施してもよい。研磨方法の例としては、ＣＭＰ研磨、テープ研磨、ドライポリッシュ、グラインドまたはラップ研磨などを挙げることができる。
工程（ｖｉ）においては、好ましくは、乾式めっき法を実施して１００ｎｍ〜１０００ｎｍ厚さの乾式めっき層５０’を形成し（図３（ｆ）参照）、湿式めっき法を実施して５μｍ〜５００μｍ厚さの湿式めっき層５０”を乾式めっき層上に形成する（図３（ｇ）参照）。つまり、乾式めっき層５０’を非常に薄く設けるのに対して、湿式めっき層５０”を厚く設ける。湿式めっき層５０”がそのように厚く設けられるので、全体として金属めっき層５０を厚くすることができる。
乾式めっき法によって形成される乾式めっき層５０’は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。一方、湿式めっき法によって形成される湿式めっき層５０”は、Ｃｕ（銅）、Ｎｉ（ニッケル）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。
尚、あくまでも一例にすぎないが、乾式めっき層５０’は、単一層として形成することに限らず、複数の層として形成してもよい。例えば、乾式めっき層５０’としては、スパッタリングによりＴｉ薄膜層とＣｕ薄膜層とを形成してよい（より具体的には、Ｔｉ薄膜層を形成した後にＣｕ薄膜層を形成してよい）。この場合、かかる２層構造のスパッタ層上に湿式めっき層５０”として厚いＣｕめっき層を電解めっきにより形成することが好ましい。
乾式めっき法および湿式めっき法で形成された金属めっき層５０はパターニング処理に付すことが好ましい。具体的には、図３（ｈ）に示すように、金属めっき層５０をパターニング処理することによって、「第１電子部品３０の電極露出面と接合する金属めっきパターン層Ａ（５０Ａ）」および「第２電子部品３１の電極露出面と接合する金属めっきパターン層Ｂ（５０Ｂ）」を形成することが好ましい。換言すれば、パターンニング処理によって所望の配線形成（例えば、取り出し電極を含む所望の配線パターン形成）を行うことができる。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。
本発明では、第２粘着性キャリア２１の存在によって、第１電子部品３０と第２電子部品３１はそれぞれ異なる平面上で封止樹脂４０から露出しているため、金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）とは“異なる厚みの金属めっきパターン層”として形成される(図３（ｈ）の右側図参照)。特に金属めっきパターン層Ｂ（５０Ｂ）は金属めっきパターン層Ａ（５０Ａ）よりも厚く設けることができ、それゆえ、その金属めっきパターン層Ｂ（５０Ｂ）をより効果的な放熱部材などとして好適利用できる。一方、金属めっきパターン層Ａ（５０Ａ）は金属めっきパターン層Ｂ（５０Ｂ）よりも薄く設けることができ、それゆえ、その金属めっきパターン層Ａ（５０Ａ）を狭ピッチ接続や微細配線などより高密度な実装部材などとして好適利用できる。
また、金属めっきパターン層Ａ，Ｂ（５０Ａ，５０Ｂ）の最も相対的に外側となる最表層は同一平面上に存在し得るので、後工程におけるレジスト形成および電子パッケージの基板実装などを好適に行うことができる。
ちなみに、「電子部品の電極露出面と接する金属めっきパターン層ＡおよびＢ（５０Ａおよび５０Ｂ）」を形成することが好ましいが、第１電子部品３０および第２電子部品３１の双方の電極露出面に接しない金属めっきパターン層が付加的に存在しても良いことは言うまでもない。かかる付加的な金属めっきパターン層を利用して、封止樹脂面や電子部品の電極露出面以外から直接放熱させることができるからである。
金属めっき層のパターニング処理後においては、かかるパターン化された金属めっき層に対してレジスト層を形成することが好ましい。例えば、図４（ａ）に示すように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）を部分的に覆うように封止樹脂層の表面（粘着性キャリアの剥離によって露出した表面）上にてソルダーレジスト層６０を形成することが好ましい。かかるレジスト層６０の形成は、エレクトロニクス実装分野で一般に用いられているソルダーレジスト形成と同様であってよい。
以上のような工程を経ることによって（例えば図４（ｂ）に示すようなダイシング処理なども付加的に経ることによって）、最終的には図４（ｃ）に示すような電子部品パッケージ１００を得ることができる。
（第２実施形態）
第２実施形態に従った本発明の製造方法のプロセスを図５（ａ）〜図５（ｇ）に示す。
かかる実施形態は、
（ｉ）’サブ・キャリアとして用いる第１粘着性サブ・キャリアが予め備えられた第１電子部品を用意する工程、
（ｉｉ）’ サブ・キャリアとして用いる第２粘着性サブ・キャリアが予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）’「第１粘着性サブ・キャリアが予め備えられた第１電子部品」と「第２粘着性サブ・キャリアが予め備えられた第２電子部品」とが相互に重ならないようにそれらを支持基板（即ち、キャリア）上に設ける工程、
（ｉｖ）’第１電子部品および第２電子部品を覆うように支持基板上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）’支持基板と第１粘着性サブ・キャリアと第２粘着性サブ・キャリアとを電子部品パッケージ前駆体から剥離除去し、それによって、封止樹脂層の表面から第１電子部品の電極および第２電子部品の電極を露出させる工程、ならびに
（ｖｉ）’第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）’では、「支持基板と第１電子部品との間に介在する第１粘着性サブ・キャリア」および「支持基板と第２電子部品との間に介在する第２粘着性サブ・キャリア」によって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）’では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成することを特徴とする。
第２実施形態に従った本発明の製造方法をより具体的に説明していく（尚、第１実施形態と重複する事項は説明を省略する）。まず、工程（ｉ）’および（ｉｉ）’として、「サブ・キャリアとして用いる第１粘着性サブ・キャリア２１Ａが予め備えられた第１電子部品３０」を用意すると共に、「サブ・キャリアとして用いる第２粘着性サブ・キャリア２１Ｂが予め備えられた第２電子部品３１」を用意する。図５（ａ）に示すように、かかる第１電子部品３０および第２電子部品３１は、その電極部分３５、３６がそれぞれ粘着性サブ・キャリア２１Ａおよび２１Ｂと接していることが好ましい。これによって、後刻の粘着性サブ・キャリア２１の剥離操作において第１電子部品３０の電極３５および第２電子部品３１の電極３６を好適に露出させることができる。
工程（ｉ）’および（ｉｉ）’に引き続いて、工程（ｉｉｉ）’を実施する。つまり、図５（ａ）および図５（ｂ）に示すように、「第１粘着性サブ・キャリア２１Ａが予め備えられた第１電子部品３０」と「第２粘着性サブ・キャリア２１Ｂが予め備えられた第２電子部品３１」とが相互に重ならないようにそれらを支持基板２８上に配置する。
工程（ｉｉｉ）’の電子部品の配置が行われた後では、図５（ｂ）に示すように、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なるようにそれらが位置付けられている。図示する態様から分かるように、特に、「第１電子部品３０と粘着性キャリア２０との間に介在する第１粘着性サブ・キャリア２１Ａ」および「第２電子部品３１と粘着性キャリア２０との間に介在する第２粘着性サブ・キャリア２１Ｂ」に起因（特にそれらの厚み差に起因）して、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なっている。
キャリアとして用いられる支持基板２８は、 “電子部品配置”や“封止樹脂層形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。後刻で好適な離型処理を行う点でいえば、支持基板２８は可撓性を有していることが好ましい。例えば、支持基板２８材質は、樹脂、金属および／またはセラミックなどであってよい。支持基板２８の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基板２８の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる（１つ例示すると、ＳＵＳなどのステンレス材であってよい）。支持基板２８のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材自体の厚さは、“シート状”ゆえ、好ましくは０．１ｍｍ〜２．０ｍｍ、より好ましくは０．２ｍｍ〜１．０ｍｍ（例えば、０．２ｍｍ）である。また、支持基板２８は、例えば、支持基材上に粘着層が構成されたキャリアシートであってよい。つまり、第１実施形態で上述したような「支持基材２４上に粘着層２６が設けられた２層構造のキャリアシート」を用いてよい。尚、第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂとしては、支持基材２４上に設けられた粘着層２６よりも弱い粘着性を有している方が好ましい。なぜなら、支持基材２４と共に、粘着層２６および第１粘着性サブ・キャリア２１Ａ・第２粘着性サブ・キャリア２１Ｂを一体的に剥離除去し易くなるからである。
工程（ｉｉｉ）’に引き続いて、工程（ｉｖ）’を実施する。つまり、第１電子部品３０および第２電子部品３１を覆うように支持基板２８上にて封止樹脂層４０を形成し、電子部品パッケージ前駆体１００’を得る（図５（ｃ）参照）。より具体的には、支持基板２８上に第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂを介して設けられた第１電子部品３０および第２電子部品３１を覆うように封止樹脂層４０を形成し、これによって、電子部品パッケージ前駆体１００’を得る。
工程（ｉｖ）’に引き続いて工程（ｖ）’を実施する。つまり、図５（ｄ）に示すように、支持基板２８、第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂを電子部品パッケージ前駆体１００’から剥離除去し、それによって、封止樹脂層４０の表面から第１電子部品３０の電極３５および第２電子部品３１の電極３６を露出させる。
「第１電子部品３０と支持基板２８との間に介在していた第１サブ・キャリア２１Ａ」および「第２電子部品３１と支持基板２８との間に介在していた第２サブ・キャリア２１Ｂ」が剥離除去されることによって、封止樹脂層４０の表面領域には凹面４５Ａおよび凹面４５Ｂが形成され得る（換言すれば、第１サブ・キャリア２１Ａおよび第２サブ・キャリア２１Ｂの剥離除去によって、封止樹脂層４０の凹面４５Ａおよび凹面４５Ｂが露出することになる）。図示する態様から分かるように、かかる凹面４５Ａおよび凹面４５Ｂは、それぞれ、第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂに起因したサイズを有している。つまり、凹面４５Ａおよび凹面４５Ｂの窪み寸法（段差部の寸法）は、それぞれ、第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂの厚さ寸法に相当し得る。
工程（ｖ）’の剥離除去では、好ましくは、第１電子部品３０の電極３５および第２電子部品３１の電極３６を封止樹脂層と面一状態で露出させる。特に、第１粘着性サブ・キャリア２１Ａが介在していた第１電子部品３０は、封止樹脂層の表面に形成される凹面４５Ａから電極３５を面一状態で露出させると共に、第２粘着性サブ・キャリア２１Ｂが介在していた第２電子部品３１は、封止樹脂層の表面に形成される凹面４５Ｂから電極３６を面一状態で露出させる。つまり、第１電子部品についていえば、好ましくは「第１電子部品３０の電極表面」と「凹面４５Ａの底部に相当する面」とが実質的に同一平面上に位置することになるように、第１電子部品３０の電極３５を露出させる。一方、第２電子部品についていえば、好ましくは「第２電子部品３１の電極表面」と「凹面４５Ｂの底部に相当する面」とが実質的に同一平面上に位置することになるように、第２電子部品３１の電極３６を露出させる。
上記事項につき換言すれば、本発明においては、第１粘着性サブ・キャリア２１Ａおよび第２粘着性サブ・キャリア２１Ｂの存在によって、封止樹脂層の表面に“段差”を形成することのみならず、第１電子部品３０と第２電子部品３１との露出面につき“段差”を形成するといえる。より具体的には、電子部品（３０，３１）および封止樹脂層４０と支持基板との接合面において第１電子部品３０と支持基板２８との間に局所的に介在する第１粘着性サブ・キャリア２１Ａの存在によって封止樹脂４０の表面に段差が形成されると共に、第２電子部品３１と支持基板２８との間に局所的に介在する第２粘着性サブ・キャリア２１Ｂの存在によって封止樹脂４０の表面にも段差が形成される。そして、そのような段差を有する封止樹脂４０から第１電子部品３０の電極３５および第２電子部品３１の電極３６がそれぞれ露出しているので、第１電子部品３０と第２電子部品３１のそれぞれの露出面（特に電極露出面）が相互に異なる平面上に存在することになる(図５（ｄ）参照)。つまり、第１電子部品３０および第２電子部品３１は、それぞれ、樹脂封止層露出面と同一平面にありながら、全体としてみると局所的に介在した「第１粘着性サブ・キャリア２１Ａと第２粘着性サブ・キャリア２１Ｂとの厚み差分」だけ異なる高さレベルに存在することになる。このように第２実施形態では粘着性サブ・キャリアの厚みに起因して「電子部品および封止樹脂層の露出面の段差形成」が効果的に図られ、第１電子部品３０（特に電極３５）と第２電子部品３１（特に電極３６）につき異なる平面上で露出させることができる。尚、第１粘着性サブ・キャリア２１Ａと第２粘着性サブ・キャリア２１Ｂとの厚み差は、例えば２μｍ〜１００μｍ（例えば５０μｍ）程度であってよい。
工程（ｖ）’に引き続いて工程（ｖｉ）’を実施する。つまり、第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する。かかる工程では、封止樹脂層露出面および電子部品の電極露出面に対して乾式めっき法を実施した後（図５（ｅ）参照）、湿式めっき法を実施することによって（図５（ｆ）参照）、金属めっき層５０を形成する。第１実施形態と同様、工程（ｖｉ）’は、「封止樹脂層露出面および電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。特に金属めっき層５０は厚く設けることができ、それゆえ、その金属めっき層５０を「放熱部材」などとして好適利用することができる。製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層を厚くかつ密着力良く形成できるといえる。かかる実施形態では、粘着性サブ・キャリア２１Ａおよび２１Ｂの存在によって、第１電子部品３０と第２電子部品３１とがそれぞれ異なる平面上にて封止樹脂４０から露出しているため、パターン処理後に得られる金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）とは“異なる厚みの金属めっきパターン層”を有し得る。特に金属めっきパターン層Ｂ（５０Ｂ）は金属めっきパターン層Ａ（５０Ａ）よりも厚く設けることができ、それゆえ、その金属めっきパターン層Ｂ（５０Ｂ）をより効果的な放熱部材などとして好適利用することができる。一方、金属めっきパターン層Ａ（５０Ａ）は金属めっきパターン層Ｂ（５０Ｂ）よりも薄く設けることができ、それゆえ、その金属めっきパターン層Ａ（５０Ａ）を狭ピッチ接続や微細配線などより高密度な実装部材などとして好適利用することができる。
以上のような工程を経ることによって（例えば、第１実施形態と同様に、ソルダーレジスト層形成やダイシング処理などを付加的に経ることによって）、最終的には図６に示すような電子部品パッケージ１００を得ることができる。
（第３実施形態）
第３実施形態に従った本発明の製造方法のプロセスを図７（ａ）〜図７（ｈ）に示す。
かかる実施形態は、
（ｉ）” キャリアとして用いる粘着性キャリアに対して第１電子部品を設ける工程、
（ｉｉ）” 金属層が予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）” 第１電子部品と重ならない領域において「金属層が予め備えられた第２電子部品」を粘着性キャリアに配置する工程、
（ｉｖ）” 第１電子部品および第２電子部品を覆うように粘着性キャリア上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）” 電子部品パッケージ前駆体から粘着性キャリアを剥離除去し、それによって、封止樹脂層の表面から第１電子部品および第２電子部品の少なくとも一方の電極を露出させる工程、ならびに
（ｖｉ）” 露出させた電極面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）” では、粘着性キャリアと第２電子部品との間に介在する金属層によって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）” では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成することを特徴とする。
第３実施形態に従った本発明の製造方法をより具体的に説明していく（尚、第１実施形態および第２実施形態と重複する事項は説明を省略する）。まず工程（ｉ）”として、図７（ａ）に示すように、粘着性キャリアに対して第１電子部品３０を設ける。つまり、粘着性キャリア２０に対して貼り付けられるように第１電子部品３０を設ける。
次いで、工程（ｉｉ）”として、図７（ｂ）に示すように、「金属層１０が予め備えられた第２電子部品３１」を用意する。つまり、第２電子部品３１の電極３６と接続されるように金属層１０を形成したものを用意する。
第２電子部品３１に予め設ける金属層１０は、例えば、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種の金属材料を含んで成る。金属層１０は、好ましくは、最終的には電極を構成し得る金属層のことである。金属層１０の厚みは、好ましくは２μｍ〜１００μｍ、より好ましくは１０μｍ〜１００μｍ（例えば５０μｍ）である。尚、金属層１０の形成方法は、めっき法、印刷法などエレクトロニクス実装分野で用いられている処理であれば特に制限はない。めっき法としては、第１実施形態および第２実施形態で説明しためっき法と同様、乾式めっき法および湿式めっき法で形成してもよい。つまり、図３（ｆ）および図３（ｇ）に示すように乾式めっき法としてスパッタリングを行った後に湿式めっき法として電気めっきを行ってもよい（つまり、金属層１０が金属めっき層として設けられていてよい）。また、かかる図３（ｆ）および図３（ｇ）に示すように電子部品３１が予め樹脂封止され電子部品３１の電極３５が露出しているものに金属層１０を形成してもよい。また、金属層１０は、パターニング処理に付すことによって、第２電子部品の電極露出面と接する配線層を予め備えていてもよい。金属層１０についてのパターニング処理は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによってパターニング処理してよい。
工程（ｉｉ）” に引き続いて工程（ｉｉｉ）” を実施する。つまり、図７（ｃ）に示すように、第１電子部品３０と重ならない領域において「金属層１０が予め備えられた第２電子部品３１」を粘着性キャリア２０に配置する。つまり、第１電子部品３０と重ならない範囲で粘着性キャリア２０に対して「金属層１０付き第２電子部品３１」を貼り付ける。
工程（ｉｉｉ）”の電子部品の配置が行われた後では、図７（ｃ）に示すように、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なるようにそれらが位置付けられている。図示する態様から分かるように、特に「第２電子部品３１と粘着性キャリア２０との間に介在する金属層１０」に起因して、第１電子部品３０および第２電子部品３１の高さレベルが相互に異なっている（第２電子部品３１が第１電子部品３０よりも高いレベルに位置付けられている）。
工程（ｉｉｉ）”に引き続いて工程（ｉｖ）”を実施する。つまり、図７（ｄ）に示すように、第１電子部品３０および第２電子部品３１が設けられた粘着性キャリア２０を覆うように封止樹脂層４０を形成し、電子部品パッケージ前駆体１００’を得る。
工程（ｉｖ）”に引き続いて工程（ｖ）”を実施する。つまり、図７（ｅ）に示すように、電子部品パッケージ前駆体から粘着性キャリアを剥離除去し、それによって、封止樹脂層の表面から第１電子部品および第２電子部品の少なくとも一方の電極を露出させる。
尚、金属層１０は、最終的には電極を構成し得る金属層であり、それゆえ、本発明では「電極」と便宜上解することができる。よって、工程（ｖ）”は、電子部品パッケージ前駆体１００’から粘着性キャリア２０を剥離し、それによって、封止樹脂層４０の表面から「第１電子部品３０の電極３５」を露出させると共に、「第２電子部品３１の電極３６に接続された金属層１０」を露出させる工程ともいえる。
工程（ｖ）”に引き続いて工程（ｖｉ）”を実施する。つまり、第１電子部品の電極露出面および第２電子部品の金属層１０と接するように金属めっき層を形成する。かかる工程では、封止樹脂層表面および金属層の露出面に対して乾式めっき法を実施した後（図７（ｆ）参照）、湿式めっき法を実施することによって（図７（ｇ）参照）、金属めっき層５０を形成する。第１実施形態と同様、工程（ｖｉ）”は、「封止樹脂層露出面および電子部品の電極露出面に対してダイレクトに金属層を形成する」といったプロセス的特徴を有している。特に金属めっき層５０は厚く設けることができ、それゆえ、その金属めっき層５０を「放熱部材」などとして好適利用することができる。製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層を厚くかつ密着力良く形成できるといえる。本発明の実施形態では、金属層１０の存在によって、第１電子部品３０と第２電子部品３１はそれぞれ異なる平面上にて封止樹脂４０に封止されて電極を露出しているため、金属めっき層５０をパターンニング処理すると、「第１電子部品３０の電極３５と接続される金属めっきパターン層Ａ（５０Ａ）」と「第２電子部品３１の電極３６と接続される金属めっきパターン層Ｂ（５０Ｂ）」とを得ることができる（図７（ｈ）参照）。金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）とは“異なる厚みの金属めっきパターン層”を有し得る。特に金属めっきパターン層Ｂ（５０Ｂ）は金属めっきパターン層Ａ（５０Ａ）よりも厚く設けることができ、それゆえ、その金属めっきパターン層Ｂ（５０Ｂ）をより効果的な放熱部材などとして好適利用できる。一方、金属めっきパターン層Ａ（５０Ａ）は金属めっきパターン層Ｂ（５０Ｂ）よりも薄く設けることができ、それゆえ、その金属めっきパターン層Ａ（５０Ａ）を狭ピッチ接続や微細配線などより高密度な実装部材などとして好適利用できる。
尚、金属めっき層５０のパターンニング処理では、金属層１０が一部除去され得るので、図７（ｈ）に示すように、封止樹脂層の表面領域に段差部が形成される（換言すれば、金属層１０の一部除去によって、封止樹脂層４０の段差部が露出することになる）。図示する態様から分かるように、段差部の寸法は、金属層１０に起因したサイズを有しており、それゆえ、金属層１０の厚さ寸法に相当し得る。
以上のような工程を経ることによって（例えば、第１実施形態と同様に、ソルダーレジスト層形成やダイシング処理なども付加的に経ることによって）、最終的には図８に示すような電子部品パッケージ１００を得ることができる。
（複数の電子部品パッケージの一括製造）
本発明の製造方法では、複数の電子部品パッケージを一括して製造することができる。具体的には、図９に示すように、キャリア上の複数の電子部品設置領域の各々にて位置付けられるように、複数の電子部品パッケージにそれぞれ用いられる電子部品を各々配置し、「複数の前駆体が一体化した電子部品パッケージ前駆体」を一括して得る。従って、剥離処理後にダイシング処理を行うと、複数個の電子部品パッケージが得られることになる。つまり、キャリア剥離後のいずれか時点において、“複数の電子部品設置領域”がそれぞれ別個に分かれるようにダイシング処理すると、複数個の電子部品パッケージを得ることができる。
尚、キャリア上に配置する「サブ・キャリアが予め備えられた電子部品」、「金属層が予め備えられた電子部品」などは、かかる一括配置・ダイシング処理によって得ることができる。例えば、「サブ・キャリアが予め備えられた電子部品」は、複数の電子部品を粘着性キャリアに一括して貼付けした後において、かかる電子部品３１がそれぞれ別個に分かれるようにダイシング処理を施せば得ることができる。ちなみに、サブ・キャリアに対する電子部品への配置態様と粘着性キャリアのダイシングの間隔を設定すると、封止樹脂露出面に形成された凹面のサイズを制御することができる。つまり、凹面の横方向の領域面積（即ち、例えば図５（ｄ）に示すような“凹面の幅方向”における面積）を制御することができ、それゆえ、金属めっきパターン層の横方向の領域面積を制御することが可能である。この点、粘着性サブ・キャリアの幅は、それが設けられる電子部品３０よりも横方向に２０μｍ〜５００μｍ（例えば約１００μｍ）広いことが好ましい。尚、粘着性サブ・キャリア２１の幅はこれに限られず、電子部品３０よりも大きく幅広な粘着性サブ・キャリア２１が存在しても良いことは言うまでもない。例えば金属めっきパターン層に放熱機能をより与える電子部品パッケージを得る場合では、粘着性サブ・キャリア２１を電子部品３１よりも相当大きく幅広にし（例えば約１０００μｍ）、後の金属めっきパターン層の形成によって広範囲に厚い金属めっきパターン層を有するようにしてもよい。「金属層が予め備えられた電子部品」の場合であっても同様で、電子部品３１の金属層１０への配置と金属層１０のダイシングの間隔を設定することで、上述の封止樹脂露出面の横方向の領域面積を制御することができ、それによって、金属めっきパターン層の横方向の領域面積を制御することが可能である。
（発光素子パッケージの製造）
本発明は、電子部品に発光素子が含まれる場合（つまり、粘着性キャリアに配置する電子部品として発光素子が含まれている場合）であっても、好適に発光素子パッケージ品を製造することができる。かかる場合、封止樹脂層の形成として、蛍光体層および透明樹脂層の形成を行う。具体的には、発光素子の周囲に蛍光体層４４を形成し、次いで、発光素子および蛍光体層を覆うように透明樹脂層４６を形成する。これによって、最終的に所望の発光素子パッケージを得ることができる（例えば図１０（ａ）〜（ｇ）参照。尚、かかる図１０は上記第１実施形態をベースにしているが、第２実施形態および第３実施形態であっても同様である）。蛍光体層の形成および透明樹脂層の形成自体は、常套的なＬＥＤパッケージ製造で一般に用いられている方法と同様であってよい。
［本発明の電子部品パッケージ］
次に、本発明の一態様に係る電子部品パッケージについて説明する。本発明の一態様に係る電子部品パッケージは、上記の製造方法で得られるパッケージである。
図１１、図６および図８に示されるように、本発明の一態様に係る電子部品パッケージ１００は、
封止樹脂層４０、
封止樹脂層４０に埋設された第１電子部品３０および第２電子部品３１であって、それらの電極３５，３６が封止樹脂層の表面と面一状態となっている第１電子部品３０および第２電子部品３１、ならびに
第１電子部品３０の電極３５に接続されている金属めっきパターン層Ａ（５０Ａ）および第２電子部品の電極に接続されている金属めっきパターン層Ｂ（５０Ｂ）
を有して成る。
本発明の一態様に係る電子部品パッケージ１００では、封止樹脂層４０の表面の一部が凹面となっており、第１電子部品３０および第２電子部品３１のいずれか一方の電極（３５または３６）が凹面と面一状態となり、それによって、第１電子部品３０の電極３５と第２電子部品３１の電極３６とが非同一平面上に位置している。また、金属めっきパターン層５０Ａ，５０Ｂが、相対的に外側に位置付けられた湿式めっき層（５０Ａ”，５０Ｂ”）と相対的に内側に位置付けられた乾式めっき層（５０Ａ’，５０Ｂ’）とから成る積層構造を有していることである。
このような本発明の一態様に係る電子部品パッケージ１００は種々の態様で実現することができる。
（第１実施形態の製造方法から得られる電子部品パッケージ）
図１１には、上記第１実施形態の製造方法から得られる本発明の電子部品パッケージの構成が示される。図示されるように、電子部品パッケージ１００は、封止樹脂層４０、「第１電子部品３０および第２電子部品３１」ならびに「第１電子部品３０の電極３５に接続されている金属めっきパターン層Ａ（５０Ａ）および第２電子部品３１の電極３６に接続されている金属めっきパターン層Ｂ（５０Ｂ）」を有して成る。
図１１に示されるように、第１電子部品３０および第２電子部品３１は封止樹脂層４０に埋設されている。特に本発明では第１電子部品３０および第２電子部品３１は封止樹脂層４０と面一状態でその封止樹脂層４０に埋設されていながら、電子部品３０と電子部品３１とは異なる平面上にある。つまり、「第１電子部品３０の表面」および「第２電子部品３１の表面」はそれぞれ周囲の「封止樹脂層４０の表面」と実質的に同一平面上にあると共に、「第１電子部品３０の表面」と「第２電子部品３１の表面」との間には「封止樹脂層４０の表面」に凹面、即ち、段差部が存在しており、そのため「第１電子部品３０の表面」と「第２電子部品３１の表面」とはそれぞれは異なる平面上にある。尚、電子部品についていえば、特に電子部品の電極部分３５または３６が封止樹脂層４０と面一状態となっていることが好ましい（つまり、電子部品の電極３５または３６の表面と封止樹脂層４０の表面とが実質的に同一平面上にあることが好ましい）。
また本発明では、図１１に示されるように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）の各々が「相対的に外側に位置付けられた湿式めっき層（５０Ａ”，５０Ｂ”）」と「相対的に内側に位置付けられた乾式めっき層（５０Ａ’，５０Ｂ’）」とから成る積層構造を有している。金属パターン層Ａ（５０Ａ）についていえば、電子部品３０（特にその電極３５）と直接的に接合するように乾式めっき層（５０Ａ’）が設けられており、その乾式めっき層上に湿式めっき層（５０Ａ”）が設けられている（図１１における下側の一部拡大図参照）。同様にして、金属パターン層Ｂ（５０Ｂ）においては、電子部品３１（特にその電極３６）と直接的に接合するように乾式めっき層（５０Ｂ’）が設けられており、その乾式めっき層上に湿式めっき層（５０Ｂ”）が設けられている（図１１における下側の一部拡大図参照）。これから分かるように、本発明でいう「相対的に外側に位置付けられた」といった表現は「電子部品の電極露出面」に対してより遠位に位置していることを実質的に意味する一方、「相対的に内側に位置付けられた」といった表現は、「電子部品の電極露出面」に対してより近位に位置していることを実質的に意味している。
本発明のパッケージでは、第１電子部品３０および第２電子部品３１の種類はそれぞれ１種類に限らず、封止樹脂層４０に複数の種類が含まれていてよい。そのような電子部品としては、例えば、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、発光素子（例えばＬＥＤ）チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。特に本発明では、電子部品の電極部分３５および３６が封止樹脂層４０の表面において露出していることが好ましく、その露出している電極部分３５および３６と接合するように金属めっきパターン層Ａ（５０Ａ）およびＢ（５０Ｂ）がそれぞれ設けられている。
本発明のパッケージでは、例えば「電子部品の電極露出面」と「封止樹脂露出面上の金属めっきパターン層」とが上記の金属めっきパターン層ＡおよびＢの少なくとも一部を介して相互に電気接続されていてよい。これにより好適な配線形態が実施され得る。換言すれば、適当な配線形態をとることによって金属めっきパターン層Ａ（５０Ａ）とＢ（５０Ｂ）とが相互に電気接続され、それによって、電子部品の電極（３５、３６）と封止樹脂露出面上の金属めっきパターン層とが間接的に相互接続され得る。このような配線形態においては、電子部品が発熱する場合、その熱を金属めっきパターン層ＡおよびＢや封止樹脂露出面上の金属めっきパターン層を介してより好適に放熱させる効果が奏され得る。
電子部品が埋設されている封止樹脂層４０は、例えば、エポキシ系樹脂やシリコーン系樹脂などを含んで成る。かかる封止樹脂層４０の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
本発明の電子部品パッケージにおいて、乾式めっき層５０Ａ’、５０Ｂ’は、乾式めっき法によって形成されたものであり、それゆえ、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、乾式めっき層５０Ａ’、５０Ｂ’の材質は、その他の金属材料、例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｌ合金や、Ａｕ（金）、Ｐｔ（白金）、Ｓｎ（スズ）、Ｃｕ（銅）およびＷ（タングステン）などから成る群から選択される少なくとも１種を含んで成るものであってよい。尚、乾式めっき層は、応力緩和層としても機能し得るので、その点でも本発明のパッケージは接続信頼性に優れているといえる。一方、湿式めっき層５０Ａ”、５０Ｂ”は、湿式めっき法によって形成されたものであり、それゆえ、Ｃｕ（銅）およびＡｌ（アルミニウム）から成る群から選択される少なくとも１種類の金属材料を含んで成ることが好ましい。また、湿式めっき層５０Ａ”、５０Ｂ”の材質は、その他の金属材料、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から成る群から選択される少なくとも１種を含んで成るものであってよい。しかしながら“放熱特性”を特に重視する場合では、湿式めっき層５０Ａ”、５０Ｂ”の材質は熱伝導性が高く放熱特性に効果的に寄与するものが好ましく、それゆえ銅（Ｃｕ）が特に好ましい。
乾式めっき層５０Ａ’、５０Ｂ’は非常に薄いものであるのに対して（好ましくはナノオーダーの厚さを有し得る）、湿式めっき層５０Ａ”、５０Ｂ”は厚く（好ましくはミクロンオーダーの厚さを有し得る）、金属めっきパターン層ＡおよびＢ（５０Ａおよび５０Ｂ）の大部分は湿式めっき層が占めている。例示すると、乾式めっき層５０Ａ’、５０Ｂ’が好ましくは１００ｎｍ〜１０００ｎｍ厚さ（例えば３００ｎｍのＴｉ及び１０００ｎｍのＣｕの厚さ）を有する一方、湿式めっき層５０Ａ”、５０Ｂ”が好ましくは５〜５００μｍ程度、より好ましくは１８〜２５０μｍ程度、更に好ましくは１８〜１２５μｍ程度である。このように本発明では湿式めっき層５０Ａ”、５０Ｂ”が厚いので、厚い金属めっきパターン層ＡおよびＢ（５０Ａおよび５０Ｂ）が好適に実現されている。
図１１に示す態様から分かるように、本発明の電子部品パッケージ１００では、電子部品（３０、３１）と金属めっきパターン層Ａ、Ｂ（５０Ａ、５０Ｂ）とは相互にダイクレクトに（直接的に）面接触（特に“直接接合”もしくは“面接合”）しており、それによって、電気的に相互接続されている。尚、本発明では金属めっきパターン層ＡまたはＢ（５０Ａまたは５０Ｂ）の乾式めっき層５０Ａ’、５０Ｂ’は非常に薄いので（例えば熱抵抗・電気抵抗が実質的に無視できるほど非常に薄いので）、金属めっきパターン層ＡまたはＢ（５０Ａまたは５０Ｂ）の厚い湿式めっき層５０Ａ”、５０Ｂ”が、電子部品３０または３１（特にその電極部分３５または３６）とダイクレクトに（直接的に）面接触（直接接合もしくは面接合）しているとみなすことができる。ここでいう『面接触（直接接合もしくは面接合）』とは、各要素の主面同士（上側面・下側面）が相互に接触する態様、特に、各要素の主面同士（上側面・下側面）が相互に重なり合う範囲で全て接触する態様を実質的に意味している。具体的には、“電子部品（特にその電極部分）の主面（封止樹脂層から露出する下側の主面）”と“金属めっきパターン層の主面（上側主面）”とが相互に重なり合う範囲で全て接触する態様を意味している。換言すれば、本明細書で用いる『面接触（直接接合もしくは面接合）』とは、金属めっきパターン層および電子部品（特にその電極部分）の主面領域のうち相互に重なる領域同士が全接触する態様を意味している（つまり、図１２における“下側主面領域Ａ”と“上側主面領域Ｂ”とが全て接触する態様に相当する）。
このような“直接接合もしくは面接合”を介した形成された厚い金属めっきパターン層に起因して、本発明の電子部品パッケージでは、全体として機械的強度が増したものとなり得る。つまり、金属めっきパターン層（５０Ａ，５０Ｂ）は、電子部品や金属パターン層の支持層として機能し得る。また、“面接触（即ち、直接接合もしくは面接合）”であるがゆえ、電子部品からの熱を金属めっきパターン層を介して効率よく外部へと逃がすことができる。つまり、厚い金属めっきパターン層ＡおよびＢは、支持層として機能するだけでなく、ヒートシンクとしても機能しており、パッケージの放熱対策に特に効果的に寄与し得る。ヒートシンク機能についていえば、特に金属めっきパターン層Ａ（５０Ａ）および／または金属めっきパターン層Ｂ（５０Ｂ）の少なくとも一部を電子部品パッケージの放熱部材として好適に用いることができる。つまり、本発明の電子部品パッケージにおいては、電子部品の電極部に直接的又は間接的に接続されている「金属めっきパターン層Ａ（５０Ａ）」、「金属めっきパターン層Ｂ（５０Ｂ）」および／または「封止樹脂露出面に形成された更なる金属めっきパターン」を放熱部材として用いることができる。
このように、本発明のパッケージは、優れた放熱特性を有し得るので、電子部品の特性や動作寿命が増す効果がもたらされ得、また、熱に起因した“電子部品や封止樹脂の変性・変色”なども効果的に防止され得る。また、“面接触（即ち、直接接合もしくは面接合）”ゆえ、ワイヤやバンプを介した電気接続の場合と比較して電気抵抗にも優れている。そのため、本発明のパッケージでは、より大きな電流を流すことができる効果なども奏され得る。例えば、ＬＥＤパッケージなどの発光素子パッケージの場合を例にとると、高放熱特性や大電流などに起因して、より高輝度な発光素子パッケージを本発明で実現できる。
本発明の電子部品パッケージ１００では、金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）とは相互に異なる厚さを有している。図１１に示す形態から分かるように、金属めっきパターン層Ａ（５０Ａ）の最外表面（即ち、湿式めっき層５０Ａ”の外側表面）と金属めっきパターン層Ｂ（５０Ｂ）の最外表面（即ち、湿式めっき層５０Ｂ”の外側表面）とが同一平面上にあるものの、それらの最内表面が同一平面上にないので、金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）とは相互に異なる厚さを有している。
より具体的には、「金属めっきパターン層Ｂ（５０Ｂ）」は、それと接続されている第２電子部品３１（特にその電極部分３６）の主面（封止樹脂層から露出する下側の主面）が、金属めっきパターン層Ａ（５０Ａ）と接続されている電子部品３０（特にその電極部分３５）の主面よりも相対的に内側にある。よって、「金属めっきパターン層Ｂ（５０Ｂ）」は、「金属めっきパターン層Ａ（５０Ａ）」よりも厚い金属めっきパターン層となっている。従って、「金属めっきパターン層Ｂ（５０Ｂ）」をより放熱性や大電流駆動を要する電子部品に対して局所的に位置付けることができ、より効果的な高放熱特性が実現される。かかる高放熱特性について更にいえば、より厚い金属めっきパターン層が接続される第２電子部品３１は、封止樹脂層４０の凹面、即ち、段差部に起因して、封止樹脂層の上側表面により近い位置に埋設されているので、第２電子部品３１からの熱が封止樹脂層の上側表面を介して放熱され易くなっている。つまり、本発明では、より厚い金属めっきパターン層の観点だけでなく、封止樹脂層内における電子部品の配置レベルの観点からも、高放熱特性を好適に実現することができる。
本発明のパッケージは、このような優れた高放熱性を有していると共に、“面接触（即ち、直接接合もしくは面接合）”ゆえリードフレームの必要がないため、高密度なパッケージを実現できる。つまり、電子部品の電極露出面との狭ピッチ接続や微細な配線を形成することが可能である。特に「金属めっきパターン層Ａ（５０Ａ）」は、「金属めっきパターン層Ｂ（５０Ｂ）」よりも薄い金属めっきパターン層となっているので、局所的により高密度な接続、配線を供すことができる。そのため、本発明のパッケージでは、より高機能で高密度な電子部品に対してもパッケージ化が可能である。例えば、ＩＣなど電子部品の高密度化、サイズの小型化が進みより狭ピッチな接続や微細な配線を必要とする電子部品に対して「金属めっきパターン層Ａ（５０Ａ）」を局所的に位置付けることで、より狭ピッチな接続やより微細な配線を実現することができる。
厚み差についていえば、本発明の電子部品パッケージ品では、金属めっきパターン層Ａが、第１電子部品の電極と面一状態となった封止樹脂層面に接する更なる金属パターン層Ａ’を有して成るものであってよい。同様に、金属めっきパターン層Ｂが第２電子部品の電極と面一状態となった封止樹脂層面に接する更なる金属パターン層Ｂ’を有して成るものであってもよい。かかる場合、その更なる金属めっきパターン層Ａ’は金属めっきパターン層Ａと異なる厚さを有し得るものであってよく、また、更なる金属めっきパターン層Ｂ’が金属めっきパターン層Ｂと異なる厚さを有し得るものであってよい。これにつき例示すると、図１１に示すように、更なる金属めっきパターン層Ｂ’（５０Ｂｂ）は金属めっきパターン層Ｂ（５０Ｂ）と異なる厚さを有しており、特に、更なる金属めっきパターン層Ｂ’（５０Ｂｂ）が金属めっきパターン層Ｂ（５０Ｂ）よりも薄くなっている。このような厚み差は、封止樹脂層４０の表面に形成された凹面、即ち、段差部に直接的または間接的に起因している。
本発明においてはパッケージ品としてより好適な態様となるようにレジスト層が設けられていてもよい。つまり、「金属めっきパターン層Ａ」および「金属めっきパターン層Ｂ」に対してレジスト層が設けられていてよい。より具体的には、図１１に示すように、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）を少なくとも部分的に覆うようにソルダーレジスト層６０が設けられていることが好ましい。かかるレジスト層６０は、エレクトロニクス実装分野で一般に用いられているソルダーレジストと同様であってよい。
（第２実施形態の製造方法から得られる電子部品パッケージ）
図６に、第２実施形態の製造方法から得られる電子部品パッケージ１００の構成を模式的に示す。図示されるように、かかる電子部品パッケージ１００は、「第１実施形態の製造方法から得られる電子部品パッケージ１００」と同様の構成を有している（従って、重複する説明は省略する）。
相違点は、「第２実施形態の製造方法から得られる電子部品パッケージ」では、第１電子部品および第２電子部品の双方が封止樹脂層の凹面と面一状態で設けられていることである。つまり、「第１実施形態の製造方法から得られる電子部品パッケージ１００」では、第２電子部品３１のみが、封止樹脂層４０に形成された凹面と面一状態となっていたが、「第２実施形態の製造方法から得られる電子部品パッケージ」では、図６に示されるように、第２電子部品３１が封止樹脂層の凹面と面一状態となっているだけでなく、第１電子部品３０もまた封止樹脂層の別の凹面と面一状態となっている。かかる態様であっても、凹面の窪み寸法（即ち、段差部の寸法）が異なっており、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ａ（５０Ａ）は相互に厚み差を有している。
具体的には、金属めっきパターン層Ｂ（５０Ｂ）と接続されている電子部品３１（特にその電極部分３６）の主面（封止樹脂層から露出する下側の主面）が金属めっきパターン層Ａ（５０Ａ）と接続されている電子部品３０（特にその電極部分３５）の主面よりも相対的に内側にある（これは、製造工程で用いた第２粘着性サブ・キャリア２１Ｂが第１粘着性サブ・キャリア２１Ａよりも大きい厚さを有していたことに起因する）。よって、「金属めっきパターン層Ｂ（５０Ｂ）」が「金属めっきパターン層Ａ（５０Ａ）」よりも厚い金属めっきパターン層となっている。それゆえ、かかる厚い「金属めっきパターン層Ｂ（５０Ｂ）」をより放熱性や大電流駆動を要する電子部品に対して局所的に位置付けることができ、より効果的な高放熱特性が実現される。金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）との厚み差は、好ましくは２μｍ〜１００μｍ、より好ましくは５μｍ〜１００μｍ（例えば５０μｍ）である。このような優れた高放熱性を有していると共に、本発明では“面接触（即ち、直接接合もしくは面接合）”ゆえリードフレームの必要がなく高密度なパッケージが実現されている。つまり、電子部品の電極露出面との狭ピッチ接続や微細な配線を形成することが可能である。特に「金属めっきパターン層Ａ（５０Ａ）」は、「金属めっきパターン層Ｂ（５０Ｂ）」よりも薄い金属めっきパターン層となるので、局所的により高密度な接続、配線を供すことができる。そのため、本発明のパッケージでは、より高機能で高密度な電子部品に対してもパッケージ化が可能である。例えば、ＩＣなど電子部品の高密度化、サイズの小型化が進みより狭ピッチな接続や微細な配線を必要とする電子部品に対して「金属めっきパターン層Ａ（５０Ａ）」を局所的に位置付けることで、より狭ピッチな接続やより微細な配線を実現することができる。
（第３実施形態の製造方法から得られる電子部品パッケージ）
図８に、第３実施形態の製造方法から得られる電子部品パッケージ１００の構成を模式的に示す。図示されるように、かかる電子部品パッケージ１００は、「第１実施形態の製造方法から得られる電子部品パッケージ１００」と同様の構成を有している（従って、重複する説明は省略する）。
相違点は、「第３実施形態の製造方法から得られる電子部品パッケージ」では、第２電子部品の金属めっきパターン層Ｂ（５０Ｂ）」が金属層１０を含んでいることである。つまり、金属層１０自体もめっき処理で形成され得るので、第２電子部品の金属めっきパターン層５０Ｂが全体としてより多くの積層数を有する構造となっている。例えば、金属めっきパターン層Ｂ（５０Ｂ）は、「相対的に外側に位置付けられた湿式めっき層」と「相対的に内側に位置付けられた乾式めっき層」とから成る構造を２つ備えた４層構造を有し得る。このような態様であっても、金属めっきパターン層Ａ（５０Ａ）および金属めっきパターン層Ｂ（５０Ｂ）は相互に厚み差を有している。
具体的には、金属めっきパターン層Ｂ（５０Ｂ）と接続されている電子部品３１（特にその電極部分３６）の主面（封止樹脂層から露出する下側の主面）が、金属めっきパターン層Ａ（５０Ａ）と接続されている電子部品３０（特にその電極部分３５）の主面よりも相対的に内側にあり、「金属めっきパターン層Ｂ（５０Ｂ）」が「金属めっきパターン層Ａ（５０Ａ）」よりも金属層１０の厚み分だけ厚くなった金属めっきパターン層となっている。それゆえ、「金属めっきパターン層Ｂ（５０Ｂ）」をより放熱性や大電流駆動を要する電子部品に対して局所的に位置付けることができ、より効果的な高放熱特性が実現される。金属めっきパターン層Ａ（５０Ａ）と金属めっきパターン層Ｂ（５０Ｂ）との厚み差は金属層の厚みによって制御可能であり、例えば、かかる厚み差は好ましくは２μｍ〜１００μｍ、より好ましくは５μｍ〜１００μｍ（例えば５０μｍ）である。このような優れた高放熱性を有していると共に、“面接触（即ち、直接接合もしくは面接合）”ゆえリードフレームの必要がなく高密度なパッケージを実現できる。つまり、電子部品の電極露出面との狭ピッチ接続や微細な配線を形成することが可能である。特に「金属めっきパターン層Ａ（５０Ａ）」は、「金属めっきパターン層Ｂ（５０Ｂ）」よりも薄い金属めっきパターン層となるので、局所的により高密度な接続、配線を供すことができる。そのため、本発明のパッケージでは、より高機能で高密度な電子部品に対してもパッケージ化が可能である。例えば、ＩＣなど電子部品の高密度化、サイズの小型化が進みより狭ピッチな接続や微細な配線を必要とする電子部品に対して「金属めっきパターン層Ａ（５０Ａ）」を局所的に位置付けることで、より狭ピッチな接続やより微細な配線を実現することができる。
（発光素子が含まれる電子部品パッケージ）
電子部品に発光素子が含まれ、電子部品パッケージが発光素子パッケージ品となる場合、蛍光体層および透明樹脂層が設けられていることが好ましい。具体的には、「金属パターン層および電子部品を埋設している封止樹脂層」に代えて、図１３に示すように、「発光素子３１の周囲に形成された蛍光体層４４」および「発光素子３１および蛍光体層４４を覆うように形成された透明樹脂層４６」が設けられていることが好ましい。これによって、本発明の電子部品パッケージ１００として発光素子パッケージ品を実現できる。かかる“蛍光体層”および“透明樹脂層”の材質・厚さなどは、一般的なＬＥＤパッケージにて常套的に用いられているものを採用してよい。尚、本明細書において『発光素子』とは、光を発する素子であって、例えば発光ダイオード（ＬＥＤ）およびそれらを含む電子部品のことを実質的に意味している。従って、本発明における『発光素子』は、「ＬＥＤのベアチップ（即ちＬＥＤチップ）」のみならず、「ＬＥＤチップがモールドされたディスクリート・タイプ」をも包含した態様を表すものとして用いている。尚、ＬＥＤチップに限らず、半導体レーザーチップなども用いることができる。
電子部品に発光素子が含まれるパッケージの場合、金属めっきパターン層の乾式めっき層（図１３に示す態様では「５０Ｂ’」）を“反射層”として好適に用いることができる。かかる場合、発光素子の直下に“反射層”が位置付けられるので、発光素子から発された下向きの光を反射層（金属めっきパターン層Ｂの乾式めっき層）で効率的に反射させることができる。つまり、“下向きに発された光”を上方へと向けることが可能となる。このような高反射特性を特に重視するならば、金属めっきパターン層の乾式めっき層（図示する態様では５０Ｂ’）は、Ａｇ（銀）およびＡｌ（アルミニウム）などから成る群から選択される金属を含んで成ることが好ましい。
発光素子からの光取出しの点でいえば、本発明の電子部品パッケージは封止樹脂層の上側表面からの光取り出しの点でも優れている。具体的には、本発明の電子部品パッケージでは、樹脂層の凹面（即ち、段差部）に起因して、発光素子３１が樹脂層（特に上記の透明樹脂層４６）内において、その上側表面により近い位置に埋設されている。従って、本発明の発光素子パッケージは、樹脂層の上側表面（光取出し面）からの光取出し効率が向上し得る。
最後に、本発明は下記の態様を有するものであることを確認的に付言しておく。
第１態様：電子部品パッケージを製造するための方法であって、
キャリア上にて第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後でキャリアを剥離除去し、それによって、第１電子部品および第２電子部品の少なくとも一方の電極が封止樹脂層の表面から露出するように第１電子部品および第２電子部品が封止樹脂層に埋設されたパッケージ前駆体を得ており、
第１電子部品および第２電子部品の前記配置に際しては、第１電子部品および第２電子部品の高さレベルが相互に異なるように第１電子部品および第２電子部品を位置付け、また
キャリアの除去後においては、電子部品（第１電子部品および／または第２電子部品）の電極露出面と接するように金属めっき層を形成することを特徴とする、電子部品パッケージの製造方法。
第２態様：上記第１態様において、キャリア上に配置する第１電子部品および第２電子部品のいずれか一方または双方が、サブ・キャリアまたは金属層を備えた電子部品となっており、サブ・キャリアまたは金属層に起因して第１電子部品および第２電子部品が相互に異なる高さレベルに位置付けられることを特徴とする電子部品パッケージの製造方法。
第３態様：上記第１態様または第２態様において、キャリアの除去後において第１電子部品の電極と接続する金属めっきパターン層Ａおよび第２電子部品の電極と接続する金属めっきパターン層Ｂを形成しており、
前記異なる高さレベルに起因して、金属めっきパターン層Ａの厚さと金属めっきパターン層Ｂの厚さとが相互に異なることを特徴とする電子部品パッケージの製造方法。
第４態様：上記第２態様または第３態様において、サブ・キャリアを剥離除去する又は金属層を一部除去し、それによって、封止樹脂層の表面に凹面または段差部を形成することを特徴とする電子部品パッケージの製造方法。
第５態様：上記第４態様において、キャリアの剥離除去によって第１電子部品および第２電子部品の少なくとも一方の電極を封止樹脂層の表面と面一状態で露出させており、
サブ・キャリアの剥離除去によって第１電子部品および第２電子部品のいずれか一方の電極を凹面と面一状態で露出させる電子部品パッケージの製造方法。
第６態様：上記第２態様〜第５態様のいずれかにおいて、
（ｉ）キャリアとして用いる粘着性キャリアに対して第１電子部品を設ける工程、
（ｉｉ）サブ・キャリアとして用いる粘着性サブ・キャリアが予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）第１電子部品と重ならない領域において「粘着性サブ・キャリアが予め備えられた第２電子部品」を粘着性キャリアに配置する工程、
（ｉｖ）第１電子部品および第２電子部品を覆うように粘着性キャリア上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）電子部品パッケージ前駆体から粘着性キャリアおよび粘着性サブ・キャリアを剥離除去し、それによって、封止樹脂層の表面から第１電子部品の電極および第２電子部品の電極を露出させる工程、ならびに
（ｖｉ）第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）では、粘着性キャリアと第２電子部品との間に介在する粘着性サブ・キャリアによって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成する電子部品パッケージの製造方法。
第７態様：上記第２態様〜第５態様のいずれかにおいて、
（ｉ）’サブ・キャリアとして用いる第１粘着性サブ・キャリアが予め備えられた第１電子部品を用意する工程、
（ｉｉ）’ サブ・キャリアとして用いる第２粘着性サブ・キャリアが予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）’「第１粘着性サブ・キャリアが予め備えられた第１電子部品」と「第２粘着性サブ・キャリアが予め備えられた第２電子部品」とが相互に重ならないようにそれらを支持基板上に設ける工程、
（ｉｖ）’第１電子部品および第２電子部品を覆うように支持基板上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）’支持基板と第１粘着性サブ・キャリアと第２粘着性サブ・キャリアとを電子部品パッケージ前駆体から剥離除去し、それによって、封止樹脂層の表面から第１電子部品の電極および第２電子部品の電極を露出させる工程、ならびに
（ｖｉ）’第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）’では、支持基板と第１電子部品との間に介在する第１粘着性サブ・キャリアおよび支持基板と第２電子部品との間に介在する第２粘着性サブ・キャリアによって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）’では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成する電子部品パッケージの製造方法。
第８態様：上記第２態様〜第５態様のいずれかにおいて、
（ｉ）”キャリアとして用いる粘着性キャリアに対して第１電子部品を設ける工程、
（ｉｉ）”金属層が予め備えられた第２電子部品を用意する工程、
（ｉｉｉ）”第１電子部品と重ならない領域において「金属層が予め備えられた第２電子部品」を粘着性キャリアに配置する工程、
（ｉｖ）” 第１電子部品および第２電子部品を覆うように粘着性キャリア上にて封止樹脂層を形成し、電子部品パッケージ前駆体を得る工程、
（ｖ）”電子部品パッケージ前駆体から粘着性キャリアを剥離除去し、それによって、封止樹脂層の表面から第１電子部品の電極および第２電子部品の電極を露出させる工程、ならびに
（ｖｉ）”第１電子部品の電極露出面および第２電子部品の電極露出面と接するように金属めっき層を形成する工程
を含んで成り、
工程（ｉｉｉ）” では、粘着性キャリアと第２電子部品との間に介在する金属層によって、第１電子部品および第２電子部品を相互に異なる高さレベルに位置付けており、また
工程（ｖｉ）” では、乾式めっき法を実施した後で湿式めっき法を実施して金属めっき層を形成する電子部品パッケージの製造方法。
第９態様：上記第６態様〜第８態様のいずれかにおいて、乾式めっき法としてスパッタリングを実施する一方、湿式めっき法として電気めっきを実施することを特徴とする電子部品パッケージの製造方法。
第１０態様：上記第６態様〜第９態様のいずれかにおいて、乾式めっき法を実施して１００ｎｍ〜１０００ｎｍ厚さの乾式めっき層を形成する一方、湿式めっき法を実施して５μｍ〜５００μｍ厚さの湿式めっき層を形成することを特徴とする電子部品パッケージの製造方法。
第１１態様：上記第６態様〜第１０態様のいずれかにおいて、金属めっき層をパターニング処理に付すことによって、少なくとも第１電子部品の電極露出面と接合する金属めっきパターン層Ａを形成すると共に、第２電子部品の電極露出面と接合する金属めっきパターン層Ｂを形成することを特徴とする電子部品パッケージの製造方法。
第１２態様：上記第１態様〜第１１態様のいずれかにおいて、キャリアに配置される電子部品として発光素子が含まれており、
封止樹脂層の形成として、発光素子の周囲に蛍光体層を形成し、発光素子および蛍光体層を覆うように透明樹脂層を形成することを特徴とする電子部品パッケージの製造方法。
第１３態様：電子部品パッケージであって、
封止樹脂層、
封止樹脂層に埋設された第１電子部品および第２電子部品であって、それらの電極が封止樹脂層の表面と面一状態となって封止樹脂層の表面から露出している第１電子部品および第２電子部品、ならびに
第１電子部品の電極に接続された金属めっきパターン層Ａおよび第２電子部品の電極に接続された金属めっきパターン層Ｂ
を有して成り、
封止樹脂層の表面の一部が凹面となっており、第１電子部品および第２電子部品のいずれか一方の電極が凹面と面一状態となっており、それによって、第１電子部品の電極と第２電子部品の電極とが非同一平面上に位置し、また
金属めっきパターン層ＡおよびＢが、相対的に外側に位置付けられた湿式めっき層と相対的に内側に位置付けられた乾式めっき層とから成る積層構造を有している、電子部品パッケージ。
第１４態様：上記第１３態様において、金属めっきパターン層Ａと金属めっきパターン層Ｂとが相互に異なる厚さを有することを特徴とする電子部品パッケージ。
第１５態様：上記第１３態様または第１４態様において、金属めっきパターン層Ａの湿式めっき層の外側表面と金属めっきパターン層Ｂの湿式めっき層の外側表面とが同一平面上にあることを特徴とする電子部品パッケージ。
第１６態様：上記第１３態様〜第１５態様のいずれかにおいて、金属めっきパターン層Ａは、第１電子部品の電極と面一状態となった封止樹脂層面に接する更なるめっき金属パターン層Ａ’を有して成る一方、金属めっきパターン層Ｂは第２電子部品の電極と面一状態となった封止樹脂層面に接する更なる金属パターン層Ｂ’を有して成り、
更なる金属めっきパターン層Ａ’が前記金属めっきパターン層Ａと異なる厚さを有する又は前記更なる金属めっきパターン層Ｂ’が金属めっきパターン層Ｂと異なる厚さを有することを特徴とする電子部品パッケージ。
第１７態様：上記第１３態様〜第１６態様のいずれかにおいて、金属めっきパターン層Ａおよび／または金属めっきパターン層Ｂの少なくとも一部が電子部品パッケージの放熱部材となっていることを特徴とする電子部品パッケージ。
第１８態様：上記第１３態様〜第１７態様のいずれかにおいて、乾式めっき層が１００ｎｍ〜１０００ｎｍの厚さを有する一方、湿式めっき層が４μｍ〜５００μｍの厚さを有することを特徴とする電子部品パッケージ。
第１９態様：上記第１３態様〜第１８態様のいずれかにおいて、乾式めっき層がＴｉ、ＣｒおよびＮｉから成る群から選択される少なくとも１種類の金属材料を含んで成る一方、湿式めっき層がＣｕ、ＮｉおよびＡｌから成る群から選択される少なくとも１種類の金属材料を含んで成ることを特徴とする電子部品パッケージ。
第２０態様：上記第１４態様に従属する上記第１５態様〜第１９態様のいずれかにおいて、
金属めっきパターン層Ａと金属めっきパターン層Ｂとの厚み差が２μｍ〜１００μｍであることを特徴とする電子部品パッケージ。
第２１態様：上記第１３態様〜第２０態様のいずれかにおいて、電子部品として発光素子が含まれており、
封止樹脂層として、発光素子の周囲に蛍光体層が設けられ、発光素子および蛍光体層を覆う透明樹脂層が設けられていることを特徴とする電子部品パッケージ。
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
例えば、本発明の製造方法では、剥離したキャリアまたはサブ・キャリアを再利用してもよい。つまり、本発明では、後刻に行われる別の電子部品パッケージ製造にて「一旦使用したキャリアまたサブ・キャリア」を用いることができる。
本発明に従って電子部品パッケージを作製した。
《使用材料》
パッケージ製造に使用した「粘着性キャリア（粘着フィルム）」、「封止樹脂層」は、次の通りである。
Figure 0005624696
以下のプロセスを実施して、電子部品パッケージを作製した。
Figure 0005624696
上記プロセスを実施することによって“基板レス”、“ワイヤボンディングレス・バンプレス”、“はんだ材料を用いない”パッケージを得ることができた。また、上記プロセスに際しては、封止樹脂層と粘着性キャリアとの間にて局所的に介在する金属パターン層の存在によって剥離操作を容易に行えることを確認できた。また、粘着性キャリアの剥離によって露出した「金属パターン層の露出面」および「電子部品の電極露出面」に対してバンプレスの厚い金属めっき層を形成するこができ、その厚い金属めっき層をヒートシンクとして好適に利用できることも確認できた。
本発明は、エレクトロニクス実装分野の各種用途に好適に用いることができる。例えば、本発明は、電源パッケージ（ＰＯＬコンバータ、例えば降圧型ＤＣ-ＤＣコンバータ）、ＬＥＤパッケージや部品内蔵モジュールなどに好適に適用することができる。
 関連出願の相互参照
本出願は、日本国特許出願第２０１２−２７９８４０号（出願日：２０１２年１２月２１日、発明の名称「電子部品パッケージおよびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。
１０ 金属層
２０ キャリア（例えば粘着性キャリア）
２１ サブ・キャリア（例えば粘着性サブ・キャリア）
２１Ａ 第１粘着性サブ・キャリア
２１Ｂ 第２粘着性サブ・キャリア
２４ 粘着性キャリアの支持基板
２６ 粘着性キャリアの粘着層
２８ 支持基板
３０ 第１電子部品
３１ 第２電子部品（発光素子パッケージ態様でいえば、例えば発光素子）
３５ 第１電子部品の電極
３６ 第２電子部品の電極
４０ 封止樹脂層
４４ 蛍光体層
４５ 封止樹脂層の表面領域に形成された凹面
４６ 透明樹脂層
５０ 金属めっき層
５０Ａ 金属めっきパターン層Ａ
５０Ｂ 金属めっきパターン層Ｂ
５０Ｂｂ 更なる金属めっきパターン層Ｂ’
５０’ 乾式めっき層
５０Ａ’ 金属めっきパターン層Ａの乾式めっき層
５０Ｂ’ 金属めっきパターン層Ｂの乾式めっき層
５０” 湿式めっき層
５０Ａ” 金属めっきパターン層Ａの湿式めっき層
５０Ｂ” 金属めっきパターン層Ｂの湿式めっき層
６０ レジスト層
１００’ 電子部品パッケージ前駆体
１００ 電子部品パッケージ

Claims (21)

  1. 電子部品パッケージを製造するための方法であって、
    キャリア上にて第１電子部品および第２電子部品の配置および封止樹脂層の形成を行った後で該キャリアを剥離除去し、それによって、該第１電子部品および該第２電子部品の少なくとも一方の電極が該封止樹脂層の表面から露出するように該第１電子部品および該第２電子部品が該封止樹脂層に埋設されたパッケージ前駆体を得ており、
    前記第１電子部品および前記第２電子部品の前記配置に際しては、該第１電子部品および該第２電子部品の高さレベルが相互に異なるように該第１電子部品および該第２電子部品を位置付け、また
    前記キャリアの除去後においては、前記第１電子部品および前記第２電子部品の前記少なくとも一方の電極露出面と接するように金属めっき層を形成することを特徴とする、電子部品パッケージの製造方法。
  2. 前記キャリア上に配置する前記第１電子部品および前記第２電子部品のいずれか一方または双方が、サブ・キャリアまたは金属層を備えた電子部品となっており、該サブ・キャリアまたは該金属層に起因して該第１電子部品および該第２電子部品が相互に異なる高さレベルに位置付けられることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  3. 前記キャリアの除去後において前記第１電子部品の電極と接続する金属めっきパターン層Ａおよび前記第２電子部品の電極と接続する金属めっきパターン層Ｂを形成しており、
    前記異なる高さレベルに起因して、前記金属めっきパターン層Ａの厚さと前記金属めっきパターン層Ｂの厚さとが相互に異なることを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  4. 前記サブ・キャリアを剥離除去する又は前記金属層を一部除去し、それによって、前記封止樹脂層の表面に凹面または段差部を形成することを特徴とする、請求項２に記載の電子部品パッケージの製造方法。
  5. 前記キャリアの剥離除去によって前記第１電子部品および前記第２電子部品の前記少なくとも一方の前記電極を前記封止樹脂層の表面と面一状態で露出させており、
    前記サブ・キャリアの剥離除去によって前記第１電子部品および前記第２電子部品のいずれか一方の前記電極を前記凹面と面一状態で露出させる、請求項４に記載の電子部品パッケージの製造方法。
  6. （ｉ）前記キャリアとして用いる粘着性キャリアに対して前記第１電子部品を設ける工程、
    （ｉｉ）前記サブ・キャリアとして用いる粘着性サブ・キャリアが予め備えられた前記第２電子部品を用意する工程、
    （ｉｉｉ）前記第１電子部品と重ならない領域において「前記粘着性サブ・キャリアが予め備えられた前記第２電子部品」を前記粘着性キャリアに配置する工程、
    （ｉｖ）前記第１電子部品および前記第２電子部品を覆うように前記粘着性キャリア上にて前記封止樹脂層を形成し、前記電子部品パッケージ前駆体を得る工程、
    （ｖ）前記電子部品パッケージ前駆体から前記粘着性キャリアおよび前記粘着性サブ・キャリアを剥離除去し、それによって、前記封止樹脂層の表面から前記第１電子部品の電極および前記第２電子部品の電極を露出させる工程、ならびに
    （ｖｉ）前記第１電子部品の電極露出面および前記第２電子部品の電極露出面と接するように金属めっき層を形成する工程
    を含んで成り、
    前記工程（ｉｉｉ）では、前記粘着性キャリアと前記第２電子部品との間に介在する前記粘着性サブ・キャリアによって、前記第１電子部品および前記第２電子部品を相互に異なる高さレベルに位置付けており、また
    前記工程（ｖｉ）では、乾式めっき法を実施した後で湿式めっき法を実施して前記金属めっき層を形成する、請求項２に記載の電子部品パッケージの製造方法。
  7. （ｉ）’前記サブ・キャリアとして用いる第１粘着性サブ・キャリアが予め備えられた第１電子部品を用意する工程、
    （ｉｉ）’ 前記サブ・キャリアとして用いる第２粘着性サブ・キャリアが予め備えられた第２電子部品を用意する工程、
    （ｉｉｉ）’「前記第１粘着性サブ・キャリアが予め備えられた前記第１電子部品」と「前記第２粘着性サブ・キャリアが予め備えられた前記第２電子部品」とが相互に重ならないようにそれらを支持基板上に設ける工程、
    （ｉｖ）’前記第１電子部品および前記第２電子部品を覆うように前記支持基板上にて前記封止樹脂層を形成し、前記電子部品パッケージ前駆体を得る工程、
    （ｖ）’前記支持基板と前記第１粘着性サブ・キャリアと前記第２粘着性サブ・キャリアとを前記電子部品パッケージ前駆体から剥離除去し、それによって、前記封止樹脂層の表面から前記第１電子部品の電極および前記第２電子部品の電極を露出させる工程、ならびに
    （ｖｉ）’前記第１電子部品の電極露出面および前記第２電子部品の電極露出面と接するように金属めっき層を形成する工程
    を含んで成り、
    前記工程（ｉｉｉ）’では、前記支持基板と前記第１電子部品との間に介在する前記第１粘着性サブ・キャリアおよび前記支持基板と前記第２電子部品との間に介在する前記第２粘着性サブ・キャリアによって、前記第１電子部品および前記第２電子部品を相互に異なる高さレベルに位置付けており、また
    前記工程（ｖｉ）’では、乾式めっき法を実施した後で湿式めっき法を実施して前記金属めっき層を形成する、請求項２に記載の電子部品パッケージの製造方法。
  8. （ｉ）” 前記キャリアとして用いる粘着性キャリアに対して前記第１電子部品を設ける工程、
    （ｉｉ）” 前記金属層が予め備えられた前記第２電子部品を用意する工程、
    （ｉｉｉ）” 前記第１電子部品と重ならない領域において「前記金属層が予め備えられた前記第２電子部品」を前記粘着性キャリアに配置する工程、
    （ｉｖ）” 前記第１電子部品および前記第２電子部品を覆うように前記粘着性キャリア上にて前記封止樹脂層を形成し、前記電子部品パッケージ前駆体を得る工程、
    （ｖ）” 前記電子部品パッケージ前駆体から前記粘着性キャリアを剥離除去し、それによって、前記封止樹脂層の表面から前記第１電子部品および前記第２電子部品の少なくとも一方の電極を露出させる工程、ならびに
    （ｖｉ）” 前記少なくとも一方の前記電極の露出面と接するように金属めっき層を形成する工程
    を含んで成り、
    前記工程（ｉｉｉ）” では、前記粘着性キャリアと前記第２電子部品との間に介在する前記金属層によって、前記第１電子部品および前記第２電子部品を相互に異なる高さレベルに位置付けており、また
    前記工程（ｖｉ）” では、乾式めっき法を実施した後で湿式めっき法を実施して前記金属めっき層を形成する、請求項２に記載の電子部品パッケージの製造方法。
  9. 前記乾式めっき法としてスパッタリングを実施する一方、前記湿式めっき法として電気めっきを実施することを特徴とする、請求項６に記載の電子部品パッケージの製造方法。
  10. 前記乾式めっき法を実施して１００ｎｍ〜１０００ｎｍ厚さの乾式めっき層を形成する一方、前記湿式めっき法を実施して５μｍ〜５００μｍ厚さの湿式めっき層を形成することを特徴とする、請求項６に記載の電子部品パッケージの製造方法。
  11. 前記金属めっき層をパターニング処理に付すことによって、少なくとも前記第１電子部品の電極露出面と接合する金属めっきパターン層Ａを形成すると共に、前記第２電子部品の電極露出面と接合する金属めっきパターン層Ｂを形成することを特徴とする、請求項６に記載の電子部品パッケージの製造方法。
  12. 前記キャリアに配置される前記電子部品として発光素子が含まれており、
    前記封止樹脂層の形成として、前記発光素子の周囲に蛍光体層を形成すると共に、該発光素子および該蛍光体層を覆うように透明樹脂層を形成することを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
  13. 電子部品パッケージであって、
    封止樹脂層、
    前記封止樹脂層に埋設された第１電子部品および第２電子部品であって、それらの電極が該封止樹脂層の表面と面一状態となっている該第１電子部品および該第２電子部品、ならびに
    前記第１電子部品の電極に接続された金属めっきパターン層Ａおよび前記第２電子部品の電極に接続された金属めっきパターン層Ｂ
    を有して成り、
    前記封止樹脂層の表面の一部が凹面となっており、前記第１電子部品および前記第２電子部品のいずれか一方の前記電極が該凹面と面一状態となっており、それによって、前記第１電子部品の前記電極と前記第２電子部品の前記電極とが非同一平面上に位置し、また
    前記金属めっきパターン層ＡおよびＢが、相対的に外側に位置付けられた湿式めっき層と相対的に内側に位置付けられた乾式めっき層とから成る積層構造を有している、電子部品パッケージ。
  14. 前記金属めっきパターン層Ａと前記金属めっきパターン層Ｂとが相互に異なる厚さを有することを特徴とする、請求項１３に記載の電子部品パッケージ。
  15. 前記金属めっきパターン層Ａの前記湿式めっき層の外側表面と前記金属めっきパターン層Ｂの前記湿式めっき層の外側表面とが同一平面上にあることを特徴とする、請求項１３に記載の電子部品パッケージ。
  16. 前記金属めっきパターン層Ａは、前記第１電子部品の電極と面一状態となった封止樹脂層面に接する更なるめっき金属パターン層Ａ’を有して成る一方、前記金属めっきパターン層Ｂは前記第２電子部品の電極と面一状態となった封止樹脂層面に接する更なる金属パターン層Ｂ’を有して成り、
    前記更なる金属めっきパターン層Ａ’が前記金属めっきパターン層Ａと異なる厚さを有する又は前記更なる金属めっきパターン層Ｂ’が前記金属めっきパターン層Ｂと異なる厚さを有することを特徴とする、請求項１３に記載の電子部品パッケージ。
  17. 前記金属めっきパターン層Ａおよび／または前記金属めっきパターン層Ｂの少なくとも一部が前記電子部品パッケージの放熱部材となっていることを特徴とする、請求項１３に記載の電子部品パッケージ。
  18. 前記乾式めっき層が１００ｎｍ〜１０００ｎｍの厚さを有する一方、前記湿式めっき層が４μｍ〜５００μｍの厚さを有することを特徴とする、請求項１３に記載の電子部品パッケージ。
  19. 前記乾式めっき層がＴｉ、ＣｒおよびＮｉから成る群から選択される少なくとも１種類の金属材料を含んで成る一方、前記湿式めっき層がＣｕ、ＮｉおよびＡｌから成る群から選択される少なくとも１種類の金属材料を含んで成ることを特徴とする、請求項１３に記載の電子部品パッケージ。
  20. 前記金属めっきパターン層Ａと前記金属めっきパターン層Ｂとが相互に異なる厚さを有し、前記金属めっきパターン層Ａと前記金属めっきパターン層Ｂとの厚み差が２μｍ〜１００μｍであることを特徴とする、請求項１５に記載の電子部品パッケージ。
  21. 前記電子部品として発光素子が含まれており、
    前記封止樹脂層として、前記発光素子の周囲に蛍光体層が設けられ、該発光素子および該蛍光体層を覆う透明樹脂層が設けられていることを特徴とする、請求項１３に記載の電子部品パッケージ。
JP2014528745A 2012-12-21 2013-12-20 電子部品パッケージおよびその製造方法 Expired - Fee Related JP5624696B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012279840 2012-12-21
JP2012279840 2012-12-21
PCT/JP2013/007502 WO2014097642A1 (ja) 2012-12-21 2013-12-20 電子部品パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP5624696B1 true JP5624696B1 (ja) 2014-11-12
JPWO2014097642A1 JPWO2014097642A1 (ja) 2017-01-12

Family

ID=50978000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014528745A Expired - Fee Related JP5624696B1 (ja) 2012-12-21 2013-12-20 電子部品パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US9449944B2 (ja)
JP (1) JP5624696B1 (ja)
CN (1) CN104584210B (ja)
WO (1) WO2014097642A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711700B2 (en) * 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
JP6610498B2 (ja) * 2016-10-21 2019-11-27 株式会社村田製作所 複合型電子部品の製造方法
JP6971052B2 (ja) * 2017-04-20 2021-11-24 京セラ株式会社 半導体装置の製造方法および半導体装置
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
DE102021103369A1 (de) * 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223832A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
JP2009253284A (ja) * 2008-04-02 2009-10-29 General Electric Co <Ge> 取外し可能な相互接続構造体の製造方法
JP2012134500A (ja) * 2010-12-22 2012-07-12 General Electric Co <Ge> 半導体デバイスパッケージを製作するための方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS642330A (en) 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JPH0198237A (ja) 1987-10-12 1989-04-17 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
US4835067A (en) 1988-01-21 1989-05-30 Electro Alloys Corp. Corrosion resistant electroplating process, and plated article
US4889584A (en) 1989-03-31 1989-12-26 Meiko Electronics Co., Ltd. Method of producing conductor circuit boards
JP2941523B2 (ja) 1991-10-25 1999-08-25 ローム株式会社 半導体装置
DE69310334T2 (de) 1992-12-22 1997-08-14 Citizen Watch Co., Ltd., Tokio/Tokyo Mit hartem Kohlenstoff beschichtetes Material
KR0169820B1 (ko) 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
US6319834B1 (en) 1999-08-18 2001-11-20 Advanced Micro Devices, Inc. Method and apparatus for improved planarity metallization by electroplating and CMP
US6453549B1 (en) 1999-12-13 2002-09-24 International Business Machines Corporation Method of filling plated through holes
JP2001217354A (ja) 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2001257236A (ja) * 2000-03-10 2001-09-21 Murata Mfg Co Ltd 電子デバイスの製造方法
US6566258B1 (en) 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6452258B1 (en) 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging
JP3692314B2 (ja) 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
KR100447968B1 (ko) 2001-08-07 2004-09-10 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
US20030060041A1 (en) 2001-09-21 2003-03-27 Intel Corporation Dual-stack, ball-limiting metallurgy and method of making same
JP3900961B2 (ja) 2002-02-18 2007-04-04 日立電線株式会社 樹脂接着用銅箔およびその製造方法
JP3682654B2 (ja) 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
JP4101705B2 (ja) 2003-06-18 2008-06-18 三菱伸銅株式会社 金属層形成方法
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7329905B2 (en) 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4449724B2 (ja) 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール
JP2006278774A (ja) 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP2008251644A (ja) * 2007-03-29 2008-10-16 Sharp Corp 半導体発光装置
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US20080318055A1 (en) 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
JP5155616B2 (ja) 2007-07-25 2013-03-06 沖プリンテッドサーキット株式会社 Ｒｆｉｄタグ、ｒｆｉｄシステムおよびｒｆｉｄタグの製造方法
TWI364801B (en) 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TW200947740A (en) 2008-05-05 2009-11-16 Univ Nat Central Process for encapsulating LED chip by fluorescent material
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
US20090289362A1 (en) 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
CN102119588B (zh) 2008-08-12 2014-03-05 株式会社村田制作所 元器件内置模块的制造方法及元器件内置模块
JP2010080528A (ja) 2008-09-24 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JPWO2010041630A1 (ja) 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
JP5382911B2 (ja) 2008-11-12 2014-01-08 東洋鋼鈑株式会社 酸化物超電導線材用金属積層基板の製造方法及び該基板を用いた酸化物超電導線材
JP5147677B2 (ja) 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
JP5354224B2 (ja) 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
JP5577694B2 (ja) 2009-12-24 2014-08-27 株式会社村田製作所 部品内蔵モジュール
US9313900B2 (en) 2010-04-02 2016-04-12 Inktec Co., Ltd. Method for manufacturing a double-sided printed circuit board
JP5647492B2 (ja) 2010-11-15 2014-12-24 新光電気工業株式会社 半導体パッケージの製造方法
JP2012182604A (ja) * 2011-03-01 2012-09-20 Panasonic Corp 弾性波フィルタ部品
US8900929B2 (en) 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223832A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
JP2009253284A (ja) * 2008-04-02 2009-10-29 General Electric Co <Ge> 取外し可能な相互接続構造体の製造方法
JP2012134500A (ja) * 2010-12-22 2012-07-12 General Electric Co <Ge> 半導体デバイスパッケージを製作するための方法

Also Published As

Publication number Publication date
US9449944B2 (en) 2016-09-20
CN104584210B (zh) 2017-09-26
WO2014097642A1 (ja) 2014-06-26
JPWO2014097642A1 (ja) 2017-01-12
CN104584210A (zh) 2015-04-29
US20150228619A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP5624700B1 (ja) 電子部品パッケージおよびその製造方法
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) 電子部品パッケージおよびその製造方法
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
JP5624698B1 (ja) 電子部品パッケージおよびその製造方法
US9373762B2 (en) Electronic part package
JP5624697B1 (ja) 電子部品パッケージおよびその製造方法
JP6620989B2 (ja) 電子部品パッケージ
JP6027001B2 (ja) 放熱回路基板
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
TW201133729A (en) Semiconductor chip assembly with post/base heat spreader and conductive trace
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP2005277355A (ja) 回路装置
JP5995579B2 (ja) 半導体発光装置及びその製造方法
JP2016086082A (ja) 電子部品パッケージおよびその製造方法
JP2016004915A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2015233092A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP2005347357A (ja) 回路装置の製造方法
JPH08335654A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140926

R151 Written notification of patent or utility model registration

Ref document number: 5624696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees