JP2001250888A - フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品 - Google Patents

フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品

Info

Publication number
JP2001250888A
JP2001250888A JP2000388006A JP2000388006A JP2001250888A JP 2001250888 A JP2001250888 A JP 2001250888A JP 2000388006 A JP2000388006 A JP 2000388006A JP 2000388006 A JP2000388006 A JP 2000388006A JP 2001250888 A JP2001250888 A JP 2001250888A
Authority
JP
Japan
Prior art keywords
die
flexible substrate
reference point
bond pad
camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000388006A
Other languages
English (en)
Other versions
JP2001250888A5 (ja
JP4931277B2 (ja
Inventor
Richard Joseph Saia
リチャード・ジョセフ・サイア
Kevin Matthew Durocher
ケビン・マシュー・ドゥロチャー
James Wilson Rose
ジェームズ・ウィルソン・ローズ
Leonard Richard Douglas
レオナルド・リチャード・ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2001250888A publication Critical patent/JP2001250888A/ja
Publication of JP2001250888A5 publication Critical patent/JP2001250888A5/ja
Application granted granted Critical
Publication of JP4931277B2 publication Critical patent/JP4931277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 フレキシブル基板（１００）上の相互接続用
金属（１１２）に対してダイ（１０８）を正確に位置合
せする。 【解決手段】 最初に、フレキシブル基板（１００）の
下面上に設けられた金属層中にバイア形成用のマスク
（１０２）がパターン形成され、次いでダイ結合手段
（１０４）がフレキシブル基板（１００）の上面に塗布
され、ダイ上に設けられたボンドパッド（１０６）が、
フレキシブル基板（１００）上にパターン形成された金
属のバイアマスク（１０２）に対して高い精度で局所的
かつ適応可能に位置合せされ、次にフレキシブル基板
（１００）上の位置合せ済みの金属マスクを通してボン
ドパッド（１０６）にまで達するバイア（１１０）が形
成され、その後相互接続用金属（１１２）が蒸着され、
そしてパターニング及びエッチングが施される。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明はダイ配置の分野に関するもので
あって、更に詳しく言えば、ポリイミドフレックスのご
ときフレキシブル基板上にダイを配置する際の精度を向
上させることに関する。
【０００２】
【発明の背景】ダイ配置のための適応性リソグラフィー
の技術は、指定された既存の標識（たとえば、以前の金
属層上に存在するダイボンドパッド又は基準マーク）の
位置狂いを測定し、そしてこれらの位置狂いに対応する
ように金属線及びバイアのルーティングを変更するとい
うものである。もし通常のリソグラフィー装置を使用す
るのであれば、これは各々の個別部品上に焼付けられる
各々のアートワーク層用のカスタムマスクを製作するこ
とに類似している。仮想マスク（すなわち、コンピュー
タメモリから部品上に直接に書込まれるマスク）の使用
及びアートワークの自動化されたカスタマイズにより、
コスト面の制約は解消されている。
【０００３】とは言え、この方法にはまだ欠点が存在し
ている。それは、ダイの位置狂い及び以前のルーティン
グ層のゆがみに対処するための相互接続アートワークの
カスタマイズを自動化するための特注装置を必要とする
点で資本集約的である。それはまた、線の再ルーティン
グに際して線の幅及びピッチを最小にするための設計規
則に従わなければならず、かつ各々のアートワークはそ
れが表わす部品に特有のものであるために計算集約的で
もある。最後に、最も重要なのは、現在実施されている
この方法がなお極めて労働集約的であるという点であ
る。各々のダイの位置狂い及びフレキシブル基板のゆが
みを正確に測定することは、完全には自動化されていな
い。フレキシブル基板のゆがみを一般化して測定の回数
を低減させる技術は開発されており、また特注の「コン
ポーネント・マッピング・システム（ＣＭＣ）」を使用
すれば、各々の個別部品用のアートワークを正確にカス
タマイズするために必要なデータを収集するために要求
される工数を低減させることもできる。しかしながら、
設定、（ＣＭＣの自動化された視覚認識システムに対し
て補足又は拒絶を行うための）判断、及び正確なアート
ワークを各々の対応する部品上に確実に焼付けるための
トラッキングについてはオペレータの多大の関与がなお
も必要である。
【０００４】ある種類の高密度相互接続（ＨＤＩ）回路
モジュールにおいては、チップウェル内に集積回路チッ
プを支持し得る基板上に接着剤で被覆された重合体フィ
ルムオーバレイが設置される。次いで、バイア開口を形
成することによって集積回路チップのチップパッドが露
出させられる。重合体フィルムは、バイアを通して基板
の金属被膜及び（又は）個々の回路チップを相互接続す
るために役立つ金属被膜パターンを蒸着するための絶縁
層を提供する。オーバレイを用いてＨＤＩ操作を実行す
るための方法は、アイヘルベルガー(Eichelberger)等の
米国特許第４７８３６９５号及びアイヘルベルガー(Eic
helberger)等の米国特許第４９３３０４２号の明細書中
に一層詳しく記載されている。一般に、複数の重合体フ
ィルムオーバレイ及び金属被膜パターンが使用される。
【０００５】本発明の場合と同じ譲受人に譲渡されたコ
ール(Cole)等の米国特許第５５２７７４１号明細書中に
記載されているような別の種類の回路モジュール（本明
細書中においては「チップ・オン・フレックス」と呼
ぶ）の場合、回路モジュールの製造方法は金属被覆され
た基礎絶縁層及び外部絶縁層を有するフレキシブルな相
互接続層の使用を含んでいる。チップパッドを有する少
なくとも１個の回路チップが基礎絶縁層に結合され、そ
して外部絶縁層及び基礎絶縁層中にバイアを形成するこ
とによって基礎絶縁層の金属被膜及びチップパッドの特
定部分が露出させられる。結合されたチップの周囲に基
板が成形される。外部絶縁層上には、特定のバイアを通
って延びるようにパターン形成された外部金属層が設置
され、それによって特定のチップパッドと基礎絶縁層の
金属被膜の特定部分とが相互接続される。
【０００６】前述のコール(Cole)等の米国特許第５５２
７７４１号明細書中に開示されているもののごとき標準
的なチップ・オン・フレックス法においては、通例はモ
ジュールレイアウトの外周部に位置する金属中にパター
ン形成された「大域」基準点に対して補間的に位置合せ
することにより、ダイがポリイミドフレックスのごとき
フレキシブル基板上に配置される。２５μのターゲット
の範囲内におけるダイ配置の精度は１．７９σのＺstを
有している（図６参照）。なお、Ｚstは「短期シグマ」
として定義される。Ｚstは、欠陥（この場合にはダイの
位置狂い）の起こり易さの頻度を表わす統計的尺度であ
る。シグマ値が大きくなるほど、その方法が欠陥を生じ
る可能性は低くなる。その結果、バイアを通してダイボ
ンドパッドに達するフレキシブル基板上の相互接続用金
属の位置合せは、アイヘルベルガー(Eichelberger)等の
米国特許第４８３５７０４号明細書中に記載のごとき
「適応性リソグラフィー」の使用によって実施されるの
が普通である。適応性リソグラフィーは、レーザで穴あ
けされるバイアの位置に関する「特注」の直接書込みア
ートワークを作成し、次いで相互接続用金属のパターニ
ングを行うことによってダイ配置誤差に対処し得る方法
である。この方法は有効に働くが、それは高価で保守の
比較的困難な特注の装置を必要とする。それはまた、処
理すべき各々のモジュールに関する固有のアートワーク
を保存するため非常に大きいデータファイルを必要とす
る。こうして得られる「適応性」のアートワークはま
た、ダイの近傍における相互接続レイアウトの設計規則
を制限する。これは、ダイ及びダイボンドパッドの寸法
が小さくなるに従って益々重要となる。２００７年まで
には、ダイボンドパッドの寸法は５５μのピッチで４０
μにまで小さくなると推定される。従って、適応性リソ
グラフィーを用いた相互接続ルーティングは極めて困難
になるはずである。
【０００７】１９９９年９月２０日に提出された「加工
を低減させるためのＨＤＩチップ結合方法」と称するイ
ー・ダブリュー・バルチ(E.W. Balch)等の米国特許出願
明細書中には、接着剤で被覆されたフレキシブル基板中
にバイアを予め形成する方法が開示されている。次い
で、予め形成されたバイアにダイが位置合せされ、そし
て接着剤中に配置される。この方法は、ダイ結合用接着
剤の流動性に大きく依存する。ボイドの無い結合部を得
るためには、チップ・オン・フレックス用として最適の
ダイ結合用接着剤は硬化時に流れるものである。この方
法においては、硬化工程に際して予め形成されたバイア
中に接着剤も流れ込み、しかもそれは除去することがで
きない。バイアが開いていなければ、ダイボンドパッド
への接触を達成することができない。ポリイミド中に予
め形成されたバイアもまた、ダイ配置時の位置合せにと
って最適の構造ではない。
【０００８】更にまた、鋭いバイアかど部を回避するこ
とは、信頼性を向上させ、応力を低減させ、かつより能
率的な相互接続ルーティング設計を可能にする点で通例
有利である。
【０００９】このようなわけで、適応性リソグラフィー
及び高価な特注装置の使用を排除しながら、商業的に入
手し得る装置を用いてフレキシブル基板上の相互接続用
金属にダイを位置合せするための代替方法が得られれば
望ましいのである。これの利益の１つは、次世代のダイ
に対して必要なマルチチップモジュール（ＭＣＭ）の相
互接続ルーティングに対処し得ることである。
【００１０】また、金属パターンやエッチング技術によ
って決定されるバイア形状を変化させ得るような、矩形
以外のバイアを形成するための方法を得ることも望まし
い。たとえば、丸いバイアは応力点を持たないので信頼
性を向上させることができ、しかもより能率的な相互接
続ルーティング設計を可能にする。
【００１１】更にまた、小さなバイアだけではなく大き
な領域において電気的性能又は機械的機能を向上させる
ため、ＭＭＩＣ又はＭＥＭＳダイの表面から誘電体を除
去する能力を得ることも望ましい。
【００１２】更にまた、各種の方法〔たとえば、ＲＩＥ
（反応イオンエッチング）、プラズマエッチング及びエ
キシマアブレーション）のうちの任意のものを用いてボ
ンドパッドに達するバイアを形成し得ることも望まし
い。
【００１３】
【発明の概要】本発明に実施の一態様に従って簡単に述
べれば、フレキシブル基板上に設けられた相互接続用金
属にダイを位置合せすることによって少なくとも１個の
電子チップパッケージを製造するための方法が提供され
る。かかる方法は、フレキシブル基板の下面上に設けら
れたバイアマスク層のパターニングによってバイア形成
用のマスクを作成する工程と、バイアマスク層の局所基
準点に対して少なくとも１個のダイの少なくとも１個の
ボンドパッドを適応可能に位置合せする工程とを含むも
のである。
【００１４】このような方法に従えば、「適応性リソグ
ラフィー」を使用しながら各々のダイの位置狂いに対し
てフレキシブルな金属アートワークをカスタマイズする
必要がなくなる。また、以前のダイ配置状態に合わせて
相互接続アートワークを調整するのではなく、相互接続
アートワークの局所的な細部に基づいてダイが配置され
る。更にまた、商業的に入手し得る安価なリソグラフィ
ー装置を加工用として使用することができるため、資本
設備及び加工費を低減させることができる。かかる方法
は、寸法が４０μｍ程度のボンドパッドを有する次世代
のダイの計画的な設計にも適合性を有している。
【００１５】新規であると考えられる本発明の特徴は、
前記特許請求の範囲中に明記されている。とは言え、本
発明の内容並びにそれの追加の目的及び利点は、添付の
図面を参照しながら以下の説明を考察することによって
最も良く理解できよう。
【００１６】
【好適な実施の態様の詳細な説明】上から下に向かって
本発明の実施の一態様に係わるダイ位置合せ方法を図示
する図１について説明すれば、先ず最初に工程１１にお
いてポリイミドフレックスのごときフレキシブル基板１
００が用意される。フレキシブル基板１００の下面上に
金属のバイアマスク層１０２を蒸着してからパターニン
グを施すことにより、バイア形成用のマスクが作成され
る（工程１２）。重要なのは、かかるパターンがフレー
ム上に配置される各々のダイ上に存在する構成要素に正
確に対応した局所基準標識を含むことである。詳しく述
べれば、ダイドロップ位置のごとき局所基準点１１４が
バイアマスク層１０２中に直接にパターン形成されてい
る。ダイが配置された後、適応性リソグラフィーを用い
てバイアマスク層１０２を変更する必要は全くない。な
ぜなら、バイアマスク層が以後に全てのダイ配置や相互
接続パターン形成を行うための基準となるからである。
【００１７】次に、ダイ結合用接着剤のごときダイ結合
手段１０４がフレキシブル基板１００の上面に塗布され
る（工程１３）。次いで、本発明に係わる新規な「適応
性ダイ配置」装置及び方法を使用することにより、ダイ
１０８上に設けられたボンドパッド１０６が金属のバイ
アマスク層１０２中にパターン形成された局所基準点１
１４に対して局所的に位置合せされ、そして（接着剤１
０４のごときダイ結合手段を用いて）高い精度でフレキ
シブル基板１００に結合される（工程１４）。なお、本
明細書中に開示される適応性ダイ配置方法は図２〜５に
関連して一層詳細に説明される。所望ならば、この時点
においてかかるモジュールを材料１１１で封入成形する
こともできる。そのためには、たとえば、前述の米国特
許第５５２７７４１号明細書中に記載の方法と同様な方
法を使用すればよい。
【００１８】次に、フレキシブル基板１００上に存在す
る位置合せされた金属のバイアマスク層１０２を通して
各種の方法から選ばれた任意の方法（たとえば、プラズ
マエッチング又はエキシマレーザアブレーション）を実
施することにより、ダイボンドパッド１０６にまで達す
るバイア１１０が形成される（工程１５）。実際、適応
性ダイ配置のためにバイアマスク層１０２を使用するこ
とは、バイア形成のために広範囲の技術を使用し得ると
いう副次的な利益をも有している。
【００１９】最後に、相互接続用金属１１２が付着され
（工程１６）、そしてパターニング及びエッチングが施
される（工程１７）。その結果、工程１７後にはフルチ
ップスケールパッケージ又はマルチチップモジュール１
が得られることになる。
【００２０】図１中の工程はいずれも同じ方位を有する
ものとして示されているが、通例、工程１２及び１５〜
１７は構造物を逆転することによって一層容易に実施さ
れる。更にまた、本明細書中で使用される「上」及び
「下」という用語は例示を目的として使用されるものに
過ぎない。
【００２１】図２〜５には、工程１４の構成を生み出す
ような適応性ダイ配置方法が示されている。一般に、ダ
イ配置時の位置狂いには３つの主たる原因が存在する。
ダイ配置用フレームの作製は、フレーム上におけるフレ
キシブル基板１００のゆがみを導入することがある。ま
た、ダイ取付ステーション内におけるフレームの配置状
態の変動は、フレーム全体に関する並進誤差及び回転誤
差を導入することがある。更にまた、それの作業区域を
横切るロボット動作の較正及び補間に関する誤差は、ロ
ボット動作の補間に使用される基準点に対するダイの位
置狂いをもたらすことがある。
【００２２】適応性ダイ配置方法を使用すれば、これら
の誤差に対処して工程１４の構成を生み出すことができ
る。詳しく述べれば、図２に示されるごとく、ダイ１０
８の特定の１対のダイボンドパッド１０６と、バイアマ
スク層１０２中に直接にパターン形成された対応する特
定の１対の局所基準標識１１４（たとえば、図示された
バイアドロップ開口）との間における正確な位置合せ３
０２を達成することが所望される。
【００２３】これを達成するためには、ダイ１０８が活
性表面を下方に向けて装填される。下向きのカメラの焦
点がフレーム上の参照標識に合わされる。視覚認識シス
テムにより、フレーム上の参照標識が３段階の階層構造
で（すなわち、「大域」基準点、「モジュール」基準点
及び「局所」基準点を用いて）決定される。これらの基
準点はいずれも、工程１２において、バイアマスク層１
０２の一部として形成される。大域基準点は、システム
がフレーム全体の大きな位置狂い及び回転を補正するこ
とを可能にする荒調整用の標識である。下向きの第１の
低倍率カメラが１対の標準化された座標に移動し、そし
てそれの視野内において大域基準点を探知する。これら
２つの大域基準点により、フレームの位置及び回転が確
認される。また、各対のモジュール基準点に関する座標
の上方には下方を向いた第２の高倍率カメラ５００が配
置される。この高倍率カメラによって各対のモジュール
基準点が探知される結果、フレームを横切るフレキシブ
ルパターンのゆがみが部分的に補正される。これらの基
準点がバイアマスク層１０２中に形成されたパターンの
一部として作成されていることを別にすれば、上記のご
とき２つの位置合せ工程はチップ・オン・フレックスモ
ジュールの作製のための標準的な従来技術である。
【００２４】この時点において、本発明に基づく追加の
新規な位置合せ工程が実施される。配置すべき各々のダ
イに関するバイアマスク層１０２の局所基準点１１４の
上方に下向きの高倍率カメラ５００が配置され、そして
視覚認識システムがそれらの局所基準点１１４を与える
それぞれの標識の位置を探知する（図３参照）。この工
程の利点は、各々のダイの配置点をモジュール基準点に
基づく補間によって計算する代りに、ダイ配置位置に対
応する局所基準点１１４の標識の実際の位置を使用する
ことにある。それの実例としては、ダイ１０８上のダイ
ボンドパッド１０６の所望の配置位置に対応（３０２）
する局所基準点１１４として役立つ開口（たとえば、バ
イアドロップ開口）を有する金属層が挙げられる。これ
らの開口の２つ以上について位置合せを行えば、遠隔の
基準点からの補間よりも正確にダイの位置決めを行うこ
とができる。較正誤差、フレキシブルフィルムの局所的
なゆがみ、及びその他の微小な誤差原因は排除される。
次に、ダイが真空エンドエフェクタ６１０によって「拾
い上げ」られ、そして上向きのカメラ６００の上方に配
置される（図４参照）。上向きのカメラ６００は、局所
基準点を探知するために使用された下向きの高倍率カメ
ラ５００とほぼ同じ倍率を有している。局所基準点１１
４を表わす探知された標識（たとえば、フレキシブル基
板１００上のバイアドロップ開口）に対応するダイ１０
８上のボンドパッド１０６の位置が捕捉される。その結
果、真空エンドエフェクタ６１０に対するダイ１０８及
びダイボンドパッド１０６の位置及び回転方位が正確に
決定される。次いで、ダイ１０８がフレキシブル基板１
００上の所望の位置に整合するように並進及び回転さ
れ、そしてフレキシブル基板１００上のダイ結合手段１
０４に圧着される。
【００２５】詳しく述べれば、図３中に詳細に示される
ごとく、下向きのカメラ５００は付属の光源から（いず
れも半透明である）ダイ結合手段１０４及びフレキシブ
ル基板１００を通して光５１０を投射する。金属のバイ
アマスク層１０２に当った光線は反射されて下向きのカ
メラ５００に戻る一方、局所基準点１１４（すなわち、
バイアドロップ開口）に向かった光線はフレキシブル基
板１００を通過して戻ることはない。従って、下向きの
カメラ５００はバイアドロップ開口を検出することがで
きる。模式的に示されているごとく、制御装置５０２は
下向きのカメラ５００から視覚認識データを受取り（５
０６）、そして局所基準点１１４で標識された光線５１
０に対して垂直な平面内におけるバイアドロップ開口の
正確な位置及び角方位を決定して記録する。また、好適
な実施の態様に従えば、局所基準点１１４はバイアドロ
ップ開口であって、それらは金属のバイアマスク層１０
２中に直接にパターン形成されていることを強調してお
くことが重要である。下向きのカメラ５００及びフレキ
シブル基板１００の相対的な位置及び角方位を正確に調
整するためのアクチュエータ５０４は、制御装置５０２
によって制御される（５０８）。アクチュエータ５０４
は、当業界において公知の数値制御ロボット動作技術を
使用するのが通例である。好適な実施の態様に従えば、
フレキシブル基板１００は固定された位置を占め、そし
て下向きのカメラ５００がそれに対して移動させられ
る。とは言え実際には、本発明の別の実施の態様に従え
ば、下向きのカメラ５００及びフレキシブル基板１００
の一方又は両方を絶対運動目盛に基づいて移動させるこ
とによって両者間における所望の相対運動を達成し得る
ことは言うまでもない。また、このような相対運動を達
成するための様々な変更態様が当業者にとって自明であ
り、そしてそれらは本発明の範囲内に含まれると考えら
れることも勿論である。
【００２６】この時点において、バイアドロップ開口
（局所基準点１１４）に関して確認されかつ制御装置５
０２中に記録された適当な座標を使用しながらダイボン
ドパッド１０６を経験的に配置しさえすれば、それらを
フレキシブル基板１００上のどこに配置すべきかがわか
ることになる。図４には、実際に上向きのカメラ６００
を用いてダイボンドパッド１０６を経験的に配置する方
法が示されている。真空エンドエフェクタ６１０又は適
当な代用品若しくは同等品により、ダイボンドパッド１
０６を有するダイ１０８が拾い上げられる。真空エンド
エフェクタ６１０及び上向きのカメラ６００の相対的な
位置及び角方位を正確に調整するための追加のアクチュ
エータ６０４もまた、制御装置５０２によって制御され
る（６０８）。追加のアクチュエータ６０４はロボット
動作技術を使用するのが通例であって、アクチュエータ
５０４に関して前述したものと同じ考察事項がこの場合
にも適用される。上向きのカメラ６００もまた、付属の
光源から光６１０を投射する。ダイボンドパッド１０６
から反射された光を使用することにより、真空エンドエ
フェクタ６１０の既知の位置及び方位に対するダイボン
ドパッド１０６の位置及び角方位が検出される。その結
果、制御装置５０２はバイアドロップ開口（局所基準点
１１４）をダイボンドパッド１０６と正確に位置合せす
る（図２参照）ために必要な全ての情報を得たことにな
る。
【００２７】そこで、図５に示されるごとく、制御装置
５０２は下向きのカメラ５００及び上向きのカメラ６０
０によって以前に得られた情報を使用しながら数値制御
ロボット動作技術に従ってダイ１０８及びフレキシブル
基板１００を作動し（すなわち、移動させ）（５０８、
６０８）、それによってダイボンドパッド１０６をフレ
キシブル基板１００上のバイアドロップ開口に位置合せ
する。次いで、ダイボンドパッド１０６をフレキシブル
基板１００（詳しくはダイ結合手段１０４）に圧着する
ことにより、適応性ダイ配置が完了する。（随意の）封
入成形１１１を施せば、図１中の工程１４に示された構
造物が得られることになる。
【００２８】本発明は、金属アートワークパターン上の
「基準点」に対してダイを配置した後、その位置からフ
レキシブル基板上にダイを支持すべき位置まで一定のＸ
及びＹ距離だけ移動させるという非適応性のダイ配置技
術に比べて改良されている。移動用のステージが較正さ
れていなかったり、あるいはフレキシブル基板が何らか
のゆがみを有していたりすれば、ダイの位置狂いが生じ
ることになる。本発明はまた、誤って配置されたダイボ
ンドパッドが存在する位置を探知し、そしてその位置に
合わせてバイアのレーザ穴あけを行うことによって位置
狂いのダイを補正する上記のごとき適応性リソグラフィ
ー技術に比べても改良されている。適応性リソグラフィ
ー技術においては、相互接続用金属もまたバイアに合わ
せて調整されるから、それぞれのアートワークは異なっ
ている。
【００２９】図１〜５に示されるごとく、フレキシブル
基板１００の下面上に金属のバイアマスク層１０２を蒸
着してからパターニングを施すことによってフレキシブ
ルフィルム上にダイ固有の位置合せ標識を形成し、そし
てこれらの標識に対してダイを位置合せしかつ配置する
という方法は、本明細書中に開示される適応性のダイ配
置を構成するものである。適応性リソグラフィーは全く
必要ないのであって、実際に適応性リソグラフィーの排
除が本発明の有用な利益の１つであることに注意すべき
である。その上、ダイの配置状態を基準として相互接続
パターンが補正されるのとは異なり、相互接続パターン
を基準としてダイが配置されるのである。
【００３０】ダイ位置合せ標識が実際にはダイボンドパ
ッド１０６に対するバイアドロップ開口として役立つ局
所基準点１１４を有する連続した金属層（バイアマスク
層１０２）から成るような上記のごとき実施の態様にお
いては、本発明の方法の第２の新規な利益を実現するこ
とができる。従来の穴あけ方法においては、３５１ｎｍ
のアルゴンイオンレーザを使用することにより、フレキ
シブルフィルムを貫通してダイボンドパッドにまで達す
るバイアが逐次操作で形成される。これは長い時間のか
かる作業である場合が多く、しかも特にピン数の多い複
数のデバイスを組込んだ複合モジュールの場合にそれは
顕著となる。この工程はまた、上記のごとく、各々のダ
イに対する位置合せや各々のダイの位置の記録が必要で
あることによっても複雑化される。それに対し、上記の
ごとき適応性ダイ配置用の金属層を用いて製作された同
じモジュールは、フレキシブル基板１００の下面上に一
体化された相似マスク（バイアマスク層１０２）を既に
有している。このマスクを使用することにより、広範囲
の方法（たとえば、ＲＩＥ、プラズマエッチング及びエ
キシマアブレーション）のうちの任意のものを用いてダ
イボンドパッドに対する全てのバイアを形成する（工程
１５）ことができる。これらはいずれも並行方法である
から、バイアを形成するために必要な時間はモジュール
上のバイアの数に無関係である。要するに、以後に適応
性リソグラフィーによって配置状態を補正する必要なし
にダイ１０８の配置を可能にするものと同じバイアマス
ク層１０２が、本来ならばかかる目的のために使用でき
ない（並行方法を含む）広範囲の方法を用いてバイア１
１０を形成することを可能にする相似マスクとしても役
立つのである。
【００３１】バイア穴あけ工程に続いて適応性リソグラ
フィーが必要となるのは、もっぱらフレキシブル基板の
ゆがみに依存している。なぜなら、ダイ及びバイアがフ
レキシブル基板上に予め存在する位置合せパターンに対
して配置されるからである。
【００３２】フレキシブル基板上にダイを正確に配置す
るために局所位置合せ標識を使用することの利点は、後
続のバイア形成工程用の相似的なバイアマスク層１０２
に対して位置合せを行うことにより、パッドに対するバ
イアの正確な位置合せが保証されることである。しか
も、その際には、(1) 追加の位置合せ／適応操作を繰返
す必要がなく、(2) レーザによる逐次のバイア穴あけ操
作を行う必要がなく、かつ(3) ダイ結合用接着剤の流動
性に依存することがない。本明細書中に開示された相似
的な位置合せマスク（バイアマスク層１０２）は、前述
のごとき従来技術の数多い制約を克服するものである。
【００３３】本発明の実験的な実施例として、キャプト
ン(KAPTON)（デュポン社の登録商標である）から成るポ
リイミドフレックス（厚さ０．５ミル）の両面を金属被
覆し〔上層は厚さ１２０ＡのＴｉから成り、また下層は
厚さ４．３μのブライト(Brite) Ｃｕから成る〕、そし
てパターニング及びエッチングを施した。上側（ダイ
側）には試験用の相互接続パターンをパターン形成し、
また下側にはバイア開口をパターン形成した。金属のエ
ッチングを行った後、ダイ結合用接着剤を塗布した。次
いで、適応性ダイ配置方法を使用しながら、パターン形
成されたバイア開口と整列するようにしてダイを結合し
た。こうして得られた位置合せの精度を図７に示す。適
応性ダイ配置方法は２５μのターゲットの範囲内におい
てＺst＝５．９８σで実施することができるが、これは
図６に示される非適応性の方法についてはＺst＝１．７
９σであるのに比べて顕著な改善を示している。
【００３４】配置後、ダイ結合用接着剤を硬化させた。
次いで、２つの方法を使用しながら、既に位置合せされ
た金属のバイアマスク中の開口を通してバイアを形成し
た。２つの方法とは、エキシマレーザアブレーション
（２４８ｎｍのＫｒＦＩエキシマ、１３０ｍＪ、３００
レプ）及び反応イオンエッチング（３６sccmＣＦ4／４s
ccmＯ2、１５５ミリトル、５００Ｗ）であった。
【００３５】反応イオンエッチングを用いて形成された
バイアは、エキシマアブレーションによって形成された
バイアよりも大きい。これは、使用したＲＩＥ条件下で
は横方向のエッチングが起こるためであった。異方性の
より大きいエッチングも可能であるが、それはとりわけ
鋭いバイアかど部を回避し得るという利点をもたらす。
【００３６】本発明の好適な実施の態様においては、フ
レキシブル基板１００及びダイ１０８の特定の方位に関
連して下向きのカメラ５００及び上向きのカメラ６００
が使用されているが、それほど好適ではないものの、逆
転された方位又はその他の方位を有する実施の態様もや
はり本発明の範囲内に含まれることは言うまでもない。
従って、下向きのカメラ５００は第１のカメラ５００と
して一般化されるのであって、これは下方を向いている
のが好ましいが、他の実施の態様に従って異なる方位を
有していてもよい。また、上向きのカメラ６００は第２
のカメラ６００として一般化されるのであって、これは
上方を向いているのが好ましいが、他の実施の態様に従
って異なる方位を有していてもよい。
【００３７】以上、特定の好適な実施の態様のみに関連
して本発明を説明したが、当業者には数多くの変更例、
変形例及び置換例が想起されるであろう。それ故、本発
明の精神に反しない限り、前記特許請求の範囲はかかる
変更例及び変形例の全てを包括するように意図されてい
ることを理解すべきである。
【図面の簡単な説明】
【図１】本発明の実施の一態様に従ってフレキシブル基
板上の相互接続用金属にダイを位置合せするための方法
の様々な工程を示す一連の平面図である。
【図２】フレキシブル基板の金属マスク層中にパターン
形成されたバイアドロップ開口に対するダイ及びそれの
ダイボンドパッドの所望の位置合せ状態を示す平面図で
ある。
【図３】下向きのカメラを用いてダイボンドパッドと位
置合せすべきバイアドロップ開口を正確に位置決めする
方法を示す平面図と模式図との混成図である。
【図４】上向きのカメラを用いることにより、図３にお
いて位置決めされたバイアドロップ開口と位置合せすべ
きダイボンドパッドの位置を正確に決定する方法を示す
平面図と模式図との混成図である。
【図５】図４及び５の工程に続き、ダイボンドパッドを
バイアドロップ開口と位置合せしかつそれに圧着する方
法を示す平面図と模式図との混成図である。
【図６】従来の方法によって得られるダイ配置の精度を
示すグラフである。
【図７】本発明の実験的な実施例によって得られるダイ
配置の精度の向上を示すグラフである。
【符号の説明】
１ 電子チップパッケージ １００ フレキシブル基板 １０２ バイアマスク層 １０４ ダイ結合手段 １０６ ボンドパッド １０８ ダイ １１０ バイア １１２ 相互接続用金属 １１４ 局所基準点 ５００ 第１のカメラ ５０２ 制御装置 ５０８ アクチュエータ ６００ 第２のカメラ ６０８ アクチュエータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケビン・マシュー・ドゥロチャー アメリカ合衆国、ニューヨーク州、ウォー ターフォード、コーパーフィールド・ドラ イブ、28番 (72)発明者 ジェームズ・ウィルソン・ローズ アメリカ合衆国、ニューヨーク州、ギルダ ーランド、モーニングサイド・ドライブ、 25番 (72)発明者 レオナルド・リチャード・ダグラス アメリカ合衆国、ニューヨーク州、バーン ト・ヒルズ、ハリウッド・ドライブ、11番

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 フレキシブル基板（１００）上のバイア
    マスク層（１０２）にダイ（１０８）を位置合せする
    （３０２）ことによって少なくとも１個の電子チップパ
    ッケージ（１）を製造するための方法において、前記フ
    レキシブル基板（１００）の下面上に設けられた前記バ
    イアマスク層（１０２）のパターニングによってバイア
    形成用のマスクを作成する（１２）工程と、前記バイア
    マスク層（１０２）の少なくとも１つの局所基準点（１
    １４）に対して少なくとも１個の前記ダイ（１０８）の
    少なくとも１個のボンドパッド（１０６）を適応可能に
    位置合せする（３０２）工程とを含むことを特徴とする
    方法。
  2. 【請求項２】 前記局所基準点（１１４）がバイアドロ
    ップ開口から成る請求項１記載の方法。
  3. 【請求項３】 前記フレキシブル基板（１００）の上面
    に前記少なくとも１個のボンドパッド（１０６）を結合
    する（１３、１４、１０４）工程を更に含む請求項１記
    載の方法。
  4. 【請求項４】 前記局所基準点（１１４）がバイアドロ
    ップ開口から成る場合において、前記バイアドロップ開
    口の位置において前記フレキシブル基板（１００）の前
    記下面から前記ボンドパッド（１０６）にまで達するバ
    イア（１１０）を形成する（１５）工程を更に含む請求
    項３記載の方法。
  5. 【請求項５】 前記フレキシブル基板（１００）の前記
    下面上に相互接続用金属（１１２）を付着し（１６）か
    つパターニング及びエッチングを施す（１７）工程を更
    に含む請求項４記載の方法。
  6. 【請求項６】 前記バイア（１１０）を形成する（１
    ５）前記工程が、エキシマレーザアブレーションによっ
    て前記バイア（１１０）を形成することから成る請求項
    ４記載の方法。
  7. 【請求項７】 前記バイア（１１０）を形成する（１
    ５）前記工程が、プラズマエッチングによって前記バイ
    ア（１１０）を形成することから成る請求項４記載の方
    法。
  8. 【請求項８】 前記局所基準点（１１４）に対して前記
    ボンドパッド（１０６）を適応可能に位置合せする（３
    ０２）前記工程が、第１のカメラ（５００）を用いて前
    記局所基準点（１１４）の位置を探知し、第２のカメラ
    （６００）を用いて前記ボンドパッド（１０６）の位置
    を探知し、そして制御装置（５０２）及びアクチュエー
    タ（５０８、６０８）を使用しながら前記第１のカメラ
    （５００）によって探知された前記局所基準点（１１
    ４）の位置及び前記第２のカメラ（６００）によって探
    知された前記ボンドパッド（１０６）の位置に基づいて
    前記ボンドパッド（１０６）及び前記局所基準点（１１
    ４）を互いに適応可能に位置合せする（３０２）ことか
    ら成る請求項１記載の方法。
  9. 【請求項９】 フレキシブル基板（１００）上のバイア
    マスク層（１０２）にダイ（１０８）を位置合せする
    （３０２）ための方法であって、前記フレキシブル基板
    （１００）の下面上に設けられた前記バイアマスク層
    （１０２）のパターニングによってバイア形成用のマス
    クを作成する（１２）工程と、前記バイアマスク層（１
    ０２）の少なくとも１つの局所基準点（１１４）に対し
    て少なくとも１個の前記ダイ（１０８）の少なくとも１
    個のボンドパッド（１０６）を適応可能に位置合せする
    （３０２）工程とを含む方法によって製造されることを
    特徴とする電子チップパッケージ（１）。
  10. 【請求項１０】 前記局所基準点（１１４）がバイアド
    ロップ開口から成る請求項９記載の電子チップパッケー
    ジ。
  11. 【請求項１１】 電子チップパッケージを製造するため
    の前記方法が、前記フレキシブル基板（１００）の上面
    に前記少なくとも１個のボンドパッド（１０６）を結合
    する（１３、１４、１０４）工程を更に含む請求項９記
    載の電子チップパッケージ。
  12. 【請求項１２】 前記局所基準点（１１４）がバイアド
    ロップ開口から成る場合において、電子チップパッケー
    ジを製造するための前記方法が、前記局所基準点（１１
    ４）を構成する前記バイアドロップ開口の位置において
    前記フレキシブル基板（１００）の前記下面から前記ボ
    ンドパッド（１０６）にまで達するバイア（１１０）を
    形成する（１５）工程を更に含む請求項１１記載の電子
    チップパッケージ。
  13. 【請求項１３】 電子チップパッケージを製造するため
    の前記方法が、前記フレキシブル基板（１００）の前記
    下面上に相互接続用金属（１１２）を付着し（１６）か
    つパターニング及びエッチングを施す（１７）工程を更
    に含む請求項１２記載の電子チップパッケージ。
  14. 【請求項１４】 前記バイア（１１０）を形成する（１
    ５）前記工程が、エキシマレーザアブレーションによっ
    て前記バイア（１１０）を形成することから成る請求項
    １２記載の電子チップパッケージ。
  15. 【請求項１５】 前記バイア（１１０）を形成する（１
    ５）前記工程が、プラズマエッチングによって前記バイ
    ア（１１０）を形成することから成る請求項１２記載の
    電子チップパッケージ。
  16. 【請求項１６】 前記局所基準点（１１４）に対して前
    記ボンドパッド（１０６）を適応可能に位置合せする
    （３０２）前記工程が、第１のカメラ（５００）を用い
    て前記局所基準点（１１４）の位置を探知し、第２のカ
    メラ（６００）を用いて前記ボンドパッド（１０６）の
    位置を探知し、そして制御装置（５０２）及びアクチュ
    エータ（５０８、６０８）を使用しながら前記第１のカ
    メラ（５００）によって探知された前記局所基準点（１
    １４）の位置及び前記第２のカメラ（６００）によって
    探知された前記ボンドパッド（１０６）の位置に基づい
    て前記ボンドパッド（１０６）及び前記局所基準点（１
    １４）を互いに適応可能に位置合せする（３０２）こと
    から成る請求項９記載の電子チップパッケージ。
  17. 【請求項１７】 フレキシブル基板（１００）の下面上
    のバイアマスク層（１０２）にダイ（１０８）を位置合
    せする（３０２）ことによって少なくとも１個の電子チ
    ップ（１）を製造するための装置において、前記バイア
    マスク層（１０２）の局所基準点（１１４）の位置を探
    知するための第１のカメラ（５００）と、前記ダイ（１
    ０８）のボンドパッド（１０６）の位置を探知するため
    の第２のカメラ（６００）と、前記第１のカメラ（５０
    ０）によって探知された前記局所基準点（１１４）の位
    置及び前記第２のカメラ（６００）によって探知された
    前記ボンドパッド（１０６）の位置に基づいて前記ボン
    ドパッド（１０６）及び前記局所基準点（１１４）を互
    いに適応可能に位置合せする（３０２）ための制御装置
    （５０２）及びアクチュエータ（５０８、６０８）とを
    含むことを特徴とする装置。
  18. 【請求項１８】 前記局所基準点（１１４）がバイアド
    ロップ開口から成る請求項１７記載の装置。
  19. 【請求項１９】 前記制御装置（５０２）及び前記アク
    チュエータ（５０８、６０８）が前記フレキシブル基板
    （１００）の上面に前記少なくとも１個のボンドパッド
    （１０６）を結合する（１３、１４、１０４）ためにも
    役立つ請求項１７記載の装置。
JP2000388006A 1999-12-22 2000-12-21 フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法 Expired - Lifetime JP4931277B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/469749 1999-12-22
US09/469,749 US6475877B1 (en) 1999-12-22 1999-12-22 Method for aligning die to interconnect metal on flex substrate

Publications (3)

Publication Number Publication Date
JP2001250888A true JP2001250888A (ja) 2001-09-14
JP2001250888A5 JP2001250888A5 (ja) 2008-02-14
JP4931277B2 JP4931277B2 (ja) 2012-05-16

Family

ID=23864927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388006A Expired - Lifetime JP4931277B2 (ja) 1999-12-22 2000-12-21 フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法

Country Status (5)

Country Link
US (2) US6475877B1 (ja)
EP (1) EP1111662B1 (ja)
JP (1) JP4931277B2 (ja)
CN (1) CN1199250C (ja)
TW (1) TW490716B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2008522396A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
WO2011065062A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 フレキシブル回路基板およびその製造方法
JP2012212945A (ja) * 2012-08-08 2012-11-01 Fujitsu Ltd 半導体装置
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
WO2014097644A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097645A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097641A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097643A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097642A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2018523310A (ja) * 2015-07-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 構成素子の製造方法および構成素子

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6855953B2 (en) * 2002-12-20 2005-02-15 Itt Manufacturing Enterprises, Inc. Electronic circuit assembly having high contrast fiducial
US7263677B1 (en) * 2002-12-31 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for creating efficient vias between metal layers in semiconductor designs and layouts
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
CN1302541C (zh) * 2003-07-08 2007-02-28 敦南科技股份有限公司 具有柔性电路板的芯片封装基板及其制造方法
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI250596B (en) * 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US7615406B2 (en) * 2005-01-28 2009-11-10 Panasonic Corporation Electronic device package manufacturing method and electronic device package
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US20070012965A1 (en) * 2005-07-15 2007-01-18 General Electric Company Photodetection system and module
JP4487875B2 (ja) * 2005-07-20 2010-06-23 セイコーエプソン株式会社 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
US9601474B2 (en) * 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
KR100785014B1 (ko) * 2006-04-14 2007-12-12 삼성전자주식회사 Ｓｏｉ웨이퍼를 이용한 ｍｅｍｓ 디바이스 및 그 제조방법
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
JP4966156B2 (ja) * 2007-10-23 2012-07-04 ソニーケミカル＆インフォメーションデバイス株式会社 配線基板の受台及びこれを用いた配線基板の接続装置、接続方法
KR101540136B1 (ko) * 2007-12-21 2015-07-28 가부시키가이샤 토쿄 세이미쯔 다이싱 장치 및 다이싱 방법
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP5833926B2 (ja) 2008-10-30 2015-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトＡｔ ＆ Ｓ Ａｕｓｔｒｉａ Ｔｅｃｈｎｏｌｏｇｉｅ ＆ Ｓｙｓｔｅｍｔｅｃｈｎｉｋ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電子構成部品をプリント回路基板に組み込むための方法
US8008781B2 (en) 2008-12-02 2011-08-30 General Electric Company Apparatus and method for reducing pitch in an integrated circuit
US7964974B2 (en) 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch
US7897481B2 (en) * 2008-12-05 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. High throughput die-to-wafer bonding using pre-alignment
US8623689B2 (en) * 2010-07-07 2014-01-07 Ineffable Cellular Limited Liability Company Package process of backside illumination image sensor
JP2017073472A (ja) * 2015-10-07 2017-04-13 株式会社ディスコ 半導体装置の製造方法
CN110024107B (zh) * 2016-11-30 2023-11-10 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
EP3557608A1 (en) 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
EP3833164A1 (en) 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
US20240145258A1 (en) * 2022-10-27 2024-05-02 Stmicroelectronics Pte Ltd Panel level semiconductor package and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152794A (ja) * 1991-11-29 1993-06-18 Sharp Corp Ｉｃチツプ実装装置
JPH06338538A (ja) * 1993-05-28 1994-12-06 Nippon Chemicon Corp 半導体素子の接続方法
JPH08306737A (ja) * 1994-10-11 1996-11-22 Martin Marietta Corp 適応相互接続層を有する回路モジュール及び製造方法
JPH09232363A (ja) * 1996-02-23 1997-09-05 Toshiba Corp 半導体チップの位置合せ方法およびボンディング装置
JPH11233950A (ja) * 1997-12-11 1999-08-27 Ibiden Co Ltd 多層プリント配線板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4933042A (en) 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4835704A (en) 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
JP2803221B2 (ja) * 1989-09-19 1998-09-24 松下電器産業株式会社 Ｉｃ実装装置及びその方法
US5194948A (en) * 1991-04-26 1993-03-16 At&T Bell Laboratories Article alignment method and apparatus
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
JP3919972B2 (ja) * 1998-07-31 2007-05-30 セイコーエプソン株式会社 半導体装置の製造方法
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152794A (ja) * 1991-11-29 1993-06-18 Sharp Corp Ｉｃチツプ実装装置
JPH06338538A (ja) * 1993-05-28 1994-12-06 Nippon Chemicon Corp 半導体素子の接続方法
JPH08306737A (ja) * 1994-10-11 1996-11-22 Martin Marietta Corp 適応相互接続層を有する回路モジュール及び製造方法
JPH09232363A (ja) * 1996-02-23 1997-09-05 Toshiba Corp 半導体チップの位置合せ方法およびボンディング装置
JPH11233950A (ja) * 1997-12-11 1999-08-27 Ibiden Co Ltd 多層プリント配線板の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
KR101034279B1 (ko) 2004-06-15 2011-05-16 임베라 일렉트로닉스 오와이 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
JP4796057B2 (ja) * 2004-06-15 2011-10-19 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2008522396A (ja) * 2004-11-26 2008-06-26 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
WO2011065062A1 (ja) * 2009-11-30 2011-06-03 シャープ株式会社 フレキシブル回路基板およびその製造方法
JP2012212945A (ja) * 2012-08-08 2012-11-01 Fujitsu Ltd 半導体装置
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
WO2014097643A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624700B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097641A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097644A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097642A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624696B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097645A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624697B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624698B1 (ja) * 2012-12-21 2015-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9595651B2 (en) 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
JP2018523310A (ja) * 2015-07-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 構成素子の製造方法および構成素子
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body

Also Published As

Publication number Publication date
CN1199250C (zh) 2005-04-27
US6475877B1 (en) 2002-11-05
US20020197767A1 (en) 2002-12-26
JP4931277B2 (ja) 2012-05-16
CN1301039A (zh) 2001-06-27
US6790703B2 (en) 2004-09-14
EP1111662B1 (en) 2012-12-12
EP1111662A3 (en) 2003-10-01
EP1111662A2 (en) 2001-06-27
TW490716B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
JP4931277B2 (ja) フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法
US6255726B1 (en) Vertical interconnect process for silicon segments with dielectric isolation
US6188126B1 (en) Vertical interconnect process for silicon segments
US7019223B2 (en) Solder resist opening to define a combination pin one indicator and fiducial
US6080596A (en) Method for forming vertical interconnect process for silicon segments with dielectric isolation
US8535547B2 (en) Printed circuit board manufacturing system and manufacturing method thereof
WO1999009599A2 (en) Vertical interconnect process for silicon segments with dielectric isolation
JP3276537B2 (ja) チップボンディング装置およびそれにおけるキャリブレーション方法
US5843806A (en) Methods for packaging tab-BGA integrated circuits
US6975040B2 (en) Fabricating semiconductor chips
JPH08335592A (ja) 整合位置で構成要素を構造体に取付ける方法および構造体
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
US20050001299A1 (en) Substrate for semiconductor package wire bonding method using thereof
JPH09102576A (ja) 電気的相互接続を行う適応方法及び装置
JPH10160793A (ja) ベアチップ検査用プローブ基板及びその製造方法、及びベアチップ検査システム
EP0343379A2 (en) Thin film package for mixed bonding of a chip
US20030002263A1 (en) HDI circuit board and method of production of an HDI circuit board
JPH07240431A (ja) 回路基板の位置合わせマークとその製造方法
CN116367427A (zh) 一种ccd钻机的对位方法以及印制电路板
JP3152139B2 (ja) バンプ付き部品の実装精度確認方法
JPS60110128A (ja) 多層基板および多層基板のワイヤボンディング方法
JPH07321467A (ja) 厚膜・薄膜混成多層配線基板
KR20000019910A (ko) 인쇄회로기판 제조방법
JP2001332677A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4931277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term