WO2011065062A1 - フレキシブル回路基板およびその製造方法 - Google Patents

フレキシブル回路基板およびその製造方法 Download PDF

Info

Publication number
WO2011065062A1
WO2011065062A1 PCT/JP2010/062719 JP2010062719W WO2011065062A1 WO 2011065062 A1 WO2011065062 A1 WO 2011065062A1 JP 2010062719 W JP2010062719 W JP 2010062719W WO 2011065062 A1 WO2011065062 A1 WO 2011065062A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
circuit board
flexible circuit
circuit element
semiconductor circuit
Prior art date
Application number
PCT/JP2010/062719
Other languages
English (en)
French (fr)
Inventor
福島　康守
藤原　正樹
スティーブン ロイ ドロース
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/392,247 priority Critical patent/US20120155038A1/en
Publication of WO2011065062A1 publication Critical patent/WO2011065062A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/08—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Definitions

  • the present invention relates to a flexible circuit board and a manufacturing method thereof, and more particularly to a high-performance flexible circuit board having excellent flexibility and having a fine wiring pattern and electrical connection contacts and a manufacturing method thereof. .
  • semiconductor circuit elements such as silicon LSIs (Large Scale Integrated Circuits) or passive elements such as resistors, capacitors, and inductances are mounted on the top or inside of a flexible substrate, and these are electrically connected.
  • semiconductor circuit elements such as silicon LSIs (Large Scale Integrated Circuits) or passive elements such as resistors, capacitors, and inductances are mounted on the top or inside of a flexible substrate, and these are electrically connected.
  • semiconductor circuit elements such as silicon LSIs (Large Scale Integrated Circuits) or passive elements such as resistors, capacitors, and inductances are mounted on the top or inside of a flexible substrate, and these are electrically connected.
  • LSIs Large Scale Integrated Circuits
  • passive elements such as resistors, capacitors, and inductances
  • Passive elements are progressing in the direction of shrinking to meet the demand for high-density packaging.
  • the size of the passive element has increased to 1005 (1.0 mm ⁇ 0.5 mm), 0603 (0.6 mm ⁇ 0.3 mm), 0402 (0.4 mm ⁇ 0.2 mm), and further 0201 (0.2 mm ⁇ 0.1 mm) is expected to continue to shrink.
  • the passive element mounted on the flexible substrate has a size of 1 mm or less, even if the passive element is a hard structure, it hardly affects the flexibility when the flexible circuit board is bent. There is no.
  • semiconductor circuit elements such as LSI are generally about 10 times larger than passive elements, and the shapes thereof are various such as squares and rectangles. Depending on the function and circuit scale of each, there are ones having a size of 1 cm square, 2 cm square or larger. Since semiconductor circuit elements such as LSI chips are made of a semiconductor material such as silicon, they are hard materials, and the thickness of the substrate is generally about 600 to 800 ⁇ m. Therefore, it is necessary to reduce the thickness of the substrate of the semiconductor circuit element mounted on the flexible substrate in order to realize the flexibility of the flexible circuit substrate.
  • Patent Document 1 discloses a configuration in which an LSI chip is built in a flexible wiring portion. Specifically, in the wiring portion as shown in FIG. 5, the LSI chip 82 and the insulating resin layer (underlying substrate) 77 formed under the LSI chip 82 in the wiring portion shown in FIG. The LSI chip 82 and the wiring layer 30 are electrically connected via gold bumps 31 that are interposed between the two and formed through the insulating resin 77.
  • the LSI chip 82 has flexibility by setting the thickness to 50 ⁇ m or less.
  • a semiconductor circuit element (such as an LSI chip) that is actually thin as shown in FIG. 5 is brittle and easily broken.
  • metal bumps are formed on the portions of the wiring on the flexible circuit board that are electrically connected to the semiconductor circuit element, and the semiconductor circuit element is placed in a face-down state on the flexible base substrate.
  • electrical connection is made by thermocompression bonding to the semiconductor circuit element, there is a possibility that the semiconductor circuit element is cracked due to mechanical and thermal stress.
  • Non-Patent Document 1 As a method for preventing breakage of a semiconductor circuit element, for example, in Non-Patent Document 1, a thin semiconductor circuit element is bonded on a flexible base substrate with face-up, and a metal connection is made by opening a hole for wiring connection from above. A method of mounting on a flexible substrate so as not to break the substrate of the semiconductor circuit element by avoiding a method of forming and electrically connecting by thermocompression by forming is shown. A flexible circuit board manufactured by this method is shown in FIG.
  • a flexible circuit board 50 disclosed in Non-Patent Document 1 includes a semiconductor circuit element 52 disposed on a flexible insulating substrate (base substrate) 51 made of an organic material, and the semiconductor circuit element. 52 and an insulating layer 53 made of an organic material is disposed on a substrate 51 on which the semiconductor circuit element 52 is not disposed, and a wiring layer 55 is disposed on the insulating layer 53.
  • the wiring layer 55 is electrically connected to the semiconductor circuit element 52 via a conductive layer 56 formed by filling a contact hole formed in the insulating layer 53 with a conductive material.
  • a protective layer 58 may be further disposed on the wiring layer 55.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2005-26458 (published on January 27, 2005)” Japanese Patent Publication “JP 2002-43506 A (published on February 8, 2002)”
  • the wiring layer is processed by forming a pattern with a resist on a copper foil or plated copper adhered on a flexible board, and then iron chloride, copper chloride, ammonium hydroxide aqueous solution.
  • the patterning of the wiring is performed by wet etching using, for example.
  • the etching proceeds both in the depth direction and in the plane direction. Therefore, it is difficult to control the processing dimension, and a processing dimension of about several tens of ⁇ m is common. It is difficult to process with the following dimensions.
  • contact holes that connect wiring and semiconductor circuit elements or passive elements are machined with a drill, or when a smaller hole is to be formed, a through hole is formed with an excimer laser or a YAG laser. Open.
  • the size of the through hole that can be opened is usually about several tens of ⁇ m, and it is difficult to form a contact hole of 10 ⁇ m or less.
  • fine processing can be performed by patterning by anisotropic dry etching using a photoresist as a mask.
  • the photoresist after dry etching is subjected to etching gas plasma irradiation or etching ion beam irradiation when it is used as an etching mask.
  • the photoresist subjected to such irradiation has a problem that it is transformed into a state that cannot be sufficiently removed by a liquid chemical such as a strong alkaline aqueous solution used in a conventional wet etching process.
  • Photoresist processed by dry etching cannot be removed only by the stripping solution used in the conventional wet etching process.
  • Photoresist that has deteriorated due to damage caused by dry etching can usually be removed by performing an ashing process and then performing a wet cleaning process.
  • Ashing is generally performed using oxygen plasma, and the action thereof is to reduce the molecular weight of the polymer resin by a chemical reaction between the atomic oxygen generated in the oxygen plasma and the polymer resin, and the low molecular resin. It uses the decomposition and vaporization action to CO 2 and H 2 O by oxidation of. Simply write the resist film as C x H y , C x H y + O ⁇ CO 2 + H 2 O It is thought to be based on the reaction.
  • the base of the wiring layer becomes a problem.
  • the material of the flexible substrate is an organic film such as polyimide. Therefore, when removing the resist pattern of the wiring layer by ashing by the above oxygen plasma ashing, the flexible substrate that is not covered with the wiring layer at the same time is also removed by the oxygen plasma ashing as in the case of the resist. There is a problem that the substrate material itself disappears.
  • the present invention has been made in view of such conventional problems, and provides a high-performance flexible circuit board that is excellent in flexibility and has a fine wiring pattern and electrical connection contacts, and a method for manufacturing the same. For the purpose.
  • a flexible circuit board is a first substrate comprising a base substrate, a semiconductor circuit element disposed on the base substrate, and an organic material disposed on the semiconductor circuit element.
  • a flexible circuit board comprising: an insulating layer; and a wiring layer made of a conductive material, disposed on the first insulating layer and electrically connected to the semiconductor circuit element through a contact hole, A second insulating layer made of an inorganic material is disposed between the first insulating layer and the wiring layer.
  • a method for manufacturing a flexible circuit board includes a step of disposing a semiconductor circuit element on a base substrate, and a first insulating layer made of an organic material is disposed on the semiconductor circuit element.
  • the second insulating layer made of the inorganic material is disposed between the wiring layer and the first insulating layer made of the organic material, and the second insulating layer made of the inorganic material is made of oxygen. Resistant to plasma. Therefore, a dry etching method can be used for patterning the wiring layer and forming the contact hole, and fine processing within a range of 1 to 10 ⁇ m can be performed.
  • the flexible circuit board of the present invention is covered with the second insulating layer made of an inorganic material without exposing the first insulating layer made of an organic material.
  • the oxygen plasma treatment is performed to remove the resist, the first insulating layer made of an organic material is prevented from being removed by ashing, and the resist on the patterned wiring layer can be removed by ashing.
  • the second insulating layer made of an inorganic material is opened by dry etching using the resist as a mask.
  • the first insulating layer made of an organic material in the contact portion can be opened by performing dry etching with oxygen plasma using the second insulating layer opened by dry etching as a mask.
  • the wiring layer is covered. Since the organic film layer (first insulating layer) that is not covered is covered with the inorganic film layer (second insulating layer), the flexible substrate is removed by oxygen plasma ashing like the resist, and It is possible to prevent the flexible substrate material itself from disappearing.
  • a general organic film layer is rich in flexibility, but a slight force during handling is concentrated locally, so that the flexible circuit board itself is easily bent, and the wiring on the flexible circuit board is There is a risk of disconnection.
  • the rigidity of the flexible circuit board is improved, and the force that tends to concentrate locally is distributed in the wiring direction. It is possible to reduce the disconnection of the layers.
  • the contact hole portion and the wiring layer can be combined to improve the reliability of the semiconductor element and the passive element below the organic film layer. it is conceivable that.
  • the semiconductor circuit element is mounted on the flexible base substrate face up, and then covered with the organic material.
  • the dry etching method can be used for the patterning of the wiring layer and the formation of the contact hole, and fine processing within a range of 1 to 10 ⁇ m is performed. It becomes possible.
  • the organic film layer under the wiring layer is an inorganic film in the resist removal step after the wiring layer etching. It is protected and prevented from being etched.
  • the wiring layer can be etched by dry etching, and fine patterning can be performed.
  • the inorganic film layer can be used as a hard mask, so that the contact hole can be processed by dry etching, which contributes to miniaturization of the contact hole size. For this reason, according to the present invention, miniaturization of wiring processing becomes possible.
  • FIG. 1 is a schematic view showing the configuration of a flexible circuit board according to the present invention.
  • the flexible circuit board 20 of the present invention includes a base substrate 21, a semiconductor circuit element 22 disposed on a part of the base substrate 21, and the semiconductor circuit element 22 and the semiconductor circuit element 22.
  • the first insulating layer 23 made of an organic material is disposed on the base substrate 21 that is not disposed so as to cover the semiconductor circuit element 22, and the inorganic material is disposed on the first insulating layer 23.
  • a second insulating layer 24 and a wiring layer 25 made of a conductive material and disposed on the second insulating layer 24.
  • the wiring layer 25 and the semiconductor circuit element 22 are electrically connected via a conductive layer 26 ′ formed by filling the contact hole 26 with a conductive material.
  • the base substrate 21 of the present invention is preferably made of an organic material.
  • the organic material in the base substrate 21 is not particularly limited, and examples thereof include polyimide, polybenzoxazole (PBO), and epoxy.
  • polyimide is excellent in heat resistance and flexibility, has a very low linear expansion coefficient as an organic substance, and is close to glass or silicon used for a substrate. For this reason, when it is set as the insulating material of an electronic circuit, it is hard to produce the distortion
  • the organic material is preferably polyimide.
  • the base substrate 21 of the present invention is formed on a light transmissive substrate.
  • the material for the light transmissive substrate include materials such as glass, plastic, quartz, and metal foil. Among them, it is preferable to use glass because it has a high strain point.
  • the semiconductor circuit element 22 of the present invention is disposed on a part of the base substrate 21.
  • Examples of the semiconductor circuit element 22 of the present invention include an LSI chip.
  • the semiconductor circuit element 22 of the present invention is preferably formed as a thin film.
  • “thinning” in the present invention means that the thickness is about 10 to 50 ⁇ m.
  • the first insulating layer 23 of the present invention is disposed on the semiconductor circuit element 22 and on the base substrate 21 on which the semiconductor circuit element 22 is not disposed so as to cover the semiconductor circuit element 22.
  • the first insulating layer 23 of the present invention is made of an organic material.
  • the organic material in the first insulating layer 23 is not particularly limited, and examples thereof include polyimide, polybenzoxazole (PBO), and epoxy. Among them, the organic material is preferably polyimide because it has excellent heat resistance and flexibility.
  • the second insulating layer 24 of the present invention is disposed on the first insulating layer 23.
  • the second insulating layer 24 of the present invention is made of an inorganic material.
  • the inorganic material in the second insulating layer 24 is not particularly limited, and examples thereof include an oxide film and a nitride film.
  • silicon oxide, silicon nitride, or silicon nitride oxide is a material that is commonly used in the current TFT (thin film transistor) process, has good process consistency, and is sufficiently resistant to ashing. is there. Therefore, the inorganic material may be silicon oxide, silicon nitride, or silicon nitride oxide because it is easy to obtain a stable film quality by plasma CVD (chemical vapor deposition) or the like. preferable.
  • the wiring layer 25 of the present invention is disposed on the second insulating layer 24.
  • the wiring layer 25 of the present invention is made of a conductive material.
  • the conductive material is not particularly limited as long as it is a high-melting-point material that can withstand high-temperature treatment such as peeling annealing and subsequent recovery annealing.
  • a metal material such as aluminum, molybdenum, tantalum, tungsten, or copper can be used.
  • the wiring layer may be formed after film formation using TiN, Ti or the like as a barrier metal.
  • the minimum dimensions of the wiring layer pattern and the contact hole are in the range of 1 ⁇ m or more and 10 ⁇ m or less.
  • the minimum dimension means the pattern of the wiring layer and the dimension of the smallest part in the contact hole, and it can be said that the smaller the numerical value, the smaller the size.
  • the maximum size of the wiring layer pattern and the contact hole is preferably in the range of 10 ⁇ m or more and 100 ⁇ m or less.
  • the wiring layer 25 of the present invention is not particularly limited as long as it is made of a conductive material, and examples thereof include gate wiring, source wiring, drain wiring, and the like.
  • the manufacturing method of the flexible circuit board of the present invention includes a step of arranging a semiconductor circuit element on a base substrate made of an organic material (hereinafter referred to as “step 1”), and A step of disposing a first insulating layer made of an organic material on the semiconductor circuit element (hereinafter referred to as “step 2”), and a second insulating layer made of an inorganic material disposed on the first insulating layer; A step (hereinafter referred to as “Step 3”), a step of forming a contact hole in the first insulating layer and the second insulating layer (hereinafter referred to as “Step 4”), and a conductive property in the contact hole. Filling a material and disposing a wiring layer on the second insulating layer so as to be electrically connected to the semiconductor circuit element (hereinafter referred to as “step 5”). It is.
  • the patterning of the wiring layer and the formation of the contact hole are preferably performed by dry etching.
  • the dry etching of the second insulating layer may be performed with a halogenated carbon containing at least one of CF 4 , CHF 3 , C 3 F 8 , and CCl 4 . It is preferable to use a reactive gas.
  • Step 1 In the step of disposing the semiconductor circuit element on the base substrate made of an organic material, an adhesive is applied to the semiconductor circuit element and pasted, and after the pasting, heat treatment is performed to fix it.
  • the adhesive is not particularly limited as long as it is an organic material, but it is preferable to use the same adhesive as that used for the base substrate.
  • the same adhesive as that used for the base substrate.
  • polyimide when polyimide is used for the base substrate, it is preferable to use polyimide as the adhesive.
  • the amount of the adhesive added is not particularly limited, but it may be applied, for example, about 5 to 30 ⁇ m.
  • the heat treatment is preferably performed at a temperature at which the adhesive is solidified.
  • a temperature at which the adhesive is solidified For example, when polyimide is used as the adhesive, it is preferable to heat treatment at about 200 to 400 ° C. to promote imidization to fix the semiconductor circuit element.
  • Step 2> In the step of disposing the first insulating layer made of an organic material on the semiconductor circuit element, the first insulating layer is covered by covering the semiconductor circuit element to which the organic circuit element is attached and the portion of the base substrate to which the semiconductor circuit element is not attached. Form a layer.
  • the first insulating layer is formed by applying an organic material and then performing a heat treatment.
  • the amount of the organic material added is not particularly limited, but may be applied, for example, at about 30 to 300 ⁇ m.
  • the heat treatment is preferably performed at a temperature at which the organic material is solidified.
  • a temperature at which the organic material is solidified For example, when polyimide is used as the organic material, it is preferable to form a first insulating layer by performing a heat treatment at about 200 to 400 ° C. to promote imidization.
  • Step 3> In the step of disposing a second insulating layer made of an inorganic material on the first insulating layer, a second insulating layer made of an inorganic material is formed on the first insulating layer made of an organic material. .
  • the thickness of the inorganic material is not particularly limited, but may be, for example, about 30 to 300 ⁇ m.
  • the reaction gas when using the plasma CVD method is not particularly limited.
  • silicon oxide is used as the inorganic material
  • silicon nitride or silicon nitride oxide is used as the inorganic material
  • a [SiH 4 + NH 3 ], [SiH 4 + N 2 O], or [SiH 4 + NO] gas is used.
  • the temperature when using the plasma CVD method may be controlled to about 300 to 500 ° C.
  • Step 4 First, the step of forming a contact hole in the second insulating layer will be described.
  • a contact hole is formed at a predetermined position of the second insulating layer in order to electrically connect a wiring layer formed in a later process and the semiconductor circuit element.
  • a resist is applied on the second insulating layer, and exposure and development are performed.
  • a fine photo pattern of 10 ⁇ m or less can be formed on a glass substrate by processing in the same manner as a conventionally known TFT formation method.
  • a contact hole can be formed at a predetermined position of the second insulating layer.
  • the reactive gas for plasma dry etching is not particularly limited, but for example, carbon halides such as CF 4 , CHF 3 , C 3 F 8 , CCl 4 are used to increase the etching rate and improve the selection ratio. Further, it is preferable to mix O 2 , H 2 , N 2 , He, Ar, and the like.
  • the pressure in performing plasma dry etching may be controlled to about 0.1 to 100 pa, and the microwave output may be controlled to about 100 to 1000 W.
  • a contact hole for connecting to a semiconductor circuit element is formed at a predetermined position of the first insulating layer.
  • the first insulating layer is etched by plasma dry etching, and the second insulating layer other than the portion where the contact hole is formed in the previous step (step of forming the contact hole in the second insulating layer) is formed.
  • a contact hole for connecting to the semiconductor circuit element is formed as a mask.
  • the resist is simultaneously removed during the etching of the first insulating layer. Note that even after the contact hole is formed in the second insulating layer, the first insulating layer covered with the second insulating layer is protected by the second insulating layer and thus disappears by dry etching. There is nothing.
  • the reactive gas for plasma dry etching is not particularly limited.
  • an O 2 -based gas is used, and it is preferable to add a trace amount of CF 4 in order to increase the etching rate.
  • the reason why plasma dry etching can be performed using an O 2 -based reactive gas is that the second insulating layer is formed of an inorganic material and has resistance to oxygen plasma.
  • the pressure in performing plasma dry etching may be controlled to about 0.1 to 10 pa, and the microwave output may be controlled to about 100 to 1000 W.
  • Step 5> In the step of disposing the wiring layer on the second insulating layer, a conductive material is formed in the contact hole to form a conductive layer, and then the wiring layer is formed and patterned on the conductive layer and the second insulating layer.
  • a method for forming the wiring layer is not particularly limited, and a CVD method, a sputtering method, or the like can be used.
  • the formed wiring layer is patterned by dry etching.
  • the reason why patterning can be performed by dry etching is that the second insulating layer is formed of an inorganic material and has resistance to oxygen plasma.
  • the flexible circuit board manufactured through the steps as described above has excellent flexibility without affecting the organic film layer under the wiring even when a dry etching process is applied, for example, and the wiring Miniaturization of processing can be realized.
  • the alkali free glass substrate 10 is prepared as a glass substrate for a display.
  • the glass substrate 10 has a linear expansion coefficient of about 4 ⁇ 10 ⁇ 6 / K, a glass transition temperature of 400 ° C. or higher, and high heat resistance.
  • polyimide is applied on the glass substrate 10 to form the base substrate 21.
  • PI 2610 manufactured by Hitachi Chemical DuPont Microsystems Co., Ltd. is applied onto a glass substrate by spin coating or slit coating, and heat treatment at about 200 to 400 ° C. is performed on the polyimide film layer serving as the base substrate 21. It is formed by evaporating the solvent and promoting the imidization reaction.
  • the PI2610 is a liquid having a viscosity of 2.8 Pa ⁇ S containing 10-30% of a polymer of S-biphenyldianhydride / phenylenediamine, which is a precursor of polyimide, in an organic solvent N-methyl-2-pyrrolidone. is there.
  • the coating thickness of PI2610 is about 30 to 300 ⁇ m.
  • PI 2610 has a linear expansion coefficient of about 5 ⁇ 10 ⁇ 6 / K, almost the same as the linear expansion coefficient of the glass substrate 10, and has the advantage that the substrate is less stretched and easily followed.
  • an appropriate material such as a later heat treatment step, a thermal expansion coefficient of the substrate, transparency of the polyimide film layer can be selected as necessary.
  • a thinned semiconductor circuit element 22 such as LSI is mounted on the base substrate 21 and attached.
  • the semiconductor circuit element 22 has a thickness of about 10 to 50 ⁇ m and is attached onto the base substrate 21 by backside polishing or the like. More specifically, the semiconductor circuit element 22 is applied by applying polyimide at about 5 to 30 ⁇ m and pasted as an adhesive before pasting, followed by heat treatment at about 200 to 400 ° C. after pasting to promote imidization and fix.
  • a first insulating layer (organic film layer) 23 is formed so as to cover it.
  • the first insulating layer 23 is formed by applying polyimide with a thickness of about 30 to 300 ⁇ m and imidizing with a heat treatment of about 200 to 400 ° C.
  • a second insulating layer (about 30 to 300 nm thick) made of an inorganic material is formed.
  • Inorganic film layer) 24 is formed.
  • the second insulating layer 24 can be formed by, for example, a plasma CVD method using silicon oxide, silicon nitride, silicon nitride oxide, or the like.
  • the second insulating layer 24 is formed of silicon oxide
  • a [SiH 4 + O 2 ] system or a TEOS (tetraethoxysilane) system is used as a reaction gas, and the temperature is controlled to about 300 to 500 ° C. do it.
  • the reaction gas may be [SiH 4 + NH 3 ], [SiH 4 + N 2 O] or [SiH 4 + NO].
  • the temperature may be controlled to about 300 to 500 ° C.
  • a contact hole 26 is formed at a predetermined position of the first insulating layer 23 and the second insulating layer 24 in order to electrically connect the wiring layer 25 and the semiconductor circuit element 22 formed in a later process.
  • a resist 27 is applied, and exposure and development are performed.
  • a fine photo pattern of 10 ⁇ m or less can be formed by performing the same processing as that for forming a TFT on a glass substrate.
  • a contact hole 26 is formed at a predetermined position of the second insulating layer 24 by plasma dry etching as shown in FIG.
  • reactive gases for plasma dry etching carbon halides such as CF 4 , CHF 3 , C 3 F 8 , and CCl 4 are used.
  • O 2 , H 2 , N 2 , He, Ar, etc. may be mixed.
  • the pressure is set to about 0.1 to 100 pa and the microwave output is set to about 100 to 1000 W.
  • a contact hole for connecting to the semiconductor circuit element 22 is formed at a predetermined position of the first insulating layer 23.
  • the first insulating layer 23 is etched by plasma dry etching using an O 2 -based reactive gas, and the semiconductor circuit element is formed using the second insulating layer 24 other than the portion where the contact hole is formed in the previous step as a mask.
  • a contact hole 26 for connection to 22 is formed.
  • the second insulating layer 24 is formed of an inorganic material and has resistance to oxygen plasma, plasma dry etching can be performed using an O 2 -based reactive gas.
  • the resist 27 is simultaneously removed during the etching of the first insulating layer 23.
  • the first insulating layer 23 covered with the second insulating layer 24 after the contact hole 26 is formed in the second insulating layer 24 is Since it is protected by the insulating layer 24, it does not disappear by dry etching.
  • the pressure is set to about 0.1 to 10 pa and the microwave output is set to about 100 to 1000 W.
  • a trace amount of CF 4 may be added as a reaction gas.
  • the contact hole for electrically connecting the wiring layer 25 and the semiconductor circuit element 22 can be formed by dry etching, and processing with a fine dimension of 10 ⁇ m or less is possible.
  • the contact hole 26 is filled with a conductive material to form a conductive layer 26 ′, and then the wiring layer 25 is formed on the conductive layer 26 ′ and the second insulating layer 24.
  • the wiring layer 25 is formed by a CVD method or a sputtering method.
  • a conductive material for example, a metal material such as aluminum, molybdenum, tantalum, tungsten, or copper can be used.
  • the wiring layer may be formed after forming a film using TiN, Ti or the like as a barrier metal.
  • the wiring layer 25 is patterned as shown in FIG. Also here, since there is the second insulating layer (inorganic film layer) 24 under the wiring layer 25, the wiring layer 25 can be patterned by dry etching, and the wiring layer can be miniaturized. That is, patterning with a fine dimension of 10 ⁇ m or less is possible.
  • a protective layer 28 may be further formed on the wiring layer 25 as shown in FIG.
  • polyimide is applied to the wiring layer 25 with a thickness of about 30 to 300 ⁇ m by spin coating or slit coating, and then imidized by heat treatment at about 200 to 400 ° C. to form a protective layer (organic film layer) 28 is formed.
  • the glass substrate 10 is separated from the base substrate 21 by irradiating laser ultraviolet light from the back side of the glass substrate 10 as shown in FIG. That is, the glass substrate 10 and the base substrate 21 are separated by absorbing ultraviolet light in the vicinity of the surface of the base substrate 21 in contact with the glass substrate 10 and partially decomposing and removing (ablation) the base substrate 21 made of polyimide. . Thereby, the flexible circuit board 20 as shown in FIG. 1 can be manufactured.
  • the ultraviolet light to be irradiated for example, light having a wavelength that can pass through the glass substrate 10 and be absorbed by the base substrate 21 such as an excimer laser (wavelength 308 nm) having an irradiation energy of 100 to 300 mJ / cm 2 is selected. That's fine. Since the irradiation time (pulse width) is as short as 1 ⁇ sec or less, the temperature rise of the semiconductor circuit element 22 disposed on the base substrate 21 is small and does not have an adverse effect.
  • the base substrate 21 such as an excimer laser (wavelength 308 nm) having an irradiation energy of 100 to 300 mJ / cm 2 is selected. That's fine. Since the irradiation time (pulse width) is as short as 1 ⁇ sec or less, the temperature rise of the semiconductor circuit element 22 disposed on the base substrate 21 is small and does not have an adverse effect.
  • the present invention can also be expressed as follows.
  • the flexible circuit board of the present invention is characterized in that the pattern of the wiring layer and the minimum dimension of the contact hole are in the range of 1 ⁇ m or more and 10 ⁇ m or less.
  • the above-described minimum dimension which has conventionally been about several tens of ⁇ m, can be miniaturized to a range of 1 ⁇ m or more and 10 ⁇ m or less, and high-density mounting of passive elements and semiconductor circuit elements is realized. be able to.
  • the flexible circuit board of the present invention is characterized in that the inorganic material is silicon oxide, silicon nitride, or silicon nitride oxide.
  • the inorganic material has high insulating properties and barrier properties, and can be deposited at low temperatures without plasma damage, so that it is effective as a protective film.
  • the flexible circuit board of the present invention is characterized in that the organic material is polyimide.
  • polyimide is excellent in heat resistance and insulation, has a very low linear expansion coefficient as an organic substance, and is close to glass or silicon used for a substrate. For this reason, when it is set as the insulating material of an electronic circuit, it is hard to produce the distortion
  • the method for manufacturing a flexible circuit board of the present invention is characterized in that the patterning of the wiring layer and the formation of the contact hole are performed by dry etching.
  • the method for manufacturing a flexible circuit board according to the present invention is characterized in that an oxygen-based reactive gas is used for the dry etching in the first insulating layer.
  • dry etching can be performed using oxygen plasma, and resist removal and contact hole formation of the organic film layer (first insulating layer) can be performed simultaneously.
  • the dry etching of the second insulating layer may be performed using carbon halide containing at least one of CF 4 , CHF 3 , C 3 F 8 , and CCl 4 .
  • a reactive gas is used.
  • fluorine radicals or chlorine radicals react with silicon (Si) in the oxide film or nitride film to generate reaction products such as highly volatile SiF 4 and SiCCl 3 .
  • reaction products such as highly volatile SiF 4 and SiCCl 3 .
  • the present invention can be applied to semiconductor devices, display devices such as liquid crystal and organic EL, and wearable devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明は、可撓性に優れており、かつ微細な配線パターンおよび電気接続コンタクトを有する、高性能なフレキシブル回路基板およびその製造方法を提供する。本発明のフレキシブル回路基板（２０）には、配線層（２５）と有機材料からなる第１の絶縁層（２３）との間に、無機材料からなる第２の絶縁層（２４）が配置されている。

Description

フレキシブル回路基板およびその製造方法
　本発明は、フレキシブル回路基板およびその製造方法に関し、詳しくは、可撓性に優れており、かつ微細な配線パターンおよび電気接続コンタクトを有する、高性能なフレキシブル回路基板およびその製造方法に関するものである。
　従来、フレキシブルな基板の上面やその内部に、シリコンＬＳＩ（Large Scale Integrated circuit：大規模集積回路）等の半導体回路素子、あるいは、抵抗や容量、インダクタンスなどの受動素子を搭載し、それらを電気的に配線接続する技術が知られている（例えば、特許文献１および特許文献２を参照）。
　受動素子は、そのサイズが高密度実装の要求に応えるべく縮小の方向に進んでいる。現在、受動素子のサイズは、１００５(１．０ｍｍ×０．５ｍｍ)、０６０３(０．６ｍｍ×０．３ｍｍ)、０４０２(０．４ｍｍ×０．２ｍｍ)へと進み、さらに０２０１(０．２ｍｍ×０．１ｍｍ)へと縮小化の傾向が続くと予想される。このように、フレキシブルな基板上に実装される受動素子は、１ｍｍ以下のサイズであるので、受動素子が固い構造物であっても、フレキシブル回路基板を曲げる際の屈曲性に影響をほとんど与えることはない。
　一方、ＬＳＩ等の半導体回路素子は、受動素子に比べて約１０倍以上の大きさであるのが一般的で、その形状も正方形や長方形など様々である。夫々の機能や回路規模によって、１ｃｍ角や２ｃｍ角、あるいはそれ以上の大きさのものもある。ＬＳＩチップ等の半導体回路素子は、シリコン等の半導体材料で作られているため、固い材質であり、その基板の厚さは一般に６００～８００μｍ程度である。そのため、フレキシブルな基板に搭載される半導体回路素子の基板の厚みを薄くすることが、フレキシブル回路基板の屈曲性を実現するために必要となる。
　フレキシブル回路基板の屈曲性を実現する方法として、例えば、特許文献１には、フレキシブルな配線部に、ＬＳＩチップが内蔵されている構成が開示されている。この構造を具体的に示すと、図５に示すような配線部において、ＬＳＩチップ８２およびＬＳＩチップ８２下に形成されている絶縁樹脂層（下地基板）７７は、配線層３０と配線層４０との間に挟まれて配置され、絶縁樹脂７７を貫通して形成された金バンプ３１を介して、ＬＳＩチップ８２と配線層３０とを電気的に接続されている。なお、ＬＳＩチップ８２の厚さを５０μｍ以下にすることで可撓性を有する。
　しかしながら、図５に示すような、実際に厚みを薄くした半導体回路素子（ＬＳＩチップなど）はもろく、割れやすい。特にフレキシブルな下地基板上に搭載するとき、フレキシブル回路基板上の配線の半導体回路素子と電気的に接続する部分に金属バンプを形成しておき、フェイスダウンの状態で半導体回路素子をフレキシブルな下地基板に熱圧着して電気的な接続を行う際、機械的および熱的な応力がかかって半導体回路素子が割れる可能性がある。
　半導体回路素子の割れを防ぐ方法として、例えば、非特許文献１には、フェイスアップで薄い半導体回路素子をフレキシブルな下地基板上に接着し、上から配線接続用の穴を開口して金属配線を形成することで、熱圧着して電気的な接続を行う方法を避けることにより、半導体回路素子の基板が割れないようにしてフレキシブルな基板に搭載する方法が示されている。この方法により製造されるフレキシブル回路基板を図６に示す。
　図６に示すように、非特許文献１に開示されているフレキシブル回路基板５０は、有機材料からなる、フレキシブルな絶縁基板（下地基板）５１上に半導体回路素子５２が配置され、また半導体回路素子５２および半導体回路素子５２が配置されていない基板５１上に有機材料からなる絶縁層５３が配置され、さらに絶縁層５３上に配線層５５が配置されている構成を有している。配線層５５は、絶縁層５３に形成されたコンタクトホールに導電材を充填してなる導電層５６を介して、半導体回路素子５２と電気的に接続される。なお、配線層５５を保護するために、配線層５５上にはさらに保護層５８が配置されていてもよい。
日本国公開特許公報「特開２００５－２６４５８号公報（２００５年１月２７日公開）」 日本国公開特許公報「特開２００２－４３５０６号公報（２００２年２月８日公開）」
Jonathan Govaerts, Wim Christiaens and Jan Vanfleteren, 「SID 09 DIGEST」, Society for Information Display, p.202-205
　図６に示すようなフレキシブル回路基板では、配線層の加工はフレキシブルな基板上に張りつけられた銅箔あるいはめっき銅の上にレジストでパターンを形成した後、塩化鉄、塩化銅、水酸化アンモニウム水溶液等によるウェットエッチングを行って配線のパターニングを行っている。
　この場合、配線層の加工をウェットエッチングで行うため、深さ方向と平面方向との両方にエッチングが進むため、加工寸法の制御が難しく、数十μｍ程度の加工寸法が一般的であり、１０μｍ以下の寸法で加工することは困難である。
　また、配線と半導体回路素子や受動素子とを接続するコンタクトホールは、ドリルにより機械的に加工するか、あるいは、より小さな穴を形成しようとする場合には、エキシマレーザーやＹＡＧレーザーにより貫通口を開口する。しかし、通常、開口できる貫通口の大きさは数十μｍ程度の大きさであり、１０μｍ以下のコンタクトホールを形成するのは難しい。
　ところで、配線およびコンタクトホールの微細加工を考えた場合、フォトレジストをマスクとして、異方性ドライエッチングによりパターニングすれば、微細な加工を行うことが可能になると予想される。
　しかしながら、ドライエッチングを行った後のフォトレジストは、エッチングのマスクとして用いられる際に、エッチングガスのプラズマ照射、あるいはエッチング用イオンビームの照射を受ける。そのような照射を受けたフォトレジストは、従来のウェットエッチングプロセスで用いられる強アルカリ水溶液等の液体化学薬品では十分に除去できない状態に変質してしまうという問題がある。
　そのため、ドライエッチングで加工したフォトレジストは、従来のウェットエッチングプロセスで用いられる剥離液のみでは除去できない。ドライエッチングの損傷を受けて変質したフォトレジストは、通常、アッシング（灰化）処理を行い、その後、ウェット洗浄処理を行うことで除去することが可能である。アッシングは、酸素プラズマを用いて行うのが一般的であり、その作用は、酸素プラズマ中に生じた原子状酸素と高分子樹脂との化学反応による高分子樹脂の低分子化、並びに低分子樹脂の酸化によるＣＯ２およびＨ２Ｏへの分解・気化作用を用いたものである。単純には、レジスト膜をＣｘＨｙと記すと、
ＣｘＨｙ＋Ｏ→ＣＯ２＋Ｈ２Ｏ
という反応に基づくと考えられる。
　ここで、ドライエッチングを行う場合には、配線層の下地が問題となる。フレキシブルな基板の材料は、ポリイミドなどの有機膜である。そのため、上記の酸素プラズマアッシングによって配線層のレジストパターンをアッシングして除去するときに、同時に配線層で覆われていないフレキシブルな基板も、レジストと同様に酸素プラズマアッシングによって除去されてしまい、フレキシブルな基板材料自体が消失してしまう問題がある。
　よって、図６に示すようなフレキシブル回路基板では、ドライエッチングを行うのが困難である。
　本発明は、かかる従来の課題に鑑みてなされたものであり、可撓性に優れており、かつ微細な配線パターンおよび電気接続コンタクトを有する、高性能なフレキシブル回路基板およびその製造方法を提供することを目的とする。
　本発明のフレキシブル回路基板は、上記課題を解決するために、下地基板と、上記下地基板上に配置される半導体回路素子と、上記半導体回路素子上に配置される、有機材料からなる第１の絶縁層と、上記第１の絶縁層上に配置され、かつコンタクトホールを介して上記半導体回路素子と電気的に接続される、導電材料からなる配線層と、を備えるフレキシブル回路基板であって、上記第１の絶縁層と上記配線層との間に、無機材料からなる第２の絶縁層が配置されていることを特徴とする。
　本発明のフレキシブル回路基板の製造方法は、上記課題を解決するために、下地基板上に半導体回路素子を配置するステップと、上記半導体回路素子上に、有機材料からなる第１の絶縁層を配置するステップと、上記第１の絶縁層上に、無機材料からなる第２の絶縁層を配置するステップと、上記第１の絶縁層および上記第２の絶縁層に、コンタクトホールを形成するステップと、上記コンタクトホールに導電材を充填して、上記半導体回路素子と電気的に接続するように上記第２の絶縁層上に配線層を配置するステップと、を含むことを特徴とする。
　上記構成によれば、配線層と有機材料からなる第１の絶縁層との間に、無機材料からなる第２の絶縁層が配置されており、無機材料からなる第２の絶縁層は、酸素プラズマに対する耐性を有する。このため、配線層のパターニングおよびコンタクトホールの形成に、ドライエッチング法を利用することができて、１～１０μｍの範囲内の微細な加工を行うことが可能になる。
　本発明のフレキシブル回路基板は、配線層をドライエッチングでパターニングするとき、有機材料からなる第１の絶縁層が露出せずに無機材料からなる第２絶縁層で覆われているため、ドライエッチング後のレジスト除去のために酸素プラズマ処理を行った際、有機材料からなる第１の絶縁層がアッシングによって除去されることを防ぎ、パターニングされた配線層上のレジストをアッシングにより除去することが可能となる。
　また、コンタクトホールの形成においても、コンタクトホールを形成するためのレジストをパターニングした後、レジストをマスクとして、無機材料からなる第２の絶縁層をドライエッチングにより開口する。その後、ドライエッチングで開口した第２の絶縁層をマスクとして酸素プラズマによるドライエッチングをすることにより、コンタクト部分の有機材料からなる第１の絶縁層を開口することができる。
　このため、配線層形成でのレジスト除去工程およびコンタクトホール形成でのレジスト除去工程の両方の工程に対して、酸素プラズマアッシングによって配線層のレジストパターンをアッシングして除去するときに、配線層で覆われていない有機膜層（第１の絶縁層）を無機膜層（第２の絶縁層）で覆うことになるので、フレキシブルな基板がレジストと同様に酸素プラズマアッシングによって除去されてしまうこと、およびフレキシブルな基板材料自体が消失してしまうことを防ぐことが可能となる。
　また、付加的な効果として、一般的な有機膜層は屈曲性に富む反面、ハンドリング時の僅かな力が局所的に集中することによってフレキシブル回路基板自体が折れ曲がりやすく、フレキシブル回路基板上の配線が断線しやすい危険性がある。しかし、配線層と有機膜層との間に無機膜層を挟んだ構造を備えることによって、フレキシブル回路基板の剛性を向上させ、局所的に集中し易い力を分散させる方向に働かせることにより、配線層の断線の軽減を図ることができる。
　さらに、その他の付加的な効果として、無機膜層はガスバリア性があるので、コンタクトホール部分を配線層と合わせて、有機膜層の下方の半導体素子や受動素子に対する信頼性を向上させることもできると考えられる。
　以上のように、本発明によれば、配線層と有機膜層との間に無機膜層を配置したので、フェイスアップでフレキシブルな下地基板上に半導体回路素子を搭載した後、有機材料で被覆して配線を接続することにより半導体回路素子が割れることを防止すると共に、配線層のパターニングおよびコンタクトホールに形成に、ドライエッチング法を利用できて、１～１０μｍの範囲内の微細な加工を行うことが可能になる。
　つまり、本発明によれば、ポリイミド層と金属配線層との間に無機膜層を設けることにより、配線層のエッチング後のレジスト除去工程において、配線層の下にある有機膜層が無機膜で保護され、エッチングされることを防止する。これにより、配線層のエッチングをドライエッチングで加工することが可能となり、微細なパターニングができる。また、コンタクトホールの形成に際しても、無機膜層がハードマスクとして利用できるので、ドライエッチングでコンタクトホールを加工でき、コンタクトホール寸法の微細化にも寄与する。このため、本発明によれば、配線加工の微細化が可能となる。
本発明のフレキシブル回路基板を示す概略断面図である。 ガラス基板上に本発明のフレキシブル回路基板を製造するフローを示す概略断面図である。 ガラス基板上に製造された本発明のフレキシブル回路基板を示す概略断面図である。 レーザー紫外光を照射して、ガラス基板を本発明のフレキシブル回路基板から分離する様子を示す概略断面図である。 従来技術におけるフレキシブル回路基板を示す概略断面図である。 従来技術におけるフレキシブル回路基板を示す概略断面図である。
　以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、本発明はこれに限定されるものではなく、この実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に限定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。
　（Ｉ）本発明のフレキシブル回路基板の構成
　図１は、本発明によるフレキシブル回路基板の構成を示すための概略図である。図１に示すように、本発明のフレキシブル回路基板２０は、下地基板２１と、下地基板２１の一部分の上に配置されている半導体回路素子２２と、半導体回路素子２２上および半導体回路素子２２が配置されていない下地基板２１上に半導体回路素子２２を覆うように配置されている、有機材料からなる第１の絶縁層２３と、第１の絶縁層２３上に配置されている、無機材料からなっている第２の絶縁層２４と、第２の絶縁層２４上に配置されている、導電材料からなっている配線層２５とを備えている。配線層２５と半導体回路素子２２とは、コンタクトホール２６に導電材料を充填することにより形成される導電層２６’を介して、電気的に接続している。
　＜下地基板＞
　本発明の下地基板２１は、有機材料からなっているものが好ましい。下地基板２１における有機材料は、特に限定されないが、例えば、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ等が挙げられる。その中でも、ポリイミドは、耐熱性および可撓性に優れており、線膨張係数が有機物として非常に低く、基板に使用するガラスやシリコン等に近い。このため、電子回路の絶縁材料とするときに、基板との熱膨張によるひずみを生じにくく、高い精度で配線加工を行うことが可能となる。このような性能を有する理由から、該有機材料は、ポリイミドであることが好ましい。
　本発明の下地基板２１は、光透過性基板上に形成される。上記光透過性基板の材料としては、例えば、ガラス、プラスチック、石英、金属箔等の物質が用いられる。その中でも、高歪点を有するとの理由から、ガラスを用いることが好ましい。
　＜半導体回路素子＞
　本発明の半導体回路素子２２は、下地基板２１の一部分の上に配置されているものである。本発明の半導体回路素子２２としては、例えば、ＬＳＩチップ等が挙げられる。
　また、本発明の半導体回路素子２２は、薄膜化して形成されたものであることが好ましい。ここで、本発明における「薄膜化」とは、厚さを１０～５０μｍ程度にすることをいう。
　＜第１の絶縁層＞
　本発明の第１の絶縁層２３は、半導体回路素子２２上、および半導体回路素子２２が配置されていない下地基板２１上に、半導体回路素子２２を覆うように配置されているものである。また、本発明の第１の絶縁層２３は、有機材料からなるものである。
　第１の絶縁層２３における有機材料は、特に限定されないが、例えば、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ等が挙げられる。その中でも、優れた耐熱性および可撓性を有するという理由から、該有機材料は、ポリイミドであることが好ましい。
　＜第２の絶縁層＞
　本発明の第２の絶縁層２４は、第１の絶縁層２３上に配置されているものである。また、本発明の第２の絶縁層２４は、無機材料からなっているものである。
　第２の絶縁層２４における無機材料は、特に限定されないが、例えば、酸化膜、窒化膜等が挙げられる。その中でも、シリコン酸化物、シリコン窒化物またはシリコン窒化酸化物は、現状のＴＦＴ（thin film transistor：薄膜トランジスタ）プロセスで一般的によく用いられる材料であり、プロセス整合性が良く、アッシングに対する耐性が十分ある。このため、プラズマＣＶＤ法（chemical vapor deposition：化学蒸着法）などによって、安定した膜質を得られやすいという理由から、該無機材料は、シリコン酸化物、シリコン窒化物またはシリコン窒化酸化物であることが好ましい。
　＜配線層＞
　本発明の配線層２５は、第２の絶縁層２４上に配置されているものである。また、本発明の配線層２５は、導電材料からなっているものである。
　該導電材料は、剥離アニールおよびその後のリカバリーアニールの高温処理に耐え得る高融点材料であれば特に限定されないが、例えば、アルミニウム、モリブテン、タンタル、タングステン、銅等の金属材料を用いることができる。また、ＴｉＮ、Ｔｉ等をバリアメタルとして成膜後、上記配線層を形成してもよい。
　また、本発明のフレキシブル回路基板２０では、上記配線層のパターンおよび上記コンタクトホールの最小寸法が、１μｍ以上、１０μｍ以下の範囲内であることが好ましい。ここで、最小寸法とは、上記配線層のパターンおよび上記コンタクトホールにおける最も小さい部分の寸法をいい、この数値が小さいほど微細化が図れていると言える。なお、上記配線層のパターンおよび上記コンタクトホールの最大寸法については、１０μｍ以上、１００μｍ以下の範囲内であることが好ましい。
　また、本発明の配線層２５は、導電材料からなっているものであれば特に限定されないが、例えば、ゲート配線、ソース配線、ドレイン配線等が挙げられる。
　（ＩＩ）本発明のフレキシブル回路基板の製造方法
　本発明のフレキシブル回路基板の製造方法は、有機材料からなる下地基板上に半導体回路素子を配置するステップ（以下、「ステップ１」という）と、上記半導体回路素子上に、有機材料からなる第１の絶縁層を配置するステップ（以下、「ステップ２」という）と、上記第１の絶縁層上に、無機材料からなる第２の絶縁層が配置するステップ（以下、「ステップ３」という）と、上記第１の絶縁層および上記第２の絶縁層に、コンタクトホールを形成するステップ（以下、「ステップ４」という）と、上記コンタクトホールに導電材を充填して、上記半導体回路素子と電気的に接続するように上記第２の絶縁層上に配線層を配置するステップ（以下、「ステップ５」という）と、を含むものである。
　本発明のフレキシブル回路基板の製造方法において、上記配線層のパターニングおよびコンタクトホールの形成は、ドライエッチングによって行われることが好ましい。また、本発明のフレキシブル回路基板の製造方法において、上記第１の絶縁層における上記ドライエッチングに、酸素系の反応性ガスを用いることが好ましい。また、本発明のフレキシブル回路基板の製造方法において、上記第２の絶縁層における上記ドライエッチングに、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＣｌ４のうちの少なくとも１つを含むハロゲン化炭素の反応性ガスを用いることが好ましい。
　以下、上記各ステップについて詳細に説明する。
　＜ステップ１＞
　有機材料からなる下地基板上に半導体回路素子を配置するステップでは、半導体回路素子に接着剤を塗布して貼り付け、貼付後に熱処理を行い固定する。
　該接着剤は、有機材料であれば特に限定されないが、下地基板に用いられているものと同じものを用いることが好ましい。例えば、下地基板にポリイミドを用いている場合には、該接着剤としてもポリイミドを用いることが好ましい。また、該接着剤の添加量は、特に限定されないが、例えば、５～３０μｍ程度塗布すればよい。
　また、該熱処理は、該接着剤を固化させる温度で行うことが好ましい。例えば、該接着剤としてもポリイミドを用いる場合には、２００～４００℃程度の熱処理を行い、イミド化を促進して、半導体回路素子を固定することが好ましい。
　＜ステップ２＞
　上記半導体回路素子上に、有機材料からなる第１の絶縁層を配置するステップでは、貼り付けた半導体回路素子、および半導体回路素子を貼り付けていない下地基板の部分を覆って、第１の絶縁層を形成する。
　第１の絶縁層は、有機材料を塗布してから熱処理を行うことにより形成する。該有機材料の添加量は、特に限定されないが、例えば、３０～３００μｍ程度で塗布すればよい。
　また、該熱処理は、該有機材料を固化させる温度で行うことが好ましい。例えば、該有機材料としてもポリイミドを用いる場合には、２００～４００℃程度の熱処理を行い、イミド化を促進して、第１の絶縁層を形成することが好ましい。
　＜ステップ３＞
　上記第１の絶縁層上に、無機材料からなる第２の絶縁層が配置するステップでは、有機材料からなっている第１の絶縁層上に、無機材料からなる第２の絶縁層を形成する。
　その際、例えば、プラズマＣＶＤ法などを用いる。該無機材料の厚さは、特に限定されないが、例えば、３０～３００μｍ程度とすればよい。
　また、プラズマＣＶＤ法を用いる場合の反応ガスは、特に限定されないが、例えば、該無機材料としてシリコン酸化物を用いる場合には〔ＳｉＨ４＋Ｏ２〕系またはＴＥＯＳ（テトラエトキシシラン）系のガスを用い、該無機材料としてシリコン窒化物またはシリコン窒化酸化物を用いる場合には〔ＳｉＨ４＋ＮＨ３〕系、〔ＳｉＨ４＋Ｎ２Ｏ〕系または〔ＳｉＨ４＋ＮＯ〕系のガスを用いる。
　また、プラズマＣＶＤ法を用いる場合の温度は、３００～５００℃程度に制御すればよい。
　＜ステップ４＞
　まず、上記第２の絶縁層にコンタクトホールを形成するステップについて説明する。
　上記第２の絶縁層にコンタクトホールを形成するステップでは、後工程で形成される配線層と半導体回路素子とを電気的に接続するため、第２の絶縁層の所定位置にコンタクトホールを形成する。まず、第２の絶縁層上にレジストを塗布して露光、現像を行う。配線パターンおよびコンタクトホールの微細化を図るには、ガラス基板上に、従来公知のＴＦＴを形成する方法と同様の方法により加工を行い、１０μｍ以下の微細なフォトパターンを形成することできる。
　そして、レジストをマスクにして、プラズマドライエッチングを行うことにより、第２の絶縁層の所定位置にコンタクトホールを形成することができる。
　プラズマドライエッチングの反応性ガスは、特に限定されないが、例えば、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＣｌ４等のハロゲン化炭素が用いられ、エッチング速度の増大、選択比の向上等のため、さらにＯ２、Ｈ２、Ｎ２、Ｈｅ、Ａｒ等を混合することが好ましい。
　また、プラズマドライエッチングを行う場合の圧力は、０．１～１００ｐａ程度に制御すればよく、マイクロ波出力は１００～１０００Ｗ程度に制御すればよい。
　次に、上記第１の絶縁層にコンタクトホールを形成するステップについて説明する。
　上記第１の絶縁層にコンタクトホールを形成するステップでは、第１の絶縁層の所定位置に半導体回路素子に接続するためのコンタクトホールを形成する。
　その際、プラズマドライエッチングにより第１の絶縁層のエッチングを行い、前工程（上記第２の絶縁層にコンタクトホールを形成するステップ）でコンタクトホールが形成された部分以外の第２の絶縁層をマスクとして、半導体回路素子に接続するためのコンタクトホールを形成する。ここで、レジストは、第１の絶縁層のエッチング中に同時に除去される。なお、第２の絶縁層にコンタクトホールを形成した後も第２の絶縁層に覆われている第１の絶縁層層は、第２の絶縁層によって保護されているため、ドライエッチングで消失することはない。
　プラズマドライエッチングの反応性ガスは、特に限定されないが、例えば、Ｏ２系のガスが用いられ、エッチング速度を高めるため、さらに微量のＣＦ４を添加することが好ましい。ここで、Ｏ２系の反応性ガスを用いてプラズマドライエッチングを行うことができるのは、第２の絶縁層は無機材料から形成され、酸素プラズマに対する耐性を有するからである。
　また、プラズマドライエッチングを行う場合の圧力は、０．１～１０ｐａ程度に制御すればよく、マイクロ波出力は１００～１０００Ｗ程度に制御すればよい。
　＜ステップ５＞
　上記第２の絶縁層上に配線層を配置するステップでは、コンタクトホールに導電材料を充填して導電層を形成してから、導電層および第２の絶縁層上に配線層を形成しパターニングする。配線層の形成方法は、特に限定されないが、ＣＶＤ法、スパッタ法などを用いることができる。
　その後、形成された配線層をドライエッチングによってパターニングする。ここで、ドライエッチングによってパターニングすることができるのは、第２の絶縁層は無機材料から形成され、酸素プラズマに対する耐性を有するからである。
　以上のようなステップを経由して製造されたフレキシブル回路基板は、例えばドライエッチングプロセスを適用しても、配線下層の有機膜層に影響を与えることなく、可撓性に優れており、かつ配線加工の微細化を実現することができる。
　以下、具体的な一例として、図２に基づいて、図１におけるフレキシブル回路基板２０の製造フローについて説明する。
　まず、図２の（ａ）に示すように、ディスプレイ用ガラス基板として、無アルカリのガラス基板１０を用意する。ガラス基板１０は、線膨張係数がおよそ４×１０-６／Ｋであり、ガラス転移温度が４００℃以上であって、耐熱性が高いものである。そして、ガラス基板１０上に、ポリイミドを塗布して下地基板２１を形成する。
　下地基板２１となるポリイミド膜層は、例えば、日立化成デュポンマイクロシステムズ社製のＰＩ２６１０を、スピンコートあるいはスリットコート法によりガラス基板上に塗布し、２００～４００℃程度の熱処理を行うことにより、有機溶剤を蒸発させ、イミド化反応を促することで形成される。
　ここで、上記ＰＩ２６１０は、有機溶剤Ｎメチル-２-ピロリドン中にポリイミドの前躯体であるＳ-ビフェニルダイアンハイドライド／フェニレンジアミンの重合体を１０～３０％含有した粘度２．８Ｐａ・Ｓの液体である。また、ＰＩ２６１０の塗布厚みを、３０～３００μｍ程度にする。また、ＰＩ２６１０は、線膨張係数が５×１０－６／Ｋ程度で、ガラス基板１０の線膨張係数とほぼ同等であり、基板の伸び縮みが少なく、かつ基板に追随しやすいというメリットがある。塗布するポリイミドの材料は、後の熱処理工程や基板の熱膨張係数、ポリイミド膜層の透明性など必要に応じて適当な材料を選択することができる。
　そして、図２の（ｂ）に示すように、薄膜化したＬＳＩ等の半導体回路素子２２を、下地基板２１上に搭載して貼りつける。半導体回路素子２２は、厚さが１０～５０μｍ程度で、裏面研磨等により下地基板２１上に貼りつける。より詳しくは、半導体回路素子２２は、貼付前にポリイミドを５～３０μｍ程度塗布して接着剤として貼り付け、貼付後に２００～４００℃程度の熱処理を行い、イミド化を促進して固定する。
　そして、表面を平坦化すると共に絶縁性を確保するため、図２の（ｃ）に示すように、貼り付けた半導体回路素子２２、および半導体回路素子２２を貼り付けていない下地基板２１の部分を覆って、第１の絶縁層（有機膜層）２３を形成する。第１の絶縁層２３は、ポリイミドを厚さが３０～３００μｍ程度で塗布してから、２００～４００℃程度の熱処理でイミド化することで形成する。
　その後、図２の（ｄ）に示すように、ポリイミドなどの有機材料からなっている第１の絶縁層２３上に、無機材料からなり、厚さが３０～３００ｎｍ程度の第２の絶縁層（無機膜層）２４を形成する。第２の絶縁層２４は、例えばシリコン酸化物、シリコン窒化物、シリコン窒化酸化物などを用いて、プラズマＣＶＤ法などにより形成することができる。
　ここで、シリコン酸化物で第２の絶縁層２４を形成する場合は、反応ガスとして〔ＳｉＨ４＋Ｏ２〕系、あるいはＴＥＯＳ（テトラエトキシシラン）系を用い、温度を３００～５００℃程度に制御すればよい。また、シリコン窒化物あるいはシリコン窒化酸化物で第２の絶縁層２４を形成する場合は、反応ガスとして〔ＳｉＨ４＋ＮＨ３〕系、〔ＳｉＨ４＋Ｎ２Ｏ〕系あるいは〔ＳｉＨ４＋ＮＯ〕系を用い、温度を３００～５００℃程度に制御すればよい。
　続いて、後工程で形成される配線層２５と半導体回路素子２２とを電気的に接続するため、第１の絶縁層２３および第２の絶縁層２４の所定位置にコンタクトホール２６を形成する。まず、図２の（ｅ）に示すように、レジスト２７を塗布して露光、現像を行う。微細化を図るには、ガラス基板上にＴＦＴを形成するのと同様の加工を行うことにより、１０μｍ以下の微細なフォトパターンを形成することできる。
　そして、レジスト２７をマスクにして、プラズマドライエッチングにより、図２の（ｆ）に示すように、第２の絶縁層２４の所定位置にコンタクトホール２６を形成する。プラズマドライエッチングの反応性ガスとしてはＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＣｌ４などのハロゲン化炭素が用いられ、エッチング速度の増大、選択比の向上などのため、Ｏ２、Ｈ２、Ｎ２、Ｈｅ、Ａｒなどを混合してもよい。なお、プラズマドライエッチングを行う際、圧力を０．１～１００ｐａ程度に、マイクロ波出力を１００～１０００Ｗ程度にする。
　次に、図２の（ｇ）に示すように、第１の絶縁層２３の所定位置に、半導体回路素子２２に接続するためのコンタクトホールを形成する。Ｏ２系の反応性ガスを用いてプラズマドライエッチングにより第１の絶縁層２３のエッチングを行い、前工程でコンタクトホールが形成された部分以外の第２の絶縁層２４をマスクとして、半導体回路素子２２に接続するためのコンタクトホール２６を形成する。上記のように、第２の絶縁層２４は無機材料から形成され、酸素プラズマに対する耐性を有するので、Ｏ２系の反応性ガスを用いてプラズマドライエッチングを行うことができる。
　ここで、レジスト２７は、第１の絶縁層２３のエッチング中に同時に除去される。なお、図２の（ｆ）に示すように、第２の絶縁層２４にコンタクトホール２６を形成した後も第２の絶縁層２４に覆われている第１の絶縁層２３層は、第２の絶縁層２４によって保護されているため、ドライエッチングで消失することはない。なお、プラズマドライエッチングを行う際、圧力を０．１～１０ｐａ程度に、マイクロ波出力を１００～１０００Ｗ程度にする。また、エッチング速度を高めるため、反応ガスとして微量のＣＦ４を添加してもよい。
　このように、配線層２５と半導体回路素子２２とを電気的に接続するためのコンタクトホールは、ドライエッチングによって形成できて、１０μｍ以下の微細寸法の加工が可能となる。
　その後、図２の（ｈ）に示すように、コンタクトホール２６に導電材料を充填して導電層２６’を形成してから、導電層２６’および第２の絶縁層２４上に配線層２５を形成しパターニングする。配線層２５は、ＣＶＤ法あるいはスパッタ法により形成し、導電材料としては、例えばアルミニウム、モリブテン、タンタル、タングステン、銅などの金属材料を用いることができる。また、ＴｉＮ、Ｔｉなどをバリアメタルとして成膜後、上記配線層を形成してもよい。
　その後、同図に示すように、配線層２５をパターニングする。ここでも、配線層２５の下に第２の絶縁層（無機膜層）２４があるため、ドライエッチングによって配線層２５をパターニングできて、配線層の微細化が可能となる。つまり、１０μｍ以下の微細寸法のパターニングが可能となる。
　ここで、配線層２５を保護するため、図３のように、配線層２５上に、さらに保護層２８を形成してもよい。例えば、スピンコート法あるいはスリットコート法により、ポリイミドを配線層２５上に３０～３００μｍ程度の厚さで塗布し、その後、２００～４００℃程度の熱処理でイミド化して、保護層（有機膜層）２８を形成する。
　最後に、ガラス基板１０の裏面側からレーザー紫外光を照射することで、図４に示すように、ガラス基板１０を下地基板２１から分離する。つまり、ガラス基板１０と接する下地基板２１の表面付近で紫外光を吸収させ、ポリイミドからなる下地基板２１を部分的に分解除去（アブレーション）することによって、ガラス基板１０と下地基板２１とを分離する。これにより、図１に示すようなフレキシブル回路基板２０が製造できる。
　なお、照射する紫外光は、例えば、照射エネルギーが１００～３００ｍＪ／ｃｍ２であるエキシマレーザー（波長３０８ｎｍ）などの、ガラス基板１０を透過し、下地基板２１で吸収できる波長を有する光を選択すればよい。照射時間（パルス幅）は１μｓｅｃ以下と非常に短いため、下地基板２１上に配置された半導体回路素子２２の温度上昇は小さく、悪影響を与えることはない。
　以上のような構成および方法によって、可撓性に富み、微細な配線パターンおよび電気接続コンタクトを有する、高性能な薄膜半導体回路素子を含有したフレキシブル回路基板を提供することが可能となる。
　本発明は、以下のようにも表現できる。
　本発明のフレキシブル回路基板は、上記配線層のパターンおよび上記コンタクトホールの最小寸法が、１μｍ以上、１０μｍ以下の範囲内であることを特徴とする。
　上記構成によれば、従来、数十μｍ程度であった上記最小寸法を、１μｍ以上、１０μｍ以下の範囲内まで微細化することができ、受動素子および半導体回路素子などの高密度実装を実現することができる。
　また、本発明のフレキシブル回路基板は、上記無機材料が、シリコン酸化物、シリコン窒化物またはシリコン窒化酸化物であることを特徴とする。
　上記構成によれば、上記無機材料は高絶縁性およびバリア特性を有し、低温でプラズマ損傷なしに堆積できるので、保護膜として有効である。
　また、本発明のフレキシブル回路基板は、上記有機材料が、ポリイミドであることを特徴とする。
　上記構成によれば、ポリイミドは、耐熱性および絶縁性に優れており、線膨張係数が有機物として非常に低く、基板に使用するガラスやシリコン等に近い。このため、電子回路の絶縁材料とするときに、基板との熱膨張によるひずみを生じにくく、高い精度で配線加工を行うことが可能となる。また、応力による基板の反りなども生じにくいので、生産性も向上する。
　また、本発明のフレキシブル回路基板の製造方法は、上記配線層のパターニングおよびコンタクトホールの形成は、ドライエッチングによって行われることを特徴とする。
　また、本発明のフレキシブル回路基板の製造方法は、上記第１の絶縁層における上記ドライエッチングに、酸素系の反応性ガスを用いることを特徴とする。
　上記構成によれば、ドライエッチングを酸素プラズマを用いて行うことができ、レジストの除去と有機膜層（第１の絶縁層）のコンタクトホールの形成とを同時に行うことができる。
　また、本発明のフレキシブル回路基板の製造方法は、上記第２の絶縁層における上記ドライエッチングに、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＣｌ４のうちの少なくとも１つを含むハロゲン化炭素の反応性ガスを用いることを特徴とする。
　上記構成によれば、フッ素ラジカルや塩素ラジカルが酸化膜や窒化膜中のシリコン（Ｓｉ）と反応し、揮発性の高いＳｉＦ４やＳｉＣＣｌ３等の反応生成物を生成する。これにより、エッチングを効果的に進行させることができる。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、半導体デバイス、液晶や有機ＥＬ等の表示デバイス、ウェアラブルデバイス等に適用が可能である。
　１０　　ガラス基板
　２０　　フレキシブル回路基板
　２１　　下地基板
　２２　　半導体回路素子
　２３　　第１の絶縁層（有機膜層）
　２４　　第２の絶縁層（無機膜層）
　２５　　配線層
　２６　　コンタクトホール
　２６’　導電層
　２７　　レジスト
　２８　　保護層
 

Claims (8)

  1. 　下地基板と、
    　上記下地基板上に配置される半導体回路素子と、
    　上記半導体回路素子上に配置される、有機材料からなる第１の絶縁層と、
    　上記第１の絶縁層上に配置され、かつコンタクトホールを介して上記半導体回路素子と電気的に接続される、導電材料からなる配線層と、
    を備えるフレキシブル回路基板であって、
    　上記第１の絶縁層と上記配線層との間に、無機材料からなる第２の絶縁層が配置されていることを特徴とするフレキシブル回路基板。
  2. 　上記配線層のパターンおよび上記コンタクトホールの最小寸法が、１μｍ以上、１０μｍ以下の範囲内であることを特徴とする請求項１に記載のフレキシブル回路基板。
  3. 　上記無機材料が、シリコン酸化物、シリコン窒化物またはシリコン窒化酸化物であることを特徴とする請求項１または２に記載のフレキシブル回路基板。
  4. 　上記有機材料が、ポリイミドであることを特徴とする請求項１～３のいずれか１項に記載のフレキシブル回路基板。
  5. 　下地基板上に半導体回路素子を配置するステップと、
    　上記半導体回路素子上に、有機材料からなる第１の絶縁層を配置するステップと、
    　上記第１の絶縁層上に、無機材料からなる第２の絶縁層を配置するステップと、
    　上記第１の絶縁層および上記第２の絶縁層に、コンタクトホールを形成するステップと、
    　上記コンタクトホールに導電材を充填して、上記半導体回路素子と電気的に接続するように上記第２の絶縁層上に配線層を配置するステップと、
    を含むことを特徴とするフレキシブル回路基板の製造方法。
  6. 　上記配線層のパターニングおよびコンタクトホールの形成は、ドライエッチングによって行われることを特徴とする請求項５に記載のフレキシブル回路基板の製造方法。
  7. 　上記第１の絶縁層における上記ドライエッチングに、酸素系の反応性ガスを用いることを特徴とする請求項６に記載のフレキシブル回路基板の製造方法。
  8. 　上記第２の絶縁層における上記ドライエッチングに、ＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、ＣＣｌ４のうちの少なくとも１つを含むハロゲン化炭素の反応性ガスを用いることを特徴とする請求項６に記載のフレキシブル回路基板の製造方法。
PCT/JP2010/062719 2009-11-30 2010-07-28 フレキシブル回路基板およびその製造方法 WO2011065062A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/392,247 US20120155038A1 (en) 2009-11-30 2010-07-28 Flexible circuit board and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-272740 2009-11-30
JP2009272740 2009-11-30

Publications (1)

Publication Number Publication Date
WO2011065062A1 true WO2011065062A1 (ja) 2011-06-03

Family

ID=44066166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062719 WO2011065062A1 (ja) 2009-11-30 2010-07-28 フレキシブル回路基板およびその製造方法

Country Status (2)

Country Link
US (1) US20120155038A1 (ja)
WO (1) WO2011065062A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08134669A (ja) * 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング装置および方法
JPH11121908A (ja) * 1997-10-08 1999-04-30 Sumitomo Electric Ind Ltd プリント配線板とその製造方法
JPH11150357A (ja) * 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
JPH11274685A (ja) * 1998-03-24 1999-10-08 Mitsui Chem Inc プリント回路基板の加工方法
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2004186645A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2005026458A (ja) * 2003-07-02 2005-01-27 North:Kk 機能素子内蔵配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08134669A (ja) * 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング装置および方法
JPH11121908A (ja) * 1997-10-08 1999-04-30 Sumitomo Electric Ind Ltd プリント配線板とその製造方法
JPH11150357A (ja) * 1997-11-18 1999-06-02 Nec Corp 層間絶縁膜の形成方法および絶縁膜形成装置
JPH11274685A (ja) * 1998-03-24 1999-10-08 Mitsui Chem Inc プリント回路基板の加工方法
JP2001250888A (ja) * 1999-12-22 2001-09-14 General Electric Co <Ge> フレキシブル基板上の相互接続用金属にダイを位置合せするための装置及び方法並びにそれによって得られた製品
JP2004186645A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2005026458A (ja) * 2003-07-02 2005-01-27 North:Kk 機能素子内蔵配線板

Also Published As

Publication number Publication date
US20120155038A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5313626B2 (ja) 電子部品内蔵基板及びその製造方法
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
US6841849B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
JP4596001B2 (ja) 半導体装置の製造方法
TW200305229A (en) Manufacturing method of semiconductor device
TW201120994A (en) Method for manufacturing a semiconductor device and semiconductor device
US7303942B2 (en) Semiconductor device and method for manufacturing the same
JP4645863B2 (ja) 半導体装置の製造方法
TW202129851A (zh) 貫通電極基板及安裝基板
JP2023179675A (ja) 配線構造体
US7888778B2 (en) Semiconductor device and producing method of the same
WO2011065062A1 (ja) フレキシブル回路基板およびその製造方法
JP2010093273A (ja) 半導体装置の製造方法
JP2010062278A (ja) 半導体装置およびその製造方法
JP2005056985A (ja) 半導体装置の製造方法、半導体装置および電子機器
US9917046B2 (en) Manufacturing method of a circuit board having a glass film
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
JP7464099B2 (ja) 配線基板および配線基板の製造方法
JP2007305622A (ja) 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器
US20230254983A1 (en) Wiring board and method of producing wiring board
JP2005317705A (ja) 半導体装置、配線基板および配線基板の製造方法
JPH09306991A (ja) 配線基板の製造方法
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2663662B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10832909

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13392247

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10832909

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP