JP2007305622A - 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器 - Google Patents

薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2007305622A
JP2007305622A JP2006129323A JP2006129323A JP2007305622A JP 2007305622 A JP2007305622 A JP 2007305622A JP 2006129323 A JP2006129323 A JP 2006129323A JP 2006129323 A JP2006129323 A JP 2006129323A JP 2007305622 A JP2007305622 A JP 2007305622A
Authority
JP
Japan
Prior art keywords
thin film
connection terminal
film element
terminal portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006129323A
Other languages
English (en)
Inventor
Yasuaki Kodaira
泰明 小平
Hirofumi Kurosawa
弘文 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006129323A priority Critical patent/JP2007305622A/ja
Publication of JP2007305622A publication Critical patent/JP2007305622A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】接続配線の短絡を防止して、接続信頼性を向上させることができる薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに当該薄膜回路装置を備えた電子機器を提供する。
【解決手段】本実施形態に係る薄膜素子１０ａは、接続端子部１３を有し、接続配線を介して外部と接続端子部とが電気的に接続される薄膜素子１０ａであって、接続端子部１３から素子端部まで、接続配線の一部を収容する溝１４が設けられている。
【選択図】図３

Description

本発明は、薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器に関し、例えば、インクジェット法を用いて接続配線が形成される薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器に関する。
半導体素子等の薄膜素子は、回路基板上に搭載されて、薄膜回路装置として使用される。薄膜素子の基板としては、単結晶シリコンウェハ、石英ガラス基板、耐熱ガラス基板、樹脂フィルムなどが用いられ、薄膜回路装置の性能や機能に応じて適切な材質が選択される。回路基板も同様にその用途により選択される。回路基板として、薄く、可撓性を有する樹脂フィルムを用いることは、軽量で柔軟性を備えた薄膜回路装置を提供できる点で非常に有用である。
回路基板上には配線部が設けられている。薄膜素子側にも接続端子部が設けられており、薄膜素子の接続端子部と、回路基板の配線部とが電気的に接続される。薄膜素子と回路基板とを電気的に接続させる方法としては、従来、ワイヤボンディング法が使用されていた。
しかしながら、ワイヤボンディング法では、高い温度および圧力が局所的に回路基板の配線部および薄膜素子の接続端子部にかかる。薄膜素子の基板や、回路基板として可撓性を有する樹脂フィルムを採用した場合には、ワイヤボンディング時の熱および圧力により、基板の軟化や、局所的な変形が生じるおそれがある。
これを防止するため、近年、インクジェットまたはディスペンサを用いて接続配線を形成する技術が開発されている（特許文献１参照）。インクジェット等を用いた技術では、流動性の導電性材料を吐出することにより接続配線を描いた後に、当該導電性材料を固化させることにより、接続配線が形成される。このため、薄膜素子や回路基板に高い温度や圧力がかからなくなり、上記の不具合を解消することができる。
特開２００４−２８１５３９号公報
しかしながら、インクジェット等を用いた場合には、インクジェットにより吐出された導電性材料が左右に広がってしまう。この結果、隣接する接続配線同士が接触し、ショートするという問題があった。
本発明は上記の事情に鑑みてなされたものであり、その目的は、接続配線の短絡を防止して、接続信頼性を向上させることができる薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに当該薄膜回路装置を備えた電子機器を提供することにある。
上記の目的を達成するため、本発明は、接続端子部を有し、接続配線を介して外部と前記接続端子部とが電気的に接続される薄膜素子であって、前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝が設けられている。
上記の本発明では、接続端子部から素子端部まで、接続配線の一部を収容する溝が設けられていることから、接続配線が左右に広がることが抑制される。この結果、接続配線同士の短絡を防止することができる。
前記溝の底部に、前記接続配線の密着性を向上させる金属膜が形成されていることが好ましい。これにより、薄膜素子への接続配線の密着性を向上させることができる。
前記金属膜は、前記素子端部に対して所定間隔を空けて形成されていることが好ましい。複数の薄膜素子が形成された大型基板を切断することにより、個々の薄膜素子に分割される。ここで、素子端部は切断部となることから、素子端部から離れて金属膜を形成することにより、切断による金属膜の破壊を防止することができる。
前記薄膜素子は、可撓性基板と、前記可撓性基板上に薄膜が積層されて形成され、前記接続端子部を備える薄膜回路層と、を有することが好ましい。これにより、軽量で柔軟性を備えた薄膜素子を有する薄膜回路装置が得られる。
上記の目的を達成するため、本発明の薄膜回路装置は、配線部を有する回路基板と、前記回路基板上に搭載された、接続端子部を有する薄膜素子と、前記薄膜素子の前記接続端子部と前記回路基板の前記配線部とを接続する接続配線と、を有し、前記薄膜素子には、前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝が設けられている。
上記の本発明では、接続端子部から素子端部まで、接続配線の一部を収容する溝が設けられていることから、接続配線が左右に広がることが抑制される。この結果、接続配線同士の短絡を防止することができ、薄膜素子と回路基板との接続信頼性が向上した薄膜回路装置を実現することができる。
前記薄膜素子の周囲に、前記薄膜素子の表面と、前記回路基板の表面との間の段差を低くする絶縁性の傾斜部が設けられていることが好ましい。薄膜素子の表面と、回路基板の表面との間の段差を解消する傾斜部が設けられていることにより、薄膜素子および回路基板上に形成される接続配線の断線を防止することができる。
前記回路基板は、可撓性基板であることが好ましい。これにより、軽量で柔軟性を備えた薄膜回路装置が得られる。
上記の目的を達成するため、本発明は、上記した薄膜回路装置を有する電子機器を提供するものである。本発明の薄膜回路装置を有することにより、接続信頼性が向上した電子機器を実現することができる。
上記の目的を達成するため、本発明は、接続端子部を有し、接続配線を介して外部と前記接続端子部とが電気的に接続される薄膜素子の製造方法であって、前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝を形成する工程を有する。
上記の本発明では、接続端子部から素子端部まで、接続配線の一部を収容する溝が設けることにより、その後に形成される接続配線が左右に広がることが抑制される。この結果、接続配線同士の短絡を防止できる薄膜素子を製造することができる。
上記の目的を達成するため、本発明の薄膜回路装置の製造方法は、接続端子部と、前記接続端子部から素子端部まで設けられた溝とを有する薄膜素子を形成する工程と、配線部を備えた回路基板上に、前記薄膜素子を搭載する工程と、前記薄膜素子および前記回路基板上に、前記薄膜素子の前記接続端子部と前記回路基板の前記配線部とを繋ぐ接続配線を前記溝に沿って形成する工程と、を有する。
上記の本発明では、接続端子部から素子端部まで、接続配線の一部を収容する溝を設けることから、その後に形成される接続配線が左右に広がることが抑制される。この結果、接続配線同士の短絡を防止することができ、薄膜素子と回路基板との接続信頼性が向上した薄膜回路装置を製造することができる。
前記接続配線を形成する工程において、前記溝に沿うように、前記薄膜素子および前記回路基板上に流動性の導電性材料を供給し、当該導電性材料を固化させて、前記接続配線を形成することが好ましい。流動性の導電性材料を用いて接続配線を形成する場合に、溝による効果が顕著となる。
上記の目的を達成するため、本発明の薄膜回路装置の製造方法は、製造元基板上に、第１剥離層を形成する工程と、前記第１剥離層上に薄膜を積層させて、接続端子部と、前記接続端子部から素子端部まで設けられた溝とを有する薄膜回路層を形成する工程と、前記薄膜回路層上に、第２剥離層を介して仮転写基板を固定する工程と、前記第１剥離層を境界として、前記薄膜回路層から前記製造元基板を分離する工程と、前記薄膜回路層に、接着層を介して可撓性基板を固定する工程と、前記第２剥離層を境界として、前記薄膜回路層から前記仮転写基板を分離して、前記可撓性基板上に前記薄膜回路層が転写された薄膜素子を形成する工程と、配線部が設けられた回路基板上に、前記薄膜素子を搭載する工程と、前記薄膜素子の前記接続端子部と、前記回路基板の配線部とを接続する接続配線を前記溝に沿って形成する工程と、を有する。
上記の本発明では、可撓性基板上に薄膜回路層が転写された薄膜素子が形成される。この薄膜素子に、接続端子部から素子端部まで、接続配線の一部が収容される溝を設けていることから、その後に形成される接続配線が左右に広がることが抑制される。この結果、流動性の導電性材料を用いて接続配線を形成した場合に、接続配線同士の短絡を防止することができる。流動性の導電性材料を用いることにより、薄膜素子の可撓性基板に高い熱や圧力が加わらないため、基板の変形を抑制することができる。本発明によれば、可撓性基板を備える薄膜素子を用いた場合において、当該薄膜素子と回路基板との接続信頼性が向上した薄膜回路装置を製造することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。図１は、薄膜素子と回路基板を示す斜視図である。
図１に示すように、薄膜素子１０ａの一方側の面には、複数の接続端子部１３が形成されている。薄膜素子１０ａとは、半導体層等の所定の機能を実現するための薄膜が積層された構造体をいい、例えば薄膜回路層や微細構造体を含む。薄膜素子１０ａは、通常のＩＣチップの他、電気光学素子であってもよい。電気光学素子とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子であり、自ら発光するものと外部からの光の通過を制御するものの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。
回路基板１の一方側の面には、配線部２が形成されている。配線部２は、例えば銅により形成される。回路基板１の材料に限定はない。例えば、回路基板１として、薄く、可撓性を有する樹脂フィルムを用いることができる。
図２は、本実施形態に係る薄膜回路装置の製造方法を説明するための図である。
図２（ａ）に示すように、回路基板１上に薄膜素子１０ａを搭載する。接続端子部１３の形成面の裏面を回路基板１へ向けて、薄膜素子１０ａを回路基板１に搭載する。薄膜素子１０ａと回路基板１との間に接着剤を介在させてもよい。
図２（ｂ）に示すように、薄膜素子１０ａの周囲に、絶縁性材料からなる傾斜部３を形成する。傾斜部３は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ：benzocyclobutene)、ポリベンゾオキサゾール（ＰＢＯ：polybenzoxazole)等の樹脂で形成してもよい。傾斜部３は、液状樹脂をポッティングにより形成してもよいし、ドライフィルムを固着することにより形成してもよい。傾斜部３は、薄膜素子１０ａから外方向に下がる傾斜面を有するように形成する。これにより、薄膜素子１０ａの表面と、回路基板１の表面との間の段差が解消され、後に形成する接続配線の断線を防止することができる。
図２（ｃ）に示すように、薄膜素子１０ａの表面、傾斜部３および回路基板１の表面上に、薄膜素子１０ａの接続端子部１３と、回路基板１の配線部２とを接続する接続配線４を形成する。接続配線４は、接続端子部１３から傾斜部３を通って配線部２上に至るように形成する。例えば、薄膜素子１０ａの表面、傾斜部３、回路基板１の表面上に流動性の導電性材料を吐出して、当該導電性材料の固化処理を行うことにより、接続配線４を形成する。
導電性材料は、例えば、ＲｕＯ2、ＩｒＯ2、ＯｓＯ2、ＭｏＯ2、ＲｅＯ2、ＷＯ2、ＹＢａ2Ｃｕ3Ｏ7-x、Ｐｔ、Ａｕ、Ａｇ、Ｉｎ、Ｉｎ−Ｇａ合金、Ｇａ、半田等の金属を溶媒に分散して構成される。溶媒としては、ブチルカルビトールアセテート、３−ジメチル−２−イミタゾリジン、ＢＭＡ等が挙げられる。導電性材料として、Ｉｎ−Ｇａ、Ｉｎ、半田等の低融点金属を加熱等によって溶融させた状態で用いてもよい。
次いで、所望の電気的特性を得るために導電性材料の固化処理を行う。導電性材料が金属の微粒子を含んでいる場合、インクジェットから吐出される導電性材料には溶媒中に微粒子が散在している。この導電性材料から溶媒を蒸発させることで導電性を得るが、より高い信頼性を得るためには金属の融点以上に加熱する。この処理により、溶媒が蒸発するのに加えて、金属が溶解し微粒子が互いに一本化する。
以上により、薄膜素子１０ａの接続端子部１３と、回路基板１の配線部２とが、接続配線４を介して電気的に接続される。これにより、薄膜回路装置５が製造される。薄膜回路装置５とは、１つ以上の薄膜素子１０ａを回路基板１に搭載することにより、所望の機能を実現するようにした装置をいう。なお、回路基板１上には、薄膜素子１０ａ以外の他の素子が搭載されてもよい。
上記の接続配線４の形成工程において、導電性材料が流動すると、接続配線４同士が接触するおそれがある。これを解消するための、本実施形態に係る薄膜素子１０ａの詳細な構成について説明する。図３（ａ）〜（ｃ）は、薄膜素子１０ａの１つの接続端子部１３付近の拡大斜視図である。図３（ａ）は比較例を示し、図３（ｂ）、（ｃ）は本実施形態例を示している。
図３（ａ）に示すように、従来の薄膜素子１０ａは、製造元基板１１と、製造元基板１１上に形成された薄膜回路層１２とを有する。薄膜回路層１２は、複数の薄膜が積層されて形成される。これにより、薄膜回路層１２中に、トランジスタや、ＴＦＴ（薄膜トランジスタ）が形成されている。薄膜素子１０ａがＩＣチップの場合には、製造元基板１１は、例えば、単結晶シリコンウェハからなる。
薄膜回路層１２の表面には、導電性の接続端子部１３が露出している。接続端子部１３は、薄膜回路層１２の表面よりも低い位置に形成されている。従来、比較例に示すように、接続端子部１３の周囲は平坦となっていた。このため、接続配線４のピッチが短い場合には、接続配線４となる導電性材料が流動することにより接続配線４のショートのおそれがある。
これに対して、本実施形態では、図３（ｂ）に示すように、接続端子部１３から薄膜素子１０ａの端部（外縁）にかけて、接続配線４を構成する導電性材料の一部が流れ込む溝１４が薄膜回路層１２に設けられている。溝１４の幅は、接続端子部１３の幅以下に設定される。溝１４の深さは、接続端子部１３と同等か、接続端子部１３よりも浅く形成されている。ただし、溝１４の幅や深さに特に限定はない。
図３（ｂ）に示す溝１４に沿って接続配線４が形成される。このため、流動性の導電性材料は溝１４に流れ込むことから、導電性材料が左右に広がることを抑制することができる。この結果、接続配線４のショートを防止することができる。特に、接続配線４が溝１４に収まるように、溝１４の幅を設定することにより、接続配線４が左右に広がることを最も効果的に防止することができる。ただし、溝１４の幅が、接続配線４の幅よりも狭くとも、導電性材料が左右に流動することを抑制する効果をもつ。
図３（ｃ）に示すように、溝１４の底部に金属膜１７を形成してもよい。溝１４の底部に金属膜１７を形成することにより、薄膜素子１０と接続配線４との接着性（密着性）を向上させることができる。この結果、高い接続信頼性を確保することができる。
金属膜１７は、薄膜素子１０ａの端部（素子端部）から離れていることが好ましい。薄膜素子１０ａは、通常、大型基板上に複数形成され、当該大型基板を切断することにより複数の薄膜素子１０ａに分割される。この金属膜１７は、大型基板の切断前に形成される。このため、金属膜１７が素子端部と離れていない場合、すなわち金属膜１７が大型基板のダイシングライン上に形成されている場合には、大型基板を切断する際に金属膜１７、およびこれに接続する接続端子部１３が破壊するおそれがある。これを防止するため、ダイシングラインとなる素子端部から離して金属膜１７を形成することが好ましい。
以上説明したように、本実施形態に係る薄膜素子１０ａによれば、薄膜素子１０ａの表面において接続配線４が左右に広がることを抑制することができる。この結果、薄膜素子１０ａ上での接続配線４のショートの発生を抑制することができ、薄膜素子１０ａと回路基板１との接続信頼性を向上させることができる。本実施形態に係る薄膜回路装置５によれば、薄膜素子１０ａと回路基板１との接続信頼性を向上させることができる。
（電気光学素子の例）
次に、薄膜素子１０ｂとして、液晶素子等の電気光学素子を用いた例について説明する。なお、以下の説明は、液晶素子以外の他の電気光学素子にも適用される。図４（ａ）は電気光学素子からなる薄膜素子１０ｂの一例を示す斜視図であり、図４（ｂ）は図４（ａ）の１つの接続端子部の拡大平面図である。
図４に示すように、薄膜素子１０ｂの中央部には、回路部１５が形成されている。回路部１５は、複数の画素が形成された画素部と、画素部の周囲に設けられた垂直ドライバおよび水平ドライバにより構成されている。回路部１５には、複数の薄膜トランジスタが形成されている。
薄膜素子１０ｂの周囲の一部分に、複数の接続端子部１３が形成されている。接続端子部１３から素子端部１０Ｅまで、溝１４が形成されている。溝１４の幅は、接続端子部１３の幅と同等以下に設定される。
図５（ａ）は、図４（ｂ）の画素部１５の断面および接続端子部１３のＡ−Ａ’断面を示す図であり、図４（ｂ）は接続端子部１３のＢ−Ｂ’断面を示す図である。図面の簡略化のため、図５（ａ）において、回路部１５には１つの薄膜トランジスタのみを図解している。
製造元基板１１上に、薄膜回路層１２が形成されている。薄膜回路層１２は、複数の薄膜が積層されて形成されており、薄膜トランジスタや、接続端子部１３が形成されている。以下、薄膜回路層１２の層構成の一例について説明する。
例えば、石英ガラス基板、耐熱ガラス基板からなる製造元基板１１上には、酸化シリコンからなる絶縁膜２１が形成されている。回路部１５において、絶縁膜２１上には半導体層２２が形成されている。半導体層２２は、薄膜トランジスタの活性層となる。
半導体層２２を被覆して全面に、例えば酸化シリコンからなるゲート絶縁膜２３が形成されている。半導体層２２上には、ゲート絶縁膜２３を介してゲート電極２４ａが形成されている。ゲート電極２４ａは、例えばポリシリコン、あるいは金属材料からなる。接続端子部１３および溝１４内には、ゲート絶縁膜２３上に電極２４ｂが形成されている。ゲート電極２４ａと電極２４ｂは、同時に形成される。
ゲート電極２４ａおよび電極２４ｂを被覆して全面に、例えば酸化シリコンからなる層間絶縁膜２５が形成されている。回路部１５において、層間絶縁膜２５には、２つのソース・ドレイン電極２６ａに達する開口部が形成されている。また、層間絶縁膜２５には、接続端子部１３および溝１４の位置に開口部が形成されている。回路部１５において、層間絶縁膜２５上には、ソース・ドレイン電極２６ａが形成されている。１つの半導体層２２に対して、ゲート電極２４ａの両側に２つのソース・ドレイン電極２６ａが接続されている。接続端子部１３および溝１４の領域には、電極２６ｂが形成されている。ソース・ドレイン電極２６ａと電極２６ｂは、同一の材料からなる。
ソース・ドレイン電極２６ａおよび電極２６ｂを被覆して全面に、第１保護層２７が形成されている。第１保護層２７は、酸化シリコン等の無機膜であっても樹脂等の有機膜であってもよい。回路部１５において、第１保護層２７には、１つのソース・ドレイン電極２６ａに達する開口部が形成されている。また、第１保護層２７には、接続端子部１３および溝１４の位置に開口部が形成されている。
回路部１５において、第１保護層２７上には透明導電膜２８ａが形成されており、透明導電膜２８ａと１つのソース・ドレイン電極２６ａが接続されている。透明導電膜２８ａは、例えばＩＴＯ（Indium Tin Oxide）からなる。透明導電膜２８ａのＩＴＯを利用して、接続端子部１３が形成されている。接続端子部１３は、その下層の電極２６ｂ、２４ｂを介して回路部１５に接続されている。なお、図５（ａ）では、接続端子部１３は現れないことから、接続端子部１３を点線で示している。
本実施形態では、接続端子部１３に連通する溝１４が設けられている。溝１４は、第１保護層２７に形成される。本例では、溝１４の底部に、金属膜１７として（図３参照）、電極２６ｂおよび電極２４ｂを残している。溝１４の底部に金属膜を残しておくことにより、後に形成する接続配線４の密着性を向上させることができる。ここで、電極２６ｂおよび電極２４ｂは、素子端部１０Ｅからは一定距離だけ離れて形成されている。
次に、上記の薄膜素子の製造方法の一例について、図６を参照して説明する。
図６（ａ）に示すように、製造元基板１１上に、薄膜の形成、パターン加工を繰り返すことにより、薄膜回路層１２を形成する。これにより、回路部１５と、接続端子部１３をもつ薄膜回路層１２が形成される。
続いて、薄膜回路層１２上に、マスク層３０を形成する。マスク層３０は、例えば、溝のパターンをもつレジストパターンからなる。
図６（ｂ）に示すように、マスク層３０を用いて薄膜回路層１２の最表層、すなわち第１保護層２７をエッチングする。これにより、第１保護層２７に接続端子部１３に連通する溝１４が形成される。
図６（ｃ）に示すように、薄膜素子１０ｂが回路基板１に搭載された後に、溝１４内には、接続配線４が形成される。このように、本実施形態に係る薄膜素子によっても、接続配線４の左右への広がりを抑制することができ、接続配線４のショートを防止することができる。
なお、上記の実施例では、接続端子部１３を形成した後に、溝１４を設ける例について説明したが、接続端子部１３を露出させる開口部と、溝１４とを同時に形成してもよい。
（溝の他の例）
溝の他の構成例について、図７を参照して説明する。
図７（ａ）に示すように、製造元基板１１上に、薄膜の形成、パターン加工を繰り返すことにより、薄膜回路層１２を形成する。これにより、回路部１５と、接続端子部１３をもつ薄膜回路層１２が形成される。本例では、第１保護層２７に溝は形成しない。
続いて、第１保護層２７上に第２保護層２９を形成する。そして、レジストマスクを用いて第２保護層２９をエッチングすることにより、第２保護層２９に溝１４ａと、透明導電膜２８ａを露出させる開口部を形成する。本例では、接続端子部１３よりも高い位置に溝１４ａが形成される。
図７（ｂ）に示すように、薄膜素子１０ｂが回路基板１に搭載された後に、溝１４ａ内に、接続配線４が形成される。このように、第２保護層２９を追加し、この第２保護層２９に溝１４を形成することによっても、接続配線４の左右への広がりを抑制することができ、接続配線４のショートを防止することができる。
（溝の他の例）
溝の他の構成例について、図８を参照して説明する。
図８（ａ）に示すように、製造元基板１１上に、薄膜の形成、パターン加工を繰り返すことにより、薄膜回路層１２を形成する。これにより、回路部１５と、接続端子部１３をもつ薄膜回路層１２が形成される。
続いて、第１保護層２７上にマスク層３０を形成する。マスク層３０は、例えば、断面がＶ字型の溝のパターンをもつレジストパターンからなる。レジストへの露光量を調整することにより、Ｖ字型の溝のパターンが得られる。
図８（ｂ）に示すように、マスク層３０を用いて薄膜回路層１２の最表層、すなわち第１保護層２７をエッチングする。これにより、第１保護層２７に接続端子部１３に連通するＶ字型の溝１４ｂが形成される。その後、マスク層３０を除去する。なお、Ｖ字型の溝１４ｂは、ダイシング、レーザー等の手法により形成することもできる。
図８（ｃ）に示すように、薄膜素子１０ｂが回路基板１に搭載された後に、溝１４ｂに沿って接続配線４が形成される。本例では、溝１４ｂの幅が接続配線４の幅に比べて狭いが、接続配線４の左右への広がりを抑制する効果を十分奏する。
なお、Ｖ字型の溝１４ｂを採用する場合には、１つの接続端子部１３に対して複数の溝１４ｂを配置してもよい。この場合には、各溝１４ｂは、接続配線４の幅方向の端部に相当する位置に設ける。これにより、接続配線４の左右への広がりを効果的に抑制することができる。
（溝の他の例）
溝の他の構成例について、図９を参照して説明する。
図９（ａ）に示すように、製造元基板１１上に、薄膜の形成、パターン加工を繰り返すことにより、薄膜回路層１２を形成する。これにより、回路部１５と、接続端子部１３をもつ薄膜回路層１２が形成される。
続いて、第１保護層２７上にマスク層３０を形成する。マスク層３０は、例えば、溝のパターンをもつレジストパターンからなる。
図９（ｂ）に示すように、マスク層３０を用いて薄膜回路層１２の最表層、すなわち第１保護層２７をエッチングする。これにより、第１保護層２７に接続端子部１３に連通する溝１４ｃが形成される。例えば、第１保護層２７を等方性エッチングすることにより、溝１４ｃの断面が丸型となる。等方性エッチングとしては、ドライエッチング、ウェットエッチングのいずれを用いてもよい。その後、図９（ｃ）に示すように、マスク層３０を除去する。
図９（ｄ）に示すように、薄膜素子１０ｂが回路基板１に搭載された後に、溝１４ｃに沿って接続配線４が形成される。断面が丸型の溝１４ｃであっても、接続配線４の左右への広がりを抑制する効果を十分奏する。
なお、丸型の溝１４ｃを採用する場合には、１つの接続端子部１３に対して複数の溝１４ｃを配置してもよい。この場合には、各溝１４ｃは、接続配線４の幅方向の端部に相当する位置に設ける。これにより、接続配線４の左右への広がりを効果的に抑制することができる。
（可撓性基板への薄膜素子の転写方法）
可撓性を有する基板上に薄膜回路層を有する薄膜素子の製造方法について説明する。薄膜回路層の製造では、高温プロセスや、厳密な加工精度が要求されるため、耐熱性や形状安定性に優れ、薄膜素子の製造に適した製造元基板が使用される。この条件を満たす製造元基板としては、フレキシブル基板（可撓性基板）ではなく、石英ガラスや耐熱ガラスが用いられる。このため、薄膜素子の薄膜回路層を、製造元基板から、例えばフレキシブル基板に転写することにより、軽量で耐衝撃性に優れ、可撓性を有する薄膜素子が製造される。この製造方法の一例について、図１０および図１１を参照して説明する。
図１０（ａ）に示すように、製造元基板１１上に第１の剥離層１６を形成し、第１の剥離層１６上に薄膜回路層１２を形成する。
製造元基板１１としては、例えば、１０００℃程度に耐える石英ガラスなどの透光性耐熱基板を用いる。製造元基板１１には、石英ガラスの他、ソーダガラス、コーニング７０５９（商品名）、日本電気硝子ＯＡ−２（商品名）等の耐熱性ガラス等を使用可能である。製造元基板１１の厚さには大きな制限要素はないが、０．１ｍｍ〜１．１ｍｍ程度であることが好ましい。製造元基板１１の厚さが薄すぎると強度の低下を招き、逆に厚すぎると製造元基板１１の透過率が低い場合に照射光の減衰を招く。ただし、製造元基板１１の照射光の透過率が高い場合には、上記上限値を超えてその厚みを厚くすることができる。
第１の剥離層１６は、後の工程で照射される光を吸収し、その層内あるいは界面においては剥離を生じるような性質を有するものであり、好ましくは、光の照射により、第１の剥離層１６を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわちアブレーションが生じて層内剥離あるいは界面剥離に至るものがよい。
さらに、光の照射により、第１の剥離層１６から気体が放出され、分離効果が発現される場合もある。すなわち、第１の剥離層１６に含有されていた成分が気体となって放出される場合と、第１の剥離層１６が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
このような第１の剥離層１６としては、例えばアモルファスシリコンが挙げられる。また、第１の剥離層１６は多層膜から構成されていてもよい。多層膜は、例えばアモルファスシリコン膜とその上に形成されたＡｌ等の金属膜からなるものとすることができる。その他、上記性質を有するセラミックス、金属、有機高分子材料などを用いることも可能である。
第１の剥離層１６の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ、スパッタリング等の各種気相成膜法、各種めっき法、スピンコート等の塗布法、各種印刷法、転写法、インクジェットコーティング法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
薄膜回路層１２については、上記した通りである。本実施形態では、接続端子部１３の周囲に、溝１４を備えた薄膜回路層１２を形成する。
次に、図１０（ｂ）に示すように、薄膜回路層１２上に、仮接着層４３を形成する。続いて、仮接着層４３上に、第２の剥離層４４を表面に形成した仮転写基板４５を張り合わせる。
仮接着層４３の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。また、仮接着層４３は、粘着シートのようなものでもよい。
仮接着層４３は、光照射または加熱を施されることにより、仮接着層４３の接着力が著しく減少または消失することが好ましい。または、仮接着層４３は、水溶性接着剤であってもよい。水溶性接着剤を使用した場合には、水中に浸すことにより仮接着層４３のみを溶解させることができる。
仮転写基板４５は、薄膜回路層１２の形成後に接合されるものであるので、薄膜回路層１２の製造時のプロセス温度などに対する制約はなく、常温で保型性があればよい。ここでは、後の工程で光照射を行うことから、例えばガラス基板、合成樹脂などの透光性材料から構成されているものを用いる。第２の剥離層４４としては、第１の剥離層１６と同様のものが用いられる。
次に、図１０（ｃ）に示すように、製造元基板１１の裏面側から照射光５１を照射する。この照射光５１は、製造元基板１１を透過し、第１の剥離層１６に照射される。これにより、第１の剥離層１６に層内剥離あるいは界面剥離が生じる。第１の剥離層１６の層内剥離あるいは界面剥離が生じる原理は、第１の剥離層１６の構成材料にアブレーションが生じること、また、第１の剥離層１６に含まれるガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであると推定される。
ここで、アブレーションとは、照射光５１を吸収した固定材料（第１の剥離層１６の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、第１の剥離層１６の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
照射光５１の光源としては、例えば、Ｘ線、紫外線、可視光、赤外線、レーザ光、ミリ波、マイクロ波、電子線、放射線等のいかなるものであってもよい。このような中でも、アブレーションを生じさせやすいという観点から、レーザ光が好適に用いられる。レーザ光の種類は、気体レーザ、固体レーザ（半導体レーザ）等のいずれでもよく、中でも、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好ましく、さらにエキシマレーザが好ましい。
次に、図１０（ｄ）に示すように、薄膜回路層１２から製造元基板１１を分離する。例えば、製造元基板１１と仮転写基板４５に、双方を離間させる方向に力を加えることによって、薄膜回路層１２から製造元基板１１を取り外す。
なお、図１０（ｄ）においては、第１の剥離層１６が製造元基板１１側に付着する場合を示したが、第１の剥離層１６内または第１の剥離層１６と製造元基板１１との間で剥離が生じる場合もある。この場合には、薄膜回路層１２に第１の剥離層１６が付着して残るが、この薄膜回路層１２に付着した第１の剥離層１６は、洗浄、エッチング、アッシング等により除去することが可能である。
次に、図１１（ａ）に示すように、薄膜回路層１２に、接着層４１を介して最終転写基板４０を接合する。接着層４１としては、永久接着剤が用いられ、その好適な例としては、反応硬化型接着剤、熱硬化型接着剤、光硬化型接着剤（例：紫外線硬化型接着剤）、嫌気硬化型接着剤が挙げられる。接着剤の組成は、エポキシ系、アクリレート系、シリコーン系のいずれであってもよい。最終転写基板４０としては、例えば、可撓性基板を用いる。
次に、図１１（ｂ）に示すように、仮転写基板４５側から照射光５２を照射する。この照射光５２は、仮転写基板４５を透過し、第２の剥離層４４に照射される。これにより、第２の剥離層４４に層内剥離あるいは界面剥離が生じる。
次に、図１１（ｃ）に示すように、薄膜回路層１２から仮転写基板４５を分離する。例えば、仮転写基板４５と最終転写基板４０に、双方を離間させる方向に力を加えることによって、薄膜回路層１２から仮転写基板４５を取り外す。
次に、図１１（ｄ）に示すように、仮接着層４３を除去する。仮接着層４３が水溶性接着剤から構成される場合には、水洗等により除去することが可能である。また、仮接着層４３を洗い流すことにより、仮転写基板４５を分離することが可能である。
なお、仮接着層４３が、例えば、光照射等により分解可能な接着剤から構成されている場合には、適当な光を照射することにより仮接着層４３を除去することが可能となる。
以上のようにして、可撓性を有する最終転写基板４０上に薄膜回路層１２を備える薄膜素子が製造される。図１に示すように、この薄膜素子１０ｃが回路基板１上に搭載されて、電気的接続がなされることにより、薄膜回路装置となる。
本実施形態によれば、可撓性を有する基板を備える薄膜素子を、回路基板１上に搭載する際に、インクジェットやディスペンサ等を採用することにより、薄膜素子の基板の変形を抑制することができる。また、インクジェット等を用いた際に、導電性材料が左右に広がることを防止できることから、回路基板１と薄膜素子１０ｃとの接続信頼性を向上させることができる。
（電子機器）
薄膜回路装置が電気光学装置からなる場合には、当該電気光学装置は、電子機器に好適に用いられる。図１２および図１３は、電気光学装置を適用可能な各種電子機器の例を示す図である。
図１２（ａ）は携帯電話への適用例である。携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本実施形態に係る電気光学装置１００を備えている。本実施形態の電気光学装置は、表示部として利用可能である。
図１２（ｂ）は、ビデオカメラへの適用例である。ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、および本実施形態に係る電気光学装置１００を備えている。本実施形態の電気光学装置は、ファインダや表示部として利用可能である。
図１２（ｃ）は、携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例である。当該コンピュータ２５０は、カメラ部２５１、操作部２５２、および本実施形態に係る電気光学装置１００を備えている。本実施形態に係る電気光学装置は、表示部として利用可能である。
図１２（ｄ）は、ヘッドマウントディスプレイへの適用例である。ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２および本実施形態に係る電気光学装置１００を備えている。本実施形態に係る電気光学装置は、画像表示源として利用可能である。
図１３（ａ）は、テレビジョンへの適用例であり、当該テレビジョン３００は、本実施形態に係る電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本実施形態に係る電気光学装置を適用し得る。
図１３（ｂ）は、ロールアップ式テレビジョンへの適用例である。当該ロールアップ式テレビジョン３１０は、本実施形態に係る電気光学装置１００を備えている。
本発明は、上記の実施形態の説明に限定されない。
本実施形態に係る電子機器は、上述した例に限られない。例えば、電子機器として、これらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイが挙げられる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
薄膜素子と回路基板を示す斜視図である。 回路基板への薄膜素子の実装工程を示す図である。 薄膜素子の接続端子部の拡大図であり、（ａ）は比較例、（ｂ）は実施形態の一例、（ｃ）は実施形態の他の例を示す。 （ａ）薄膜素子として電気光学素子の一例を示す斜視図であり、（ｂ）は１つの接続端子部の拡大平面図である。 （ａ）は図４の画素部の断面および接続端子部のＡ−Ａ’断面を示す図、（ｂ）は図４のＢ−Ｂ’断面を示す図である。 溝の一例を説明するための図である。 溝の他の例を説明するための図である。 溝の他の例を説明するための図である。 溝の他の例を説明するための図である。 薄膜素子の転写方法を説明するための工程断面図である。 薄膜素子の転写方法を説明するための工程断面図である。 本実施形態に係る電子機器の一例を示す図である。 本実施形態に係る電子機器の一例を示す図である。
符号の説明
１…回路基板、２…配線部、３…傾斜部、４…接続配線、５…薄膜回路装置、１０ａ，１０ｂ，１０ｃ，１０ｄ…薄膜素子、１０Ｅ…素子端部、１１…製造元基板、１２…薄膜回路層、１３…接続端子部、１４，１４ａ，１４ｂ，１４ｃ…溝、１５…回路部、１６…第１の剥離層、１７…金属膜、２１…絶縁膜、２２…半導体層、２３…ゲート絶縁膜、２４ａ…ゲート電極、２４ｂ…電極、２５…層間絶縁膜、２６ａ…ソース・ドレイン電極、２６ｂ…電極、２７…第１保護層、２８ａ…透明導電膜、２９…第２保護層、３０…マスク層、４０…最終転写基板、４１…接着層、４３…仮接着層、４４…第２の剥離層、４５…仮転写基板、５１…照射光、５２…照射光

Claims (12)

  1. 接続端子部を有し、接続配線を介して外部と前記接続端子部とが電気的に接続される薄膜素子であって、
    前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝が設けられている、
    薄膜素子。
  2. 前記溝の底部に、前記接続配線の密着性を向上させる金属膜が形成されている、
    請求項１記載の薄膜素子。
  3. 前記金属膜は、前記素子端部に対して所定間隔を空けて形成されている、
    請求項１記載の薄膜素子。
  4. 前記薄膜素子は、
    可撓性基板と、
    前記可撓性基板上に薄膜が積層されて形成され、前記接続端子部を備える薄膜回路層と、
    を有する請求項１記載の薄膜素子。
  5. 配線部を有する回路基板と、
    前記回路基板上に搭載された、接続端子部を有する薄膜素子と、
    前記薄膜素子の前記接続端子部と前記回路基板の前記配線部とを接続する接続配線と、
    を有し、
    前記薄膜素子には、前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝が設けられている、
    薄膜回路装置。
  6. 前記薄膜素子の周囲に、前記薄膜素子の表面と、前記回路基板の表面との間の段差を低くする絶縁性の傾斜部が設けられている、
    請求項５記載の薄膜回路装置。
  7. 前記回路基板は、可撓性基板である、
    請求項５記載の薄膜回路装置。
  8. 請求項５〜７のいずれかに記載の薄膜回路装置を有する電子機器。
  9. 接続端子部を有し、接続配線を介して外部と前記接続端子部とが電気的に接続される薄膜素子の製造方法であって、
    前記接続端子部から素子端部まで、前記接続配線の一部を収容する溝を形成する工程を有する、
    薄膜素子の製造方法。
  10. 接続端子部と、前記接続端子部から素子端部まで設けられた溝とを有する薄膜素子を形成する工程と、
    配線部を備えた回路基板上に、前記薄膜素子を搭載する工程と、
    前記薄膜素子および前記回路基板上に、前記薄膜素子の前記接続端子部と前記回路基板の前記配線部とを繋ぐ接続配線を前記溝に沿って形成する工程と、
    を有する薄膜回路装置の製造方法。
  11. 前記接続配線を形成する工程において、前記溝に沿うように、前記薄膜素子および前記回路基板上に流動性の導電性材料を供給し、当該導電性材料を固化させて、前記接続配線を形成する、
    請求項１０記載の薄膜回路装置の製造方法。
  12. 製造元基板上に、第１剥離層を形成する工程と、
    前記第１剥離層上に薄膜を積層させて、接続端子部と、前記接続端子部から素子端部まで設けられた溝とを有する薄膜回路層を形成する工程と、
    前記薄膜回路層上に、第２剥離層を介して仮転写基板を固定する工程と、
    前記第１剥離層を境界として、前記薄膜回路層から前記製造元基板を分離する工程と、
    前記薄膜回路層に、接着層を介して可撓性基板を固定する工程と、
    前記第２剥離層を境界として、前記薄膜回路層から前記仮転写基板を分離して、前記可撓性基板上に前記薄膜回路層が転写された薄膜素子を形成する工程と、
    配線部が設けられた回路基板上に、前記薄膜素子を搭載する工程と、
    前記薄膜素子の前記接続端子部と、前記回路基板の配線部とを接続する接続配線を前記溝に沿って形成する工程と、
    を有する薄膜回路装置の製造方法。
JP2006129323A 2006-05-08 2006-05-08 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器 Pending JP2007305622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129323A JP2007305622A (ja) 2006-05-08 2006-05-08 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129323A JP2007305622A (ja) 2006-05-08 2006-05-08 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2007305622A true JP2007305622A (ja) 2007-11-22

Family

ID=38839340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129323A Pending JP2007305622A (ja) 2006-05-08 2006-05-08 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器

Country Status (1)

Country Link
JP (1) JP2007305622A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015186996A (ja) * 2010-12-28 2015-10-29 日本板硝子株式会社 パターン付きガラス基板
JP7335036B2 (ja) 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015186996A (ja) * 2010-12-28 2015-10-29 日本板硝子株式会社 パターン付きガラス基板
JP7335036B2 (ja) 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
US7462514B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP3897173B2 (ja) 有機ｅｌ表示装置及びその製造方法
CN101442106B (zh) 半导体装置及其制造方法、液晶电视和el电视
JP4489092B2 (ja) 有機電界発光表示装置及び有機電界発光表示装置の製造方法
JP4754848B2 (ja) 半導体装置の作製方法
JP4939756B2 (ja) 半導体装置の作製方法
TW200525594A (en) Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and el television
JP2008122905A (ja) 有機電界発光表示装置及びその製造方法
JP4932173B2 (ja) 膜パターンの形成方法
JP3938128B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2007027554A (ja) 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP4785396B2 (ja) 半導体装置の作製方法
JP2005103339A (ja) 絶縁層の作製方法及び薄膜の作製方法
JP2007305622A (ja) 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
CN115036275A (zh) 一种显示面板的制备方法及显示面板
US7585717B2 (en) Method of manufacturing semiconductor device, semiconductor device and electronic apparatus therefore
JP2007266596A (ja) 回路パターン及び薄膜トランジスタの作製方法、並びに該薄膜トランジスタを搭載した電子機器
JP4513963B2 (ja) 電気光学装置の製造方法及び電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2005268513A (ja) 電気デバイス及び電気デバイスの製造方法
JP2006120720A (ja) 薄膜装置の製造方法、アクティブマトリクス基板、電気光学装置、電子機器
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置