JP5076925B2 - アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器 - Google Patents

アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器 Download PDF

Info

Publication number
JP5076925B2
JP5076925B2 JP2008016169A JP2008016169A JP5076925B2 JP 5076925 B2 JP5076925 B2 JP 5076925B2 JP 2008016169 A JP2008016169 A JP 2008016169A JP 2008016169 A JP2008016169 A JP 2008016169A JP 5076925 B2 JP5076925 B2 JP 5076925B2
Authority
JP
Japan
Prior art keywords
substrate
layer
manufacturer
active matrix
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008016169A
Other languages
English (en)
Other versions
JP2008281986A (ja
Inventor
泰明 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008016169A priority Critical patent/JP5076925B2/ja
Publication of JP2008281986A publication Critical patent/JP2008281986A/ja
Application granted granted Critical
Publication of JP5076925B2 publication Critical patent/JP5076925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器に関するものである。
一般の携帯用電子機器、情報端末(例えば、携帯電話、PDA)はディスプレイが搭載され、このディスプレイを介して様々な情報を収集する。そのため、このディスプレイの高性能化、大型化が求められている。
しかしながら、携帯用であるため電子機器自体の大きさが制限されており、限られたスペース内で所望の機能を有するディスプレイを作成しなければならない。一般的にディスプレイはイメージ(像)を表現する表示材料層(例えば、液晶材料、有機EL材料、電気泳動材料、エレクトロクロミック材料等)と、その表示材料層を任意にコントロールすることができる回路層とから構成される。回路層は、表示材料を制御する画素回路と、該画素回路を制御する駆動回路とから構成される。画素回路としてはいくつかのタイプに分類されるが、中でも高解像度を実現することができるアクティブマトリクス型が現在広く使用されている。
アクティブマトリクス基板の多くは、駆動回路と画素回路とを同一平面上に有しており、駆動回路が画素回路の周囲に位置する。そのため、画像処理の高度化に伴って駆動回路の面積が広くなるにつれ、画素回路(表示領域)は必然的に狭くなってしまう。近年においては、携帯用電子機器の小型化が急速に進められる一方、限られた大きさのなかで表示画面の拡大化が求められている。しかしながら、同一平面上に駆動回路と画素回路とを備えた構成である以上、表示領域の確保には限界があった。
そのため、限られた大きさのなかで表示領域を如何に広く確保するか、その解決策を見出すことができれば今後の携帯電子機器の高機能化への大きな糸口となる。
例えば、表示領域の拡大化を具現化する方法として、配線の微細化、レイアウトの工夫等の様々な方法が開示されており、これによって駆動回路の占有面積を減少させることができる。また、基板上の駆動回路と画素回路とを異なる層に配置した電気光学装置が開示されている(例えば、特許文献1参照)。
特開2003−233333号公報
特許文献1記載によれば、駆動回路と画素回路とが異なる基板に設けられているため、限られた大きさの携帯電子機器において最も広い状態で画素領域を確保することができる。しかしながら、上記駆動回路はフレキシブル(FPC)基板を介して他の部品と接続されている。このFPC基板は、湾曲させることにより表示パネルの表示面とは反対側の面側に重ねられることから、装置の薄型化を図りにくい。
本発明は、上記従来技術の問題点に鑑みなされたものであって、限られた表示領域のなかで最大限の表示領域を確保することが可能であるとともに薄型化が可能なアクティブマトリクス基板、及びその製造方法を提供する。さらに本発明は、表示特性に優れ、小型化を可能とした電気光学装置、電子機器を提供することを目的としている。
本発明のアクティブマトリクス基板の製造方法は、上記課題を解決するために、複数の駆動回路をそれぞれ別々の製造元基板上に作成する工程と、複数の駆動回路のそれぞれを製造元基板上から本基板上に転写する工程と、本基板上に転写された複数の駆動回路を覆うようにして絶縁層を形成する工程と、前記複数の駆動回路と電気的に接続された接続部を前記絶縁層の一部に形成する工程と、前記接続部によって前記複数の駆動回路と電気的に接続されるように、絶縁層上に画素回路を形成する工程と、を含むことを特徴とする。
本発明のアクティブマトリクス基板の製造方法によれば、駆動回路と画素回路とを異なる層に形成するので駆動回路と画素回路とが同一平面上に存在しない。これにより、基板上の略全域を表示領域とすることができる。また、転写により駆動回路が本基板上に実装されることから、基板の薄型化を図ることができる。また、絶縁層に形成された複数の駆動回路との接続部によって接続されるように、絶縁層上に画素回路を形成することから、接続用の配線基板を別途設ける必要もなく、基板の薄型化が図れるとともに、部品点数が減ることでコスト削減を図ることができる。したがって、本発明によれば、限られた大きさの中で最大限の表示領域を確保することができ、電気光学装置に用いた場合に装置の高機能化を図ることができる。また、絶縁層を有することから、駆動回路及び画素回路の性能特性を良好に維持することができる。
本発明のアクティブマトリクス基板の製造方法は、複数の駆動回路をそれぞれ別々の第1の製造元基板上に作成する工程と、複数の駆動回路のそれぞれを第1の製造元基板上から第2の製造元基板上に転写する工程と、複数の駆動回路を第2の製造元基板上から本基板上に転写する工程と、本基板上に転写された複数の駆動回路を覆うようにして絶縁層を形成する工程と、前記複数の駆動回路と電気的に接続された接続部を前記絶縁層の一部に形成する工程と、前記接続部によって前記複数の駆動回路と電気的に接続されるように、絶縁層上に画素回路を形成する工程と、を含むことを特徴とする。
本発明のアクティブマトリクス基板の製造方法によれば、駆動回路と画素回路とを異なる層に形成するので駆動回路と画素回路とが同一平面上に存在しない。これにより、基板上の略全域を表示領域とすることができる。また、転写により駆動回路が本基板上に実装されることから、基板の薄型化を図ることができる。また、絶縁層に形成された複数の駆動回路との接続部によって接続されるように、絶縁層上に画素回路を形成する工程と、を含むことから、接続用の配線基板を別途設ける必要もなく、基板の薄型化が図れるとともに、部品点数が減ることでコスト削減を図ることができる。したがって、本発明によれば、限られた大きさの中で最大限の表示領域を確保することができ、電気光学装置に用いた場合に装置の高機能化を図ることができる。また、絶縁層を有することから、駆動回路及び画素回路の性能特性を良好に維持することができる。
また、本発明によれば、複数の駆動回路を第2の製造元基板上に一旦全て転写した後、これら複数の駆動回路を第2の製造元基板上から本基板上へと一括して転写することができる。これにより、駆動回路を一つずつ転写していくよりも、本基板の反りやうねりを低減させることができ、アライメントの精度を向上させることができる。
また、絶縁層の表面は平坦化されていることが好ましい。
このような製造方法によれば、複数の駆動回路はそれぞれ異なる高さを有したとしても、絶縁層によって平坦化することにより、複数の駆動回路上に画素回路を良好に形成することができる。
また、接続部は、駆動回路の接続端子と画素回路の配線とからなり、接続端子は平坦化された絶縁層から露出していることが好ましい。
このような製造方法によれば、駆動回路の接続端子を絶縁層から露出させることによって、画素回路との接続が容易となる。
また、本基板が、可撓性を有することが好ましい。
このような製造方法によれば、変形に耐え得る基板とすることができ、丈夫で割れない信頼性に優れたアクティブマトリクス基板を得ることができる。
本発明のアクティブマトリクス基板は、基板本体上に、複数の駆動回路からなる駆動回路層と、複数の駆動回路を覆うようにして当該複数の駆動回路上を平坦化する絶縁層と、複数の画素部からなる画素回路層と、をこの順で積層し、複数の駆動回路と画素回路とが絶縁層に形成された接続部によって接続され、画素回路の配線とともに接続部を構成する複数の駆動回路の接続端子が、絶縁層から画素回路層側へ露出していることを特徴とする。
本発明のアクティブマトリクス基板によれば、基板本体上に駆動回路層と画素回路層とをこの順で積層させた構成であることから、駆動回路と画素回路とが異なる層に配置され、基板本体の略全面を画素領域とすることができる。これにより、限られた大きさの基板本体において、最も広い表示領域を確保することができる。また、画素回路と駆動回路とが絶縁層に形成された接続部によって接続されるため、接続用の配線基板を別途設ける必要もなく、基板の薄型化が図れるとともに、部品点数が減ることでコスト削減を図ることができる。また、画素回路の配線とともに接続部を構成する駆動回路の接続端子が絶縁層から露出していることから、画素回路との接続状態を確実に維持することができる。
このように、本発明によれば、限られた大きさの中で最大限の表示領域を確保することができ、電気光学装置に用いた場合に装置の高機能化を図ることができる。また、絶縁層を有することから、駆動回路及び画素回路の性能特性を良好に維持することができる。
本発明の電気光学装置は、上記したアクティブマトリクス基板と対向基板との間に電気光学材料を挟持して構成されることを特徴とする。
本発明の電気光学装置によれば、例えば対向基板との間に電気光学材料を挟持させることにより、電気光学装置を構成するのに適したものとなる。すなわち、本発明によれば、画像の表示領域を最大限に確保することが可能な基板を備えることから、電気光学装置の高機能化が可能になる。また、上記した基板全体の薄型化に伴って低コスト化も実現することができる。
本発明の電子機器は、先に記載の電気光学装置を備えたことを特徴とする。
本発明の電子機器によれば、アクティブマトリクス基板を具備する電気光学装置を備えることによって、表示画像が見易くなり、顧客ニーズを十分に満足する製品となる。
以下、本発明の実施形態につき、図面を参照して説明する。
本実施形態は、本発明の一態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。なお、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
(アクティブマトリクス基板)
まず、図1を参照し、アクティブマトリクス基板の構成について説明する。
図1(a)は、本発明の製造方法によって得られたアクティブマトリクス基板の画素回路層における平面図であり、図1(b)は、同、アクティブマトリクス基板の駆動回路層における平面図である。図2(a)は、図1(a),(b)におけるA−A線に沿う概略断面図であって、(b)は、図1(a)のB−B線に沿う概略断面図である。なお、図2(b)においては一画素のみに着目し、図2(a)の一点鎖線Jで示す部分を拡大した図である。
本実施形態のアクティブマトリクス基板10は、例えば電気泳動表示装置等に好適に用いられる素子基板の一実施例であって、図1(a)に示すように、画素部9Aがマトリクス状に構成された画素回路を最表層に有している。
図2(a)に示すように、フレキシブル基板20上には、複数の駆動回路部50からなる駆動回路層24と、複数の画素部9A(画素電極9)それぞれに有機TFT10aを配置してなる画素回路層25と、がこの順で積層されている。このように、本実施形態においては、駆動回路と画素回路とが、同一平面上ではなく互いに異なる層に配置された構成となっている。
フレキシブル基板20(アクティブマトリクス基板10の基板本体)は、透明性、非透過性に限定することなく、各種材料によって構成されるものである。本実施形態では、特に可撓性に優れたものとして、プラスチック基板を採用している。具体的には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリカーボネート(PC)、芳香族ポリエステル(液晶ポリマー)、ポリイミド(PI)、シクロオレフィンポリマー(COP)、アクリレート等で構成されるプラスチック基板(樹脂基板)を例示することができる。また、この他にも可撓性のあるものであれば、ガラス基板、シリコン基板、金属基板、ガリウム砒素基板等を採用してもよい。
フレキシブル基板20上には、接着層160を介して駆動回路層24が形成されている。駆動回路層24は、図1(b)に示すように、第1ドライバ50a、第2ドライバ50b、CPU50c、RAM50d、バッテリー50e、レシーバー50f、及びトランシーバー50g等、複数の駆動回路部50を備えて構成されている。平面視において、フレキシブル基板20の長辺方向に沿って第1ドライバ50aが配置され、短辺方向に沿って第2ドライバ50bが配置されている。また、第1ドライバ50aと対向する側にバッテリー50eが配置され、これら第1ドライバ50a、第2ドライバ50b、及びバッテリー50eに囲まれるようにして、CPU50c、RAM50d、レシーバー50f、及びトランシーバー50gが存在し、以上述べた複数の駆動回路部50によって集積回路49が構成されている。
集積回路49上には、図2(a)に示すように、絶縁材料からなる平坦化層48が各駆動回路部50を覆うようにして形成されている。この平坦化層48は、種類によって高さの異なる複数の駆動回路部50上を平坦化する目的で設けられる。
各駆動回路部50は、他の駆動回路部50と接続するための図示略の配線用接続端子をそれぞれ備える。ここで、第1ドライバ50a、第2ドライバ50bに限っては、配線用接続端子の他に、図2(b)に示すように走査線34a及びデータ線34bにそれぞれ接続する複数の接続用端子42をさらに有している。具体的に、第1ドライバ50aは走査線34aに接続する走査線接続端子42aを有し、第2ドライバ50bはデータ線に接続するデータ線接続端子42bを有している。また、図1(b)に示すように、バッテリー50eは外部装置から駆動電力の需給を得るための外部接続用端子45を有している。
そして、図2(b)に示すように、これら走査線接続端子42a、データ線接続端子42b、及び外部接続用端子45(図2(b)では不図示)の先端が、平坦化層48を介して画素回路層25側へ露出した構成となっている。
画素回路層25は、上記駆動回路層24における平坦化層48上に形成され、図1(a)に示すように、平面視マトリクス状に配列された複数の画素電極9(画素部)、各画素電極9に対応して設けられたスイッチング素子としての有機TFT10a(有機薄膜トランジスタ)、を備えて構成されている。
図2(b)に示す有機TFT10aは、例えば、フレキシブル基板20側からソース電極29及びドレイン電極30、有機半導体層31、絶縁層32、ゲート電極40が積層形成された、いわゆるトップゲート構造のトランジスタである。また、有機TFT10aに対応して画素電極9が設けられ、画素電極9は有機TFT10aのドレイン電極30と電気的に接続されている。
有機TFT10aは、フレキシブル基板20上で互いに交差する方向に延びる走査線34a及びデータ線34bと電気的に接続されている。そして、図1(a),図2(b)に示すように、データ線34bは有機TFT10aのソース電極29に、走査線34aは有機TFT10aのゲート電極40に接続されている。フレキシブル基板20の短手方向(図1(a)中のX方向)に延在する走査線34aの端部は、平坦化層48上に露出した第1ドライバ50aの走査線接続端子42aと電気的に接続されている。また、フレキシブル基板20の長手方向(図1(a)中のX方向)に延在するデータ線34bの端部は、平坦化層48上に露出した第2ドライバ50bのデータ線接続端子42bと電気的に接続されている。このように、走査線接続端子42aと走査線34aとによって駆動回路と画素回路とを接続する接続部が構成されるとともに、データ線接続端子42bとデータ線34bとによって駆動回路と画素回路とを接続する接続部が構成される。
上述したように、走査線34aは、図2(b)に示すように、有機TFT10aのゲート電極40と第1ドライバ50aとを電気的に接続し、データ線34bは、有機TFT10aのソース電極30と第2ドライバ50bとを電気的に接続している。したがって、第1ドライバ50aが有機TFT10aの走査線34aに駆動信号を供給し、第2ドライバ50bがデータ線34bに画像信号を供給することによって、有機TFT10aをアクティブ駆動するようになっている。
なお、本実施形態では、トップゲート構造のTFT素子を用いたが、当該構造に限定されるものではなく、ボトムゲート構造であってもよい。
また、スイッチング素子として有機TFT10aを例に挙げたが、例えば、アモルファスシリコンTFT、もしくは低温ポリシリコンTFTであってもよい。
[アクティブマトリクス基板の製造方法]
次に、本実施形態のアクティブマトリクス基板10の製造方法について述べる。
図3〜図6はアクティブマトリクス基板の製造方法の工程図であり、図1に示したアクティブマトリクス基板の端部断面図が示されている。
本実施形態のアクティブマトリクス基板10の製造方法は、駆動回路層24の形成工程と、画素回路層25の形成工程とを備える。駆動回路層24の形成工程は、フレキシブル基板20(本基板)上に、駆動素子としての複数の駆動回路部50を転写する工程を有したものである。この転写工程には公知の技術が採用されるが、本実施形態では、特にSUFTLA(Surface Free Technology by Laser Annealing/Ablation)(登録商標)を用いる。
「駆動回路層形成工程」
まず、以下に駆動回路層24の形成方法について図3〜図4を用いて詳しく述べる。
(分離層形成工程)
図3(a)に示すように、透光性を有した複数の製造元基板100(製造元基板)上にそれぞれ分離層120を形成する。製造元基板は、アクティブマトリクス基板の構成要素ではなく、駆動回路部50をフレキシブル基板上に転写する工程のみに用いられる部材である。具体的には、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば石英ガラスの他、ソーダガラス、等の耐熱性ガラス等が使用可能である。
この製造元基板100の厚さには、大きな制限要素はないが、0.1mm〜5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。製造元基板100の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基材の透過率が低い場合に照射光の減衰を招くからである。ただし、照射光に対する透過率が高い基材を用いる場合には、前記上限値を超えてその厚みを厚くすることができる。
分離層120は、照射される光を吸収し、その層および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う。)を生じるような性質を有するものであり、好ましくは、光の照射により、アブレーションが生じて層内剥離および/または界面剥離に至るものが良い。ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、相変化によって微小な発泡状態となり、結合力が低下することもある。さらに、光の照射により、分離層120から気体が放出され、分離硬化が発現される場合もある。すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出されて分離に寄与する場合とがある。
分離層120の組成としては、例えば、非晶質シリコン(a−Si)が採用され、また、当該非晶質シリコン中に水素(H)が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより分離層120に内圧が発生し、これが剥離を促進するので好ましい。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。
この他の分離層120の材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、Gd若しくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。
分離層120の厚さは、剥離目的や分離層120の構成等により異なるが、できるだけ均一の厚さであるのが好ましい。分離層120の厚さとしては、1nm〜20μm程度であるのが好ましく、1nm〜2μm程度であるのがより好ましく、1nm〜1μm程度であるのがさらに好ましい。分離層120の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、分離層120の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残された分離層120の残渣を除去するのに時間を要する場合がある。
分離層120の形成方法は、均一な厚みで分離層120を形成可能な方法であればよく、分離層120の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。
特に分離層120の組成が非晶質シリコン(a−Si)の場合には、CVD法、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、分離層120をゾルゲル法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
(被転写層形成工程)
次に、図3(b)に示すように、各分離層120上に、被転写層140を形成する。なお、図3(b)において2点鎖線の円Kで示す部分を、上の2点鎖線で示す円内に拡大して示してある。この被転写層140は、駆動回路部50と該駆動回路部50を保護する絶縁層142を含む。
まず、分離層120が形成された製造元基板100上に駆動回路部50を保護する絶縁層142を形成する。この絶縁層142としては例えばSiO2を用いることができ、プラズマCVD等の公知の成膜方法により形成することができる。
次に、絶縁層142上に駆動回路部50を形成する。図3(b)に示す例では、駆動回路部50は、ポリシリコン層にn型不純物を注入して形成されたソース・ドレイン領域146と、チャネル層144と、ゲート絶縁膜154と、ゲート電極150と、層間絶縁膜148と、例えばアルミニウムからなる電極152とを具備して構成された薄膜デバイスからなる第1ドライバである。その他の図示しない駆動回路部50は、第2ドライバ、CPU50c、RAM50d、レシーバー50f、及びトランシーバー50gであって、各製造元基板100上にそれぞれ一つずつ形成される。
ここで、各駆動回路部50の配線用接続端子(図示略)の先端を分離層120側へそれぞれ露出させておくとともに、第1ドライバ50a及び第2ドライバ50bに限っては、配線用接続端子の他に、接続用端子42(走査線接続端子42a、データ線接続端子42b)の先端も分離層120側へ露出させておく。
絶縁層142としては、SiO2膜に限らず、Si3N4などその他の絶縁膜を使用することもできる。絶縁層142は、種々の目的で形成され、例えば、被転写層140(駆動回路部50)を物理的または化学的に保護する保護層、絶縁層、レーザー光の遮光層、マイグレーション防止用のバリア層、反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
(接合工程)
次に、図4(a)に示すように、複数の製造元基板100の被転写層140(駆動回路部50)を、接着層160を介してフレキシブル基板20にそれぞれ接合する。このとき、各製造元基板100を各々備える駆動回路部50の種類に応じて、フレキシブル基板20上の所定の場所に配置する。
接着層160を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤などの各種硬化接着剤が挙げられる。これら硬化型接着剤を使用する場合、例えば、被転写層140上に硬化型接着剤を塗布し、その上にフレキシブル基板20を接合した後、硬化型接着剤の特性に応じた硬化方法により、上記硬化型接着剤を硬化させて、被転写層140とフレキシブル基板20とを接着し、固定する。
なお、図示と異なり、フレキシブル基板20側に接着層160を形成し、その上に被転写層140を接着してもよい。なお、例えば、フレキシブル基板20自体が接着機能を有する場合などには、接着層160の形成を省略してもよい。
この分離層120に光を照射すると、分離層120を構成する物質が光化学的又は熱的に励起され、その表面や内部の分子又は原子の結合が切断されて、該分子または原子が外部に放出される。この分子または原子の放出に伴い、分離層120の上層に作用する応力を、フレキシブル基板20にて受け止められるように、フレキシブル基板20の機械的強度によりその耐力を確保することが好ましい。これにより、分離層120の上層の変形または破壊が防止される。
(分離工程)
次に、図4(b)の矢印で示すように、製造元基板100の裏面側から光を照射する。この光は、製造元基板100を透過した後に分離層120に照射される。これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の一つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
照射する光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザー光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。
そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザー光が好ましい。
次に、図4(c)に示すように、製造元基板100に力を加えて分離層120から製造元基板100を離脱させる。すると、図4(d)に示すように、駆動回路部50がフレキシブル基板20上の所定の位置に転写されることになる。転写によって、各駆動回路部50の配線用接続端子(不図示)の先端が外部に露出するとともに、第1ドライバ50a及び第2ドライバ50bの接続用端子42(走査線接続端子42a、データ線接続端子42b)の先端も外部に露出する。
上述した転写を複数回繰り返すことにより、全ての製造元基板100上の駆動回路部50をフレキシブル基板20上へと転写する(図1(b)参照)。
製造元基板100を分離層120から離脱した後、駆動回路部50上に分離層120が付着することもある。そのため、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去することが好ましい。
(配線形成工程)
次に、図1(b)に示したような各駆動回路部50間を繋ぐ配線パターン51をフレキシブル基板20上に形成する。
配線パターン51は、例えばインクジェット法などを用いて、一方の駆動回路部50の配線用接続端子から他方の駆動回路部50の配線用接続端子へ、フレキシブル基板20上を引き廻すようにして形成される。すると、複数の駆動回路部50による集積回路49が構成されることになる。
配線パターン51の形成方法は特に限定されるものではないが、液相プロセスを用いることが好ましい。液相プロセスは、フレキシブル基板20上に液体材料を選択的に配置し、これを乾燥、固化させて形成する方法である。例えば、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等を利用できる。中でも液滴吐出法すなわちインクジェット法を採用することが好ましい。インクジェット法によれば、フレキシブル基板20上にパターンを直接形成することが可能であり、必要部分のみの形成が可能なので、製造工程が非常に簡略化できるうえに、温和な条件(大気圧下)で形成できる。
また、配線パターン51と同時に、フレキシブル基板20と、これに対向配置される対向基板との接続を得るための対向電極用接続端子44(図1参照)を形成する。
(平坦化層形成工程)
次に、図5(a)に示すように、複数の駆動回路部50から構成される集積回路49上を平坦化する平坦化層48を形成する。この平坦化層48は、複数の駆動回路部50及び配線パターン(図示略)を覆うようにして絶縁材料を配置することにより構成され、例えば、高さの異なる複数の駆動回路部50の上方を平坦化するよう機能する。ここで、不図示の走査線接続端子、データ線接続端子、対向電極用接続端子は、この平坦化層48からも露出させておく。
[画素回路層]
次に、画素回路層25の形成方法について詳しく述べる。
図5(b)に示すように、平坦化層48上に、有機TFT10aと画素電極9とを含む画素部9Aを形成する。より具体的には、以下、図2(b)を参照して説明する。フレキシブル基板20上の駆動回路層24の表面において、上記したデータ線34b、画素電極9、有機TFT10aのソース電極29及びドレイン電極30等を、例えばインクジェット法により一括してパターン形成する。これにより、ソース電極29から第2ドライバのデータ線接続端子42bまでがデータ線34bによって配線される。
その後、図2(b)に示した有機TFT10aを形成する。先に述べたように、有機TFT10aのソース電極29及びドレイン電極30は既に駆動回路層24上に形成してあるので、ここに有機半導体層31を積層する。
次に、有機半導体層31上に絶縁性のポリマーをインクジェット法などの印刷法で形成し、絶縁層32を形成する。スピンコート法で形成した場合は、形成後に電気的接続をとる箇所のみコンタクトホールを形成する。絶縁層32としては、公知のゲート絶縁体材料であれば、種類は特に限定されるものではないが、ポリスチレン、ポリカーボネート、ポリメチルメタクリレートのようなアクリル系樹脂、フッ素系樹脂、フェノール系樹脂、オレフィン系樹脂等といったものが例として挙げられる。
続いて、ゲート電極40とともに走査線34aをインクジェット法を用いて形成する。
これにより、有機TFT10aのゲート電極40から第1ドライバ50aの走査線接続端子42aまでが走査線34aで配線される。
このようにして、駆動回路層24上に画素回路層25が形成され、画素部9Aと駆動回路部50とが異なる層に配置される。
以上の工程を経て、アクティブマトリクス基板10が完成する。
なお、スイッチング素子がLTPS−TFTからなる場合には、上述した転写法を使用し、シリコン基板(Si-Wf)で作成した場合には、シリコン基板の裏面をエッチングまたは機械的研磨等により薄化してから転写を行う。
(電気泳動表示装置の構成)
本実施形態のアクティブマトリクス型の電気泳動表示装置81(電気光学装置)は、図6(a)に示すように、上述したアクティブマトリクス基板10と、これに対向する対向基板60との間に電気泳動層70(電気光学層)を配置することによって構成される。
電気泳動層70は、マイクロカプセル70aを複数備えている。マイクロカプセル70aは樹脂皮膜によって形成されており、マイクロカプセル70aの大きさは1画素の大きさと同程度とされ、表示領域80(図6(b)参照)全域を覆うように複数配置されている。また、マイクロカプセル70aは、実際には隣接するマイクロカプセル70a同士が密着するため、表示領域80はマイクロカプセル70aによって隙間なく覆われている。
マイクロカプセル70aには、分散媒71、電気泳動粒子72等を有する電気泳動分散液73が封入されている。
このように構成された電気泳動表示装置81においては、先に記載したアクティブマトリクス基板10を素子基板として備える構成となっているので、低コスト、低エネルギーで製造された電気泳動表示装置81となる。また、フレキシブルな電気光学装置となる。
なお、本発明のアクティブマトリクス基板10を利用した電気光学装置は、本実施の形態に限定されるものではなく、有機ELディスプレイ等にも好適に用いることができるのは勿論である。
(アクティブマトリクス基板の他の製造方法)
次に、図7を用いてアクティブマトリクス基板10の他の製造方法について述べる。
本実施形態においては、フレキシブル基板(本基板)に対する複数の駆動回路部50の転写を、駆動回路部50の数だけ転写を繰り返すことによって行うのではなく、一旦、サブ転写基板90(第2の製造元基板)上の所定の位置に、全ての駆動回路部50を各転写基板(第1の製造元基板)から転写した後、このサブ転写基板90から一括してフレキシブル基板(本基板)に転写する。これにより、フレキシブル基板の反りやうねりを低減させることができ、アライメントの精度を向上させることができる。
サブ転写基板としては、石英ガラス等の透光性耐熱基板からなることが好ましく、その厚さにおいても、製造基板と同様に、0.1mm〜5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。
以下、図7に示したアクティブマトリクス基板10の製造方法について、図8〜図10を用いてより具体的に説明する。ここでは、特に接続部の形成工程を中心に説明する。
まず、図10(a)に示すように、第1の製造元基板101上に駆動回路層24を形成する。図10(a)に示す例では、第1の製造元基板101にガラス基板を用い、ガラス基板上に分離層102を形成した後、分離層102上に駆動回路層24を形成する。ただし、第1の製造元基板101にシリコン基板を用い、通常の製造工程でトランジスタ等からなる駆動回路層を形成し、このままシリコン基板を分離せずに用いる方法を採っても良い。
次に、図10(b)に示すように、第1の製造元基板101上の駆動回路層24の外部接続端子部103上にバンプ104(接続部)を形成する。この例では、第1の製造元基板101上に有機TFT10aを覆う絶縁膜105を形成した後、絶縁膜105をパターニングして外部接続端子部103に対応する箇所に開口部を形成し、外部接続端子部103を一旦露出させる。次いで、絶縁膜105の開口部内に金属等の導電材料を埋め込み、これをバンプ104とする。なお、後述する工程で用いる異方性導電性接着剤だけで駆動回路層50と第2の製造元基板上の配線との電気的接続が実現できる場合には、必ずしもバンプ104を形成する必要はない。
一方、図8(a)に示すように、ガラス基板からなる第2の製造元基板107上に金属等の導電膜からなる第1の配線108、第2の配線109を形成する。本実施形態の場合、第1の配線108を第1の絶縁膜110上に形成し、第2の配線109を第2の絶縁膜111上に形成する。この際、第1の絶縁膜110を形成した後、第1の絶縁膜110をパターニングして開口部を形成し、分離層112を露出させる。その後、導電膜を形成し、これをパターニングして第1の配線108とする。また、第2の絶縁膜111を形成した後、第2の絶縁膜111をパターニングして開口部を形成し、分離層112を露出させる。その後、導電膜を形成し、これをパターニングして第2の配線109とする。いずれの配線108,109も分離層112に達する深さにまで形成されており、分離層112で第2の製造元基板107を分離した際に第1、第2の配線108,109が表面に露出するようにする。
次に、図8(b)に示すように、第2の製造元基板107上の第1の配線108、第2の配線109上にバンプ113(接続部)を形成する。この例では、絶縁膜110,111の開口部の内面に形成された第1の配線108、第2の配線109に接するように金属等の導電材料をそれぞれ埋め込み、これをバンプ113とする。なお、後述する工程で用いる異方性導電性接着剤だけで第1の配線108、第2の配線109と第1の駆動回路層との電気的接続が実現できる場合には、必ずしもバンプ113を形成する必要はない。
次に、図8(c)、(d)に示すように、第2の製造元基板107上の配線108,109と、第1の製造元基板101上の外部接続端子部103とが電気的に接続されるように、第2の製造元基板107上の所定の位置に、第1の製造元基板101を接合する。この接合の際には、異方性導電性接着剤115を用いる。あるいは、各製造元基板101,107のバンプ104,113同士を接触させた状態で超音波を印加することにより接合することもできる。なお、図8(c)、(d)に示す第1の製造元基板101は、図10(b)に示す第1の製造元基板101とは上下が反転した状態となっている。そして、第2の製造元基板107上に第1の製造元基板101を接合した後、第2の製造元基板107に接合された駆動回路層24から第1の製造元基板101を分離する。この際、光照射により分離層102にアブレーションを生じさせ、層内剥離、界面剥離を発生させる方法を用いることができる。その他、機械研磨やエッチングにより第1の製造元基板101を除去する方法、第1の製造元基板101を先に除去した後に接合する方法等を用いることもできる。
次に、図9(a)に示すように、接着剤117を用いて第2の製造元基板107を本基板118上に接合する。この本基板118が最終的に製品(電気泳動表示装置81)として残る基板となる。なお、図9(a)に示す第2の製造元基板107は、図8(d)に示す第2の製造元基板107とは上下が反転した状態となっている。その後、第2の製造元基板107側から光を照射し、分離層112にアブレーションを生じさせて層内剥離、界面剥離を発生させ、本基板18側から第2の製造元基板107を分離すると、図9(b)に示す状態となる。この際、上述したように、機械研磨やエッチングにより第2の製造元基板107を除去する方法を用いても良い。これにより、駆動回路層24は本基板118上において接着剤117に覆われた状態となるため、安定して固定される。また、本基板118の最上層には、第2の製造元基板107上に形成されていた第1の絶縁膜110が露出するとともに、第1の絶縁膜110の一部から第1の配線108、第2の配線109が露出した状態で平坦な面となる。
次に、図9(c)に示すように、第1の絶縁膜110の表面に画素スイッチング用TFT120を含む画素回路層25と画素電極9とを形成する。最後に、図9(d)に示すように、マイクロカプセル70aを含む電気泳動層70を介して、対向電極119を形成した対向基板120と本基板118とを貼り合わせることにより、電気泳動表示装置81が完成する。
(アクティブマトリクス基板の他の実施形態)
次に、図11(a),(b)を用いてアクティブマトリクス基板の他の実施形態について述べる。
本実施形態のアクティブマトリクス基板200は、バッテリーの代わりにアンテナ201を設置し、このアンテナ201を介して外部装置と集積回路49との間で入出力信号を送受信する構成を採用することもできる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態においては、アクティブマトリクス基板10の基板本体として、屈曲性に優れたフレキシブル基板を用いたが、これに限定されず、例えば、ガラスや石英などからなる剛性を有した基板であってもよい。
また、駆動回路部50を転写する前工程において、アクティブマトリクス基板10の基板本体(上記実施形態においてはフレキシブル基板20)上に、駆動回路部50同士を接続する配線パターン51を予め形成しておいてもよい。この場合、各駆動回路部50の配線用接続端子が外部接続用端子とは反対側の面に露出するよう構成しておく必要がある。
(電子機器)
上述した電気泳動表示装置は、表示部を備えた様々な電子機器に適用される。以下、上述の電気泳動表示装置を備えた電子機器の例について図12及び図13を参照して説明する。
まず、電気泳動表示装置をフレキシブルな電子ペーパーに適用した例について説明する。図12はこの電子ペーパーの構成を示す斜視図であり、電子ペーパー1400は、本発明の電気泳動表示装置を表示部1401として備える。電子ペーパー1400は、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体1402を備えて構成されている。
また、図13は、電子ノートの構成を示す斜視図であり、電子ノート1500は、図12で示した電子ペーパー1400が複数枚束ねられ、カバー1501に挟まれているものである。カバー1501は、例えば外部の装置から送られる表示データを入力する不図示の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容を変更したり更新したりできる。
また、上述した例に加えて、他の例として、液晶テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。本発明に係る電気光学装置は、こうした電子機器の表示部としても好適に用いることができる。
本発明のアクティブマトリクス基板の全体構成を示す平面図。 本発明のアクティブマトリクス基板の全体構成を示す断面図。 本発明に係るアクティブマトリクス基板の製造方法を示す工程図。 図3に続く製造工程図。 図4に続く製造工程図。 本発明に係る電気泳動表示装置の概略構成を示す断面図。 アクティブマトリクス基板の製造方法の他の実施形態を示す説明図。 同アクティブマトリクス基板の他の製造方法を示す工程図。 図8に続く製造工程図。 第1の製造元基板側の製造方法を示す工程図。 アクティブマトリクス基板の他の実施形態を示す全体構成図。 電子機器の一実施例を示す概略構成図。 電子機器の他の実施例を示す概略構成図。
符号の説明
10…アクティブマトリクス基板、20…フレキシブル基板(基板本体)、10a…有機TFT、100…製造元基板、24…駆動回路層、25…画素回路層、48…平坦化層、50…駆動回路部、81…電気泳動表示装置(電気光学装置)

Claims (8)

  1. 複数の駆動回路をそれぞれ別々の製造元基板上に作成する工程と、
    前記複数の駆動回路のそれぞれを前記製造元基板上から本基板上に転写する工程と、
    前記本基板上に転写された前記複数の駆動回路を覆うようにして絶縁層を形成する工程と、
    前記複数の駆動回路と電気的に接続された接続部を前記絶縁層の一部に形成する工程と、
    前記接続部によって前記複数の駆動回路と電気的に接続されるように、前記絶縁層上に画素回路を形成する工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。
  2. 複数の駆動回路をそれぞれ別々の第1の製造元基板上に作成する工程と、
    前記複数の駆動回路のそれぞれを前記第1の製造元基板上から第2の製造元基板上に転写する工程と、
    前記複数の駆動回路を前記第2の製造元基板上から本基板上に転写する工程と、
    前記本基板上に転写された前記複数の駆動回路を覆うようにして絶縁層を形成する工程と、
    前記複数の駆動回路と電気的に接続された接続部を前記絶縁層の一部に形成する工程と、
    前記接続部によって前記複数の駆動回路と電気的に接続されるように、前記絶縁層上に画素回路を形成する工程と、を含むことを特徴とするアクティブマトリクス基板の製造方法。
  3. 前記絶縁層の表面は平坦化されていることを特徴とする請求項1乃至2のいずれか一項に記載のアクティブマトリクス基板の製造方法。
  4. 前記接続部は、前記複数の駆動回路の接続端子と前記画素回路の配線からなり、前記接続端子は平坦化された前記絶縁層から露出していることを特徴とする請求項1乃至3のいずれか一項に記載のアクティブマトリクス基板の製造方法。
  5. 前記本基板が、可撓性を有することを特徴とする請求項1乃至4のいずれか一項に記載のアクティブマトリクス基板の製造方法。
  6. 基板本体上に、複数の駆動回路からなる駆動回路層と、
    前記複数の駆動回路を覆うようにして当該複数の駆動回路上を平坦化する絶縁層と、
    複数の画素部からなる画素回路を有する画素回路層と、をこの順で積層し、
    前記複数の駆動回路と前記画素回路とが前記絶縁層に形成された接続部によって接続され、
    前記画素回路の配線とともに前記接続部を構成する前記複数の駆動回路の接続端子が、前記絶縁層から前記画素回路層側へ露出していることを特徴とするアクティブマトリクス基板。
  7. 上記請求項6に記載のアクティブマトリクス基板と対向基板との間に電気光学材料を挟持して構成されることを特徴とする電気光学装置。
  8. 上記請求項7に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2008016169A 2007-04-11 2008-01-28 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器 Expired - Fee Related JP5076925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008016169A JP5076925B2 (ja) 2007-04-11 2008-01-28 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007103688 2007-04-11
JP2007103688 2007-04-11
JP2008016169A JP5076925B2 (ja) 2007-04-11 2008-01-28 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
JP2008281986A JP2008281986A (ja) 2008-11-20
JP5076925B2 true JP5076925B2 (ja) 2012-11-21

Family

ID=40142814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016169A Expired - Fee Related JP5076925B2 (ja) 2007-04-11 2008-01-28 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器

Country Status (1)

Country Link
JP (1) JP5076925B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090033643A1 (en) * 2007-07-30 2009-02-05 Honeywell International, Inc. Integrated display module
JP2011013554A (ja) * 2009-07-03 2011-01-20 Takao Hayashi 電子ペーパー、外観可変装置、外観可変構造体
JP6917779B2 (ja) 2017-05-29 2021-08-11 株式会社ジャパンディスプレイ 表示装置
US11423844B2 (en) 2018-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123537B2 (ja) * 1997-01-24 2008-07-23 株式会社半導体エネルギー研究所 電子装置
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2004145011A (ja) * 2002-10-24 2004-05-20 Seiko Epson Corp 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3849680B2 (ja) * 2003-10-06 2006-11-22 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
JP2006201217A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2008281986A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
US11143891B2 (en) Display device
US8218105B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
KR101158831B1 (ko) 반도체 칩 및 그 제조방법
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
JP3875130B2 (ja) 表示装置及びその製造方法
US9854668B2 (en) Display device
JPH10206896A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
US7841077B2 (en) Method for manufacturing a wiring substrate
US10170530B2 (en) Display device including first and second substrates, one including a pad electrode
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4229107B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2006196728A (ja) 電子部品、電気光学装置、及び電子機器
US9991469B2 (en) Display device
JP2008218542A (ja) 接続構造体及び接続構造体の製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
JP5182600B2 (ja) アレイ基板の製造方法
JP2007305622A (ja) 薄膜素子およびその製造方法、薄膜回路装置およびその製造方法、並びに電子機器
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP4244003B2 (ja) 素子チップの実装方法
JP2010262057A (ja) 表示装置及びそれを備えた情報カード
JP4273320B2 (ja) 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板
JP3738850B2 (ja) アクティブマトリクス基板および液晶表示装置
CN117425366A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100922

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees