JP3849680B2 - 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 - Google Patents

基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 Download PDF

Info

Publication number
JP3849680B2
JP3849680B2 JP2003347129A JP2003347129A JP3849680B2 JP 3849680 B2 JP3849680 B2 JP 3849680B2 JP 2003347129 A JP2003347129 A JP 2003347129A JP 2003347129 A JP2003347129 A JP 2003347129A JP 3849680 B2 JP3849680 B2 JP 3849680B2
Authority
JP
Japan
Prior art keywords
substrate
electro
protective layer
emitting functional
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347129A
Other languages
English (en)
Other versions
JP2005114916A (ja
Inventor
周史 小枝
奉宏 牧垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003347129A priority Critical patent/JP3849680B2/ja
Priority to CNA2004100117810A priority patent/CN1606180A/zh
Priority to US10/959,036 priority patent/US7354803B2/en
Priority to KR1020040079410A priority patent/KR100676012B1/ko
Publication of JP2005114916A publication Critical patent/JP2005114916A/ja
Application granted granted Critical
Publication of JP3849680B2 publication Critical patent/JP3849680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置に関する。
近年、異なる2種類の基板を貼り合わせる基板接合体の製造方法においては、例えば、有機エレクトロルミネッセンス(以下、ELと称する。)素子等の発光機能素子が形成された電気光学基板と、当該発光機能素子を発光させる駆動素子が形成された駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法が提案されている(特許文献1参照)。
このような基板接合体の製造方法においては、電気光学基板と駆動回路基板とを別々に製造しておき、両者を貼り合わせて電気光学装置を製造するため、駆動回路基板に関しては、薄膜トランジスタ(以下、TFTと称する。)等の駆動素子を形成もしくは転写した後の必要な工程が極僅かで済むため、製造工程によって駆動素子が損傷される可能性を大幅に低減される。また、電気光学基板と駆動回路基板とを別工程で製造するため、歩留まりが向上する。場合によっては、電気光学基板と駆動回路基板とを別々の工場或いは異なった企業においてそれぞれ製造し、最終的に両者を張り合わせるといった製造方法も可能であるから、製造コストの低減を図る上でも極めて有利な方法となる。また、比較的低額の設備投資によって大画面の電気光学装置を製造することが可能となる。
特開2002−082633号公報
ところで、上記製造方法においては、銀ペースト等の導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板と間に封止樹脂を外周から充填していた。しかしながら、この方法では、両基板のうちいずれかが反っていると銀ペーストが変形してしまうために、基板間のギャップを一定に保つことが困難であるという問題がある。また、封止樹脂においては、ガスパリア性の高い樹脂は一般的に粘度が高いために外周から基板間に充填することが困難であり、更に、高分子材料は充填後の残留応力や、硬化時における部分的な収縮量の差異等により、発光機能素子や駆動素子が剥離してしまうという問題があった。
本発明は、上述の課題に鑑み創案されたもので、基板の反りの発生を抑制し、基板間のギャップを一定に保つことが可能になると共に、封止樹脂を均一に充填し、残留応力に起因する各種素子の破壊等を防止できる基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の電気光学装置の製造方法は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、前記電気光学基板の前記発光機能素子が形成された側に第1の保護層を形成するとともに該第1の保護層を平坦化する工程と、前記回路基板の前記駆動素子が形成された側に第2の保護層を形成するとともに該第2の保護層を平坦化する工程と、前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、を有し、前記電気光学基板と前記回路基板とを貼り合わせる工程は、前記電気光学基板の前記発光機能素子が形成された側に、前記発光機能素子に接続してなる第1の導通部を前記第1の保護層よりも突出させて形成するとともに、前記駆動回路基板の前記駆動素子が形成された側に、前記駆動素子に接続してなる第2の導通部を前記第2の保護層よりも突出させて形成し、前記第1の導通部と前記第2の導通部との間隔が、前記第1の保護層と前記第2の保護層との間隔よりも小さく設定された状態で、対向配置された前記電気光学基板と前記回路基板とを異方性導電膜を介して貼り合わせ、前記第1の導通部と前記第2の導通部とを導通させる工程であることを特徴とする。
本発明の電気光学装置は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された第1の保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された第2の保護層が前記駆動素子を覆って形成されており、前記電気光学基板と前記回路基板とが、対向配置された前記第1及び第2の保護層の間に設けられた封止層を介して貼り合わされ、前記電気光学基板の前記第1の保護層における前記発光機能素子に導通する端子部に対応した位置に第1の開口部が形成され、前記回路基板の前記第2の保護層における前記駆動素子に導通する端子部に対応した位置に第2の開口部が形成されており、前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されており、前記電気光学基板の前記第1の開口部及び前記回路基板の前記第2の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、前記電気光学基板の第1の導通部と前記回路基板の第2の導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されており、前記第1の導通部は前記第1の保護層よりも前記回路基板側に突出して形成され、前記第2の導通部は前記第2の保護層よりも前記電気光学基板側に突出して形成されており、前記封止層は、前記第1及び第2の導通部が電気的に接続される領域において、前記第1及び第2の保護層が対向する領域よりも薄い層厚に形成されていることを特徴とする。
本発明の基板接合体の製造方法は、第1機能素子を備える第1基板と、第2機能素子を備える第2基板とを貼り合わせることによって基板接合体を製造する方法であって、前記第1基板の第1機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記第2基板の第2機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記第1基板の前記保護層と前記第2基板の前記保護層とを対向させて貼り合わせる工程とを有することを特徴としている。
ここでいう保護層とは、第1基板と第2基板とを貼り合わせる際の貼り合わせ押圧力や、封止樹脂材料の残留応力や収縮量の差異等に起因する、第1及び第2機能素子の剥離や破壊を防止する機能を有するものである。また、当該保護層は第1機能素子の形成面、及び第2機能素子の形成面の両方に設けられている。
このようにすれば、背景技術に示したように、導電性部材を介して第1機能素子と第2機能素子とを導通接合し、第1基板と第2基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層を形成することにより、第1基板と第2基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、第1機能素子又は第2機能素子の主要部が封止樹脂と接触することなく保護されるので、第1機能素子又は第2機能素子の剥離や破壊を防止できる。
また、前記基板接合体の製造方法においては、前記保護層の表面を平坦化することを特徴としている。
このようにすれば、保護層表面の平坦化が施されることにより、第1基板と第2基板とを貼り合わせた際の両基板間のギャップを確実に一定間隔に保持することができる。
従って、上述の効果を更に促進させることができる。
また、前記基板接合体の製造方法においては、前記第1基板の保護層の前記第1機能素子に導通する端子部に対応した位置に開口部を形成する工程と、前記第2基板の保護層の前記第2機能素子に導通する端子部に対応した位置に開口部を形成する工程と、前記開口部を介して前記第1機能素子と前記第2機能素子とを導通接続させるための導通部を前記各端子部に形成する工程と、を更に具備し、前記第1基板の保護層における開口部と、前記第2基板の保護層における前記開口部とを、前記第1基板と第2基板とを貼り合わせたときに互いに対向する位置に形成することができる。
このようにすれば、第1機能素子又は第2機能素子の主要部のみを保護層によって覆われた状態で、前記端子部に対応した位置に開口部を形成することができる。更に、当該端子部のみに第1機能素子と第2機能素子とを導通接続する導通部を形成することができる。
従って、上述の保護層を形成することによる効果を損なうことなく、第1機能素子と第2機能素子とを導通接続することができる。
また、前記基板接合体の製造方法においては、前記開口部のパターンが形成されたマスクを介して前記保護層に露光を行うことにより、前記保護層に前記開口部を形成することを特徴としている。
このようにすれば、所望のパターンを予めマスクに形成し、当該マスクを介して保護層に露光が行われるので、当該パターンに応じてUV光が照射される部位と照射されない部位とを選択的に形成することができる。
従って、UV光に対する光反応性樹脂、例えば、光硬化性樹脂材料や、光が照射された部位を除去可能とする樹脂材料を保護層として用いることができる。
また、前記基板接合体の製造方法においては、前記開口部のパターンが形成された型体を前記保護層に押圧することにより、前記保護層に前記開口部を形成することを特徴としている。
ここでいう型体とは、保護層に所定の形状を転写するための型が形成されたものを意味するものであり、具体的は、開口部を形成するための凸部が少なくとも形成されたものである。
このようにすれば、型体を保護層に押圧することによって開口部に相当する凸部が保護層表面から保護層底面まで達し、そして、型体を保護層から抜くことにより凸部形状を保護層に転写させることができる。これによって、保護層に開口部を形成することができる。
また、更に、型体の凹部に保護層表面を平坦化するための面が形成されていれば、保護層表面の平坦性が比較的劣る場合であっても、上記の凸部及び凹部を有する型体を押圧することにより、上記のように凸部が開口部を形成し、更に凹部が保護層表面に接触することで平坦化を行う。即ち、開口部の形成と保護層の平坦化を同時に行うことができるので、保護層表面を平坦化する工程を省くことができ、従って、工程の簡略化による製造コストの低減を達成できる。
また、前記基板接合体の製造方法においては、メッキ法を用いることにより、前記開口部に前記導通部を形成することを特徴としている。
ここで、メッキ法は、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性が優れるという利点を有している。更に、このメッキ法の中でも無電解メッキ法を採用することが好ましく、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能となる。
このようにすれば、上述の端子部にメッキ層を成長させて導通部を形成することができる。
また、前記基板接合体の製造方法においては、銀ペーストを前記開口部内に設けることにより、前記導通部を形成することを特徴としている。
このようにすれば、開口部内に銀ペーストが収納されるので、第1基板と第2基板とを貼り合わせる際の押圧力によって銀ペーストの変形が生じることなく、導通部を形成することができる。
また、前記基板接合体の製造方法においては、導電性粒子を前記開口部内に配置することにより、前記導通部を形成することを特徴としている。
ここでいう導電性粒子とは、ポリスチレン等の樹脂材料球体の表面に金等の導電性材料を蒸着させたような粒子であることが好ましい。
このようにすれば、第1基板と第2基板とを貼り合わせる際の押圧力によって、樹脂材料球体が潰れつつ、当該樹脂材料球体の表面金属が第1機能素子と第2機能素子とを導通させる。従って、良好な導通部を形成することができる。
また、前記基板接合体の製造方法においては、半田を前記開口部に設けることにより、前記導通部を形成することを特徴としている。
このようにすれば、開口部内の半田が第1機能素子と第2機能素子とを導通させる。従って、良好な導通部を形成することができる。
また、前記基板接合体の製造方法においては、前記保護層上に封止層を形成して前記第1基板と前記第2基板とを封止する工程を更に具備することを特徴としている。
ここで、封止層とは、第1基板と第2基板とを接合する接着層としての機能を有するものである。
このようにすれば、上述の効果を奏すると共に、保護層上に封止層が形成されるので、第1基板と第2基板とを確実に接着及び封止することができる。
また、前記基板接合体の製造方法においては、前記封止層内に異方性導電性ペースト又は異方性導電性フィルムが含まれていることを特徴としている。
このようにすれば、上述の効果を奏すると共に、導通部と第1機能素子又は第2機能素子との電気的接続を確実に得ることができる。
本発明の基板接合体は、第1機能素子を備える第1基板と、第2機能素子を備える第2基板とが貼り合わせされた基板接合体であって、前記第1基板の前記第1機能素子が形成された側に、表面が平坦化された保護層が前記第1機能素子を覆って形成され、前記第2基板の前記第2機能素子が形成された側には、表面が平坦化された保護層が前記第2機能素子を覆って形成されており、前記第1基板と前記第2基板とが、対向配置された前記保護層の間に設けられた封止層を介して貼り合わされていることを特徴としている。
また本発明の基板接合体は、前記第1基板の前記保護層における前記第1機能素子に導通する端子部に対応した位置に開口部が形成され、前記第2基板の前記保護層における前記第2機能素子に導通する端子部に対応した位置に開口部が形成されており、前記第1基板の開口部と前記第2基板の開口部とが、互いに対向する位置に形成されている構成とすることもできる。
また本発明の基板接合体は、前記第1基板の開口部及び前記第2基板の開口部に、前記第1機能素子と前記第2機能素子とを導通させるための導通部が設けられており、前記第1基板の前記導通部と前記第2基板の前記導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されている構成とすることもできる。
このようにすれば、背景技術に示したように、導電性部材を介して第1機能素子と第2機能素子とを導通接合し、第1基板と第2基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層が形成されているので、第1基板と第2基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となり、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、第1機能素子又は第2機能素子の主要部が封止樹脂と接触することなく保護されるので、第1機能素子又は第2機能素子の剥離や破壊を防止できる。
本発明の電気光学装置の製造方法は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、前記電気光学基板の前記発光機能素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記回路基板の前記駆動素子が形成された側に保護層を形成するとともに当該保護層を平坦化する工程と、前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、を有することを特徴としている。
このようにすれば、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層を形成することにより、電気光学基板と駆動回路基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、発光機能素子又は駆動素子の主要部が封止樹脂と接触することなく保護されるので、発光機能素子又は駆動素子の剥離や破壊を防止できる。
また、特に、電気光学装置が有機EL装置である場合には、有機EL素子(発光機能素子)は水分や酸素との接触によって劣化する性質を有しているので、保護層が水分や酸素から有機EL素子を保護する。従って、有機EL素子の劣化が抑制され、長寿命の電気光学装置を提供することができる。
本発明の電気光学装置は、複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された保護層が前記駆動素子を覆って形成されており、前記電気光学基板と前記回路基板とが、対向配置された前記保護層の間に設けられた封止層を介して貼り合わされていることを特徴としている。
本発明の電気光学装置は、前記電気光学基板の前記保護層における前記発光機能素子に導通する端子部に対応した位置に開口部が形成され、前記回路基板の前記保護層における前記駆動素子に導通する端子部に対応した位置に開口部が形成されており、前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されている構成とすることもできる。
本発明の電気光学装置は、前記電気光学基板の開口部及び前記回路基板の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、前記電気光学基板の前記導通部と前記回路基板の前記導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されている構成とすることもできる。
このようにすれば、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、本発明では保護層が形成されるので、電気光学基板と駆動回路基板とを貼り合わせるための十分な押圧力を両基板に加えることが可能となり、これによって基板の反りの発生を防止でき、導電性部材の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層によって、発光機能素子又は駆動素子の主要部が封止樹脂と接触することなく保護されるので、発光機能素子又は駆動素子の剥離や破壊を防止できる。
また、特に、電気光学装置が有機EL装置である場合には、有機EL素子(発光機能素子)は水分や酸素との接触によって劣化する性質を有しているので、保護層が水分や酸素から有機EL素子を保護する。従って、有機EL素子の劣化が抑制され、長寿命の電気光学装置を提供することができる。
以下、本発明の基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置について、図1から図12を参照して説明する。
ここで、図1は有機EL装置の第1実施形態の要部構成を示す断面図、図2から図11は有機EL装置の製造工程を説明するための説明図、図12は有機EL装置の第2実施形態の要部構成を示す断面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(有機EL装置の第1実施形態)
図1に示すように、有機EL装置(電気光学装置)1は、少なくとも基板接合体2を具備した構成となっている。当該基板接合体2は、配線基板(第1基板、駆動回路基板)3と、有機EL基板(第2基板、電気光学基板)4とを、後述の貼り合わせ工程及び転写工程によって接合された構成となっており、配線基板3と有機EL基板4との間には機能層5が狭持されている。
配線基板3は、基板10と、多層基板10上に形成された所定形状の配線パターン11と、有機EL素子(発光機能素子)21を駆動させるTFT(駆動素子)13と、TFT13と配線パターン11とを接合するTFT接続部14と、有機EL素子21と配線パターン11とを接合する有機EL接続部(端子部)15と、層間絶縁膜16とによって構成されている。
ここで、TFT接続部14は、TFTの端子パターンに応じて形成されるものであり、無電解メッキ処理によって形成されたバンプと、当該バンプ上に塗布形成される導電性ペーストとからなる。導電性ペースト17は、異方性導電粒子(ACP)を含むものである。
有機EL基板4は、発光光が透過する透明基板20と、有機EL素子21と、絶縁膜22と、陰極(カソード)25とによって構成されている。
ここで、有機EL素子21は、ITO等の透明金属からなる陽極と、正孔注入/輸送層と、有機EL素子とを有しており、陽極で発生した正孔と陰極で発生した電子が有機EL素子で結合することで、発光するようになっている。なお、このような有機EL素子の詳細な構造は、公知技術が採用される。また、有機EL素子と陰極25との間に電子注入/輸送層を形成してもよい。
更に、配線基板3と有機EL基板4との間には、本発明の最大の特徴を有している機能層5が設けられている。機能層5は、配線基板3側に設けられた保護層と30と、配線基板3と有機EL基板4とを接着及び封止する封止層31と、保護層30の一部に設けられたスルーホール(開口部)30a内に形成されたバンプ(導通部)32と、有機EL接続部15と陰極25とを導通接続するためにバンプ32上に設けられた導電性ペースト34とによって構成されている。この導電性ペースト34は、異方性導電粒子(ACP)を含むものである。
なお、本実施形態においては、電気光学基板として有機EL素子を有する有機EL基板を採用した場合について説明するが、これに限定することなく、LEDやFED等の固体発光機能素子、また、発光能を備えるポーラス状のシリコン素子を有する電気光学基板を採用してもよい。
(有機EL装置の製造方法)
次に、図1に示す有機EL装置1の製造方法について図2から図11を参照して説明する。
(基礎基板の製造方法)
まず、図2を参照し、TFT13を配線基板3に貼り合わせ及び転写させる前工程として、基礎基板40上にTFTを形成する工程について説明する。
なお、TFT13の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板40と剥離層41について詳述する。
基礎基板40は、有機EL装置1の構成要素ではなく、TFT製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層41は、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」又は「界面剥離」ともいう)が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層41に含有されていた成分が気体となって放出され分離に至る場合と、剥離層41が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層41の組成としては、例えば、非晶質シリコン(a−Si)が採用され、また、当該非晶質シリコン中に水素(H)が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層2に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、2at%程度以上であることが好ましく、2〜20%at%であることが更に好ましい。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、GdもしくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層41の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、20nm〜1μm程度であるのが更に好ましい。剥離層41の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層41の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残された剥離層41の残渣を除去するのに時間を要したりする。
剥離層41の形成方法は、均一な厚みで剥離層41を形成可能な方法であればよく、剥離層2の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。
特に剥離層2の組成が非晶質シリコン(a−Si)の場合には、CVD法、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、剥離層2をゾル−ゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
(配線基板の製造方法)
次に、図2に示した基礎基板40の製造工程と並行して、図3に示す配線基板3の製造工程が行われる。
図2に示すように、基板10上に配線パターン11と、層間絶縁膜16と、TFT接続部14と、有機EL接続部15とを順次形成する。配線パターンの形成方法としては、フォトリソフィ法等の公知技術が採用される。また、金属微粒子を溶剤に分散させた分散液を液滴吐出法(インクジェット法)を用いて基板10上に形成してもよい。このような配線パターン11を構成する材料としては、低抵抗材料を採用するのが好ましく、AlやAl合金(Al・Cu合金等)を用いることが好ましい。
なお、基板10の表面には、下地絶縁膜として酸化シリコン膜(SiO)等を形成してもよい。また、図3では、配線パターンが1層のみ形成された構造について説明しているが、2層や3層構造であってもよい。また、配線材料は、AlやAl合金のみに限定することなく、Al等の低抵抗金属をTiやTi化合物によって積層させたサンドイッチ構造でもよい。このようにすれば、Al配線に対するバリア性や耐ヒロック性を高めることができる。
次に、配線パターン11上に樹脂絶縁膜16を形成する。当該樹脂絶縁膜16は、アクリル樹脂によって形成されることが好ましく、スピンコート法等の液相法を用いることにより高精度な平坦性が得られた層間絶縁膜を形成することができる。更に、マスクを介した露光やフォトリソグラフィ法によって層間絶縁膜16にTFT接続部14及び有機EL接続部15を形成するための開口部を形成する。
次に、無電解メッキ法を用いてTFT接続部14を形成する。当該TFT接続部14は、所謂バンプである。
まず、メッキ成長させるためのバッド表面の濡れ性向上、及び残さを除去するために、フッ酸と硫酸を含有した水溶液中に含浸する。その後、水酸化ナトリウムを含むアルカリ性水溶液に加温した中に浸漬し、表面の酸化膜を除去する。その後、ZnOを含有したジンケート液中に浸漬してパッド表面をZnに置換する。その後、硝酸水溶液に浸漬し、Znを剥離し、再度ジンケート浴中に浸漬し、緻密なZn粒子をAl表面に析出させる。その後、無電解Niメッキ浴に浸漬し、Niメッキを形成する。メッキ高さは2μm〜10μm程度析出させる。ここで、メッキ浴は次亜リン酸を還元剤とした浴であるため、リン(P)が共析する。最後に置換Auメッキ浴中に浸漬し、Ni表面をAuにする。Auは0.05μm〜0.3μm程度に形成する。Au浴はシアンフリータイプを用いて浸漬を行う。
このようにしてパッド上にNi−Auバンプ(TFT接続部14)が形成される。また、Ni−Auメッキバンプ上に、半田やPbフリー半田を、例えばSn−Ag−Cu系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはQDR機構を有しており、最下面からN2バブリングを行う。バブリング方法は、テフロン(登録商標)のチューブ等に穴を開け、N2を出す方法や、焼結体等を通じてN2を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
次に、有機EL接続部15を形成する。ここでは、公知の成膜方法が用いられる。例えば、気相法を用いる場合には、CVD法、スパッタ法、蒸着法、イオンプレーティング法等、半導体製造工程で用いられる種種の方法が挙げられる。
また、液相法を用いて有機EL接続部15を形成してもよい。この場合、金属微粒子と溶媒とを混合させた分散液を材料液体として採用する。具体的な液相法としては、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等が挙げられる。
このような一連の工程を経て、配線基板3の製造工程が終了となる。
(TFTの転写工程)
次に、図4から図6を参照して、上記の配線基板3と基礎基板40とを貼り合わせて、TFT13を配線基板3に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にSUFTLA(Surface Free Technology by Laser Ablation)(登録商標)を用いて行われる。
図4に示すように、基礎基板40を反転し、また、TFT13とTFT接続部14との間に異方性導電粒子(ACP)を含有する導電性ペースト17を塗布し、基礎基板40と配線基板3とを貼り合わせる。
次に、図5に示すように、導電性ペースト17が塗布された部分のみを局所的に、かつ、基礎基板40の裏面側(TFT非形成面)から、レーザ光LAを照射する。すると、剥離層41の原子や分子の結合が弱まり、また、剥離層41内の水素が分子化し、結晶の結合から分離され、即ち、TFT13と基礎基板40との結合力が完全になくなり、レーザ光LAが照射された部分のTFTを容易に取り外すことが可能となる。
次に、図6に示すように、基礎基板40と配線基板3とを引き離すことにより、基礎基板40上からTFTが除去されると共に、当該TFT13が配線基板3に転写される。なお、TFT13の端子は、上記のTFT接続部14及び導電性ペースト17を介して、配線パターン11に接続されている。
(機能層の形成工程)
次に、図7から図10を参照して、機能層5の形成方法について説明する。
上述したように機能層5は、保護層30と、保護層30に形成されたスルーホール30aと、バンプ32と、導電性ペースト34を含む封止層31と、を順次形成することにより形成される。
まず、図7に示すように、配線基板3上のTFT13や有機EL接続部15を完全に覆うように保護層30を形成する。
保護層30の材料としては、エポキシ樹脂や、アクリル樹脂等の各種樹脂材料を採用することが好ましく、本実施形態においては感光性アクリル樹脂を採用する。このような感光性アクリル樹脂を採用することにより、後述のUV露光によってスルーホール30aを容易に形成することが可能なので特に好ましい。
なお、このような保護層30は、無機化合物材料を上述の気相法を用いて形成されたものであってもよい。
次に、保護層30を形成した後に、保護層30の上方から平板を押し付けることによって保護層30表面の平坦化を施す。ここでは、TFT13が破壊されない程度の押圧力で押し付けることが好ましい。なお、ローラを保護層30上に転がして、当該保護層30の平坦化を施してもよい。
次に、真空雰囲気において、保護層30上に離型剤を塗布すると共に、スルーホール30aのパターンを有するマスクを貼り付ける。更に、この状態で加熱処理(ベーキング)を施して、アクリル樹脂を仮硬化させる。
更に、マスクが形成された状態でUV露光を行い、マスクを剥離し、現像を行うことで、図8に示すように保護層30にスルーホール30aが形成される。
次に、図9に示すようにバンプ32を形成する。
本実施形態のバンプ32は、無電解メッキ法を用いることによって形成される。当該バンプ32は、先に記載した無電解メッキ法によるTFT接続部14の製造工程と同じ工程によって形成される。
なお、無電解メッキ法以外にも、銀ペーストをスルーホール30a内に塗布する方法が挙げられる。この方法においては、スルーホール30a内に銀ペーストが収納されるので、後述する配線基板3と電気光学基板4との貼り合わせ工程において銀ペーストの変形が生じることなく、バンプ32を形成することが可能となる。
また、銀ペーストを塗布する方法以外にも、半田をスルーホール30aに設ける方法を用いてもよく、この場合でも配線基板3と電気光学基板4とを良好に導通させることが可能となる。
次に、図10に示すように、導電性ペースト34を含む封止層31を形成する。
このように封止層31に導電性ペースト34を含ませることにより、後述する配線基板3と電気光学基板4との貼り合わせ工程を施した場合に、導電性ペースト34に含まれる導電性粒子を介してバンプ32と陰極25とが電気的に導通接触される。
また、封止層31は、ガスバリア性が高い材料を用いて形成されるものであり、また、当該封止層31内には配線基板3と電気光学基板4とを強固に接着するための接着剤が含まれている。
なお、導電性ペースト34の代えて、導電性フィルムを封止層31内に設けてもよい。
(配線基板と有機EL基板の貼り合わせ工程)
次に、図11を参照し、上述の配線基板3と有機EL基板4とを貼り合わせて、最終的に図1に示す有機EL装置1を形成する工程について説明する。
図11に示す有機EL基板4は、透明基板20上に、有機EL素子21と、絶縁膜22と、陰極25とが順に形成された後に、上下反転させたものである。
そして、有機EL基板4に対向する位置に上述の配線基板3を配置し、貼り合わせ、両基板を押圧する。すると、陰極25とバンプ32とが導電性ペーストの導電性粒子を介して電気的に導通接触される。
更に、封止層31に含まれる接着剤によって、配線基板3と有機EL基板4とは強固に接着される。
特に、本実施形態では、保護層30を設けた構成となっているので、当該貼り合わせ工程を施すことによるTFT13の剥離や破壊が生じることがない。従って、貼り合わせのための押圧力を充分に加えることができるので、配線基板3と有機EL基板4とは反りが生じることがない。
また、封止層31を介して配線基板3と有機EL基板4とが接着されることから、有機EL素子21に対する水分や酸素の浸入が抑制される。
図11に示したように、両基板を貼り合わせたのちに、基板周辺部を封止剤等によって封止することにより、図1に示した有機EL装置1が完成となる。
この有機EL装置1は、有機EL基板4における配線基板3側から、順に陰極25、有機EL素子、正孔注入/輸送層、陽極が配置された、透明基板20側から発光光を取り出すトップエミッション型の有機EL装置となる。
上述したように、有機EL装置1の製造方法においては、保護層30を形成することにより、配線基板3と有機EL基板4とを貼り合わせるための十分な押圧力を両基板に加えることが可能となるので、これによって基板の反りの発生を防止でき、バンプ32の変形を抑制でき、一定のギャップ間隔で両基板を保持できる。
また、当該保護層30によって、TFT13の主要部が封止層31と接触することなく保護されるので、TFT13の剥離や破壊を防止できる。
従って、背景技術に示したように、導電性部材を介して発光機能素子と駆動素子とを導通接合し、電気光学基板と駆動回路基板との間に封止樹脂を外周から充填する場合と比較して、確実に当該背景技術の問題点を解決することができる。
また、保護層30の表面の平坦化が施されるので、配線基板3と有機EL基板4とを貼り合わせた際の両基板間のギャップを確実に一定間隔に保持することができる。従って、上述の効果を更に促進させることができる。
また、保護層30に対して、TFT13のみを保護層によって覆われた状態で、有機EL接続部15に対応した位置にスルーホール30aを形成することができる。更に、当該有機EL接続部15のみにTFT13と陰極25及び有機EL素子21とを導通接続するバンク32を形成することができる。
従って、上述の保護層32を形成することによる効果を損なうことなく、TFT13と陰極25及び有機EL素子21とを導通接続することができる。
また、スルーホール30aのパターンが形成されたマスクを介して保護層30に露光を行うので、所望のパターンに応じてUV光が照射される部位と照射されない部位とを選択的に形成することができる。
従って、UV光に対する光反応性樹脂、例えば、光硬化性樹脂材料や、光が照射された部位を除去可能とする樹脂材料を適宜保護層30として用いることができる。
また、スルーホール30a内に形成されるバンク32はメッキ法によって形成され、特に電解メッキ法によって形成されるので、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性を得ることができる。また、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能となる。
また、保護層30上に封止層31を形成し、配線基板3と有機EL基板4とを封止するので、当該配線基板3と有機EL基板4とを確実に接着及び封止することができる。
また、封止層31内には、導電性ペースト34が含まれているので、上述の効果を奏すると共に、バンク32とTFT13又は有機EL素子21との電気的接続を確実に得ることができる。
(有機EL装置の第2実施形態)
次に、図12を参照し、有機EL装置の第2実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
本実施形態では、図12に示すように、有機EL基板4に保護膜30と、スルーホール30aと、バンク32とを設けた構成となっている。即ち、配線基板3と有機EL基板4のそれぞれにおいて、両基板が対向する側の面(第1及び第2機能素子形成面)に保護層30が形成されている。
図12に示すように、有機EL装置1’は、上記実施形態の機能層5に代えて機能層5’を備えた構成となっている。
機能層5は、配線基板3側に設けられた保護層と30と、配線基板3と有機EL基板4とを接着及び封止する封止層31と、保護層30の一部に設けられたスルーホール(開口部)30a内に形成されたバンプ(導通部)32とを有すると共に、有機EL基板4側に設けられた保護層と30’と、保護層30’の一部に設けられたスルーホール(開口部)30a’内に形成されたバンプ(導通部)32’とを更に具備する構成となっている。
そして、バンプ32、32’は、封止層31に含まれる導電性粒子を介して電気的に接触している。
このようにすれば、配線基板3及び有機EL基板4のそれぞれにおいて、TFT13と、陰極25及び有機EL素子21が保護層30、30’によって被覆されるので、配線基板3と有機EL基板4との貼り合わせ工程において、TFT13と、陰極25及び有機EL素子21が剥離又は破壊されることがない。
従って、上述の実施形態における効果を奏すると共に、陰極25及び有機EL素子21を確実に保護することができる。
(スルーホール形成方法の別の形態)
上記の実施形態においては、感光性アクリル樹脂からなる保護層30にマスクを配置し、当該マスクを介した露光を行うことによってスルーホール30aを形成している。
このようなマスクを用いた方法を限定することなく、スルーホール30aのパターンが形成された型体を保護層30に押圧することにより、当該保護層30にスルーホール30aを形成してもよい。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。
本実施形態では、図7に示した配線基板30を流用し、図13を参照して説明する。
図7に示すように、配線基板3にはアクリル樹脂やエポキシ樹脂からなる保護層30が形成されている。ここで、用いられる材料としては、感光性材料を使用する必要がなく、後述の型押し工程によって好適に塑性変形する、粘度が比較的低い樹脂材料を採用することが好ましい。
そして、図13に示すように、保護層30の上方から型体50を押し付ける。
ここで型体50とは、保護層30に所定の形状を転写するための型が形成されたものを意味するものであり、具体的は、スルーホール30aを形成するための凸部50aが形成されたものである。
このようにすれば、型体50を保護層30に押圧することによってスルーホール30aに相当する凸部50aが保護層30表面から保護層30底面まで達し、そして、型体50を保護層30から抜くことにより凸部形状を保護層30に転写させることができる。これによって、図8に示すように保護層30にスルーホール30aを形成することができる。
従って、上記実施形態の図8に示すスルーホール30aの形成方法よりも製造工程が極めて簡略化される。
なお、型体50が好適に抜き出しできるように、凸部50aの側面にテーパが形成されていてもよい。
また、回転可能なローラに巻回されたベルトに型体50を取り付けて、ローラの回転に伴ってベルトを走査し、そして型体50を環状に移動させながら、かつ、配線基板3をコンベア等によって移動させながら、型体50を保護層30に押圧させてよい。この場合、連続的に型体50を移動させながら、型体50を保護層30に押し付けることができるので、配線基板3の大量生産が可能となる。
また、更に、型体50の凹部50bに保護層30の表面を平坦化するための平坦面が形成されていれば、保護層30表面の平坦性が比較的劣る場合であっても、上記の凸部50a及び凹部50bを有する型体50を押圧することにより、上記のように凸部50aがスルーホール30aを形成し、更に凹部50bが保護層30表面に接触することで平坦化を行う。即ち、スルーホール30aの形成と保護層30の平坦化を同時に行うことができるので、保護層30表面を平坦化する工程を省くことができ、従って、工程の簡略化による製造コストの低減を達成できる。
(配線基板と有機EL基板との他の接合方法)
上述の実施形態では、スルーホール30aにバンク32を形成する工程を用いて電気光学装置1を製造しているが、本実施形態では、スルーホール30a内に導電性粒子を配置する方法を採用している。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。
図14にスルーホール30a近傍の拡大図を示したように、スルーホール30aには、導電性粒子103(導通部)が複数配置されており、当該導電性粒子103は、ポリスチレンからなる樹脂球体100と、その表面に蒸着によって形成した金等の導電膜101によって形成されている。そして、導電性粒子103の直径は、保護膜30の膜厚よりも大きくなっている。
そして、上述の実施形態に記載したように、配線基板3と有機EL基板4とを貼り合わせて強固に押圧することにより、ポリスチレンからなる樹脂球体100は潰れ、導電膜101は有機EL接続部15と陰極25とを電気的に接続させる。
従って、このような導電性微粒子103をスルーホール30a内に配置させることによって、上述の実施形態と同様の効果が得られる。
更に、無電解メッキ処理等の複雑な工程を用いることなく電気光学装置を製造することができる。
本発明の電気光学装置の第1実施形態の要部構成を示す断面図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第1実施形態の製造工程を説明するための説明図。 本発明の電気光学装置の第2実施形態の要部構成を示す断面図。 本発明のスルーホール形成方法の別の形態を説明するための拡大図。 本発明の配線基板と有機EL基板との接合方法を説明するための拡大図。
符号の説明
1…有機EL装置(電気光学装置)
2…基板接合体
3…配線基板(第1基板、駆動回路基板)
4…有機EL基板(第2基板、電気光学基板)
13…TFT(第1機能素子、駆動素子)
15…有機EL接続部(端子部)
21…有機EL素子(発光機能素子)
25…陰極(第2機能素子、発光機能素子)
30…保護層
30a…スルーホール(開口部)
31…封止層
32…バンプ(導通部)
34…導電性ペースト
50…型体
103…導電性粒子(導通部)

Claims (2)

  1. 複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された複数の駆動素子を備える駆動回路基板とを貼り合わせることによって電気光学装置を製造する方法であって、
    前記電気光学基板の前記発光機能素子が形成された側に第1の保護層を形成するとともに該第1の保護層を平坦化する工程と、
    前記回路基板の前記駆動素子が形成された側に第2の保護層を形成するとともに該第2の保護層を平坦化する工程と、
    前記電気光学基板の前記保護層と前記回路基板の前記保護層とを対向させて貼り合わせる工程と、
    を有し、
    前記電気光学基板と前記回路基板とを貼り合わせる工程は、前記電気光学基板の前記発光機能素子が形成された側に、前記発光機能素子に接続してなる第1の導通部を前記第1の保護層よりも突出させて形成するとともに、前記駆動回路基板の前記駆動素子が形成された側に、前記駆動素子に接続してなる第2の導通部を前記第2の保護層よりも突出させて形成し、前記第1の導通部と前記第2の導通部との間隔が、前記第1の保護層と前記第2の保護層との間隔よりも小さく設定された状態で、対向配置された前記電気光学基板と前記回路基板とを異方性導電膜を介して貼り合わせ、前記第1の導通部と前記第2の導通部とを導通させる工程であることを特徴とする電気光学装置の製造方法。
  2. 複数の発光機能素子を備える電気光学基板と、前記複数の発光機能素子の各々に対応した位置に配設された駆動素子を備える駆動回路基板とが貼り合わせされた電気光学装置であって、
    前記電気光学基板の前記発光機能素子が形成された側に、表面が平坦化された第1の保護層が前記発光機能素子を覆って形成され、前記回路基板の前記駆動素子が形成された側には、表面が平坦化された第2の保護層が前記駆動素子を覆って形成されており、
    前記電気光学基板と前記回路基板とが、対向配置された前記第1及び第2の保護層の間に設けられた封止層を介して貼り合わされ、
    前記電気光学基板の前記第1の保護層における前記発光機能素子に導通する端子部に対応した位置に第1の開口部が形成され、前記回路基板の前記第2の保護層における前記駆動素子に導通する端子部に対応した位置に第2の開口部が形成されており、
    前記電気光学基板の開口部と前記回路基板の開口部とが、互いに対向する位置に形成されており、
    前記電気光学基板の前記第1の開口部及び前記回路基板の前記第2の開口部に、前記発光機能素子と前記駆動素子とを導通させるための導通部が設けられており、
    前記電気光学基板の第1の導通部と前記回路基板の第2の導通部とが、前記封止層に含まれる異方性導電性ペースト又は異方性導電性フィルムを介して電気的に接続されており、
    前記第1の導通部は前記第1の保護層よりも前記回路基板側に突出して形成され、前記第2の導通部は前記第2の保護層よりも前記電気光学基板側に突出して形成されており、
    前記封止層は、前記第1及び第2の導通部が電気的に接続される領域において、前記第1及び第2の保護層が対向する領域よりも薄い層厚に形成されていることを特徴とする電気光学装置。
JP2003347129A 2003-10-06 2003-10-06 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 Expired - Fee Related JP3849680B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003347129A JP3849680B2 (ja) 2003-10-06 2003-10-06 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
CNA2004100117810A CN1606180A (zh) 2003-10-06 2004-09-29 基板接合体及其制法、电光学装置的制法、及电光学装置
US10/959,036 US7354803B2 (en) 2003-10-06 2004-10-05 Method for manufacturing substrate conjugate, substrate conjugate, method for manufacturing electro-optical apparatus, and electro optical apparatus
KR1020040079410A KR100676012B1 (ko) 2003-10-06 2004-10-06 기판 접합체의 제조 방법, 기판 접합체, 전기 광학 장치의제조 방법 및 전기 광학 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347129A JP3849680B2 (ja) 2003-10-06 2003-10-06 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置

Publications (2)

Publication Number Publication Date
JP2005114916A JP2005114916A (ja) 2005-04-28
JP3849680B2 true JP3849680B2 (ja) 2006-11-22

Family

ID=34539821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347129A Expired - Fee Related JP3849680B2 (ja) 2003-10-06 2003-10-06 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置

Country Status (4)

Country Link
US (1) US7354803B2 (ja)
JP (1) JP3849680B2 (ja)
KR (1) KR100676012B1 (ja)
CN (1) CN1606180A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142054A (ja) * 2003-11-07 2005-06-02 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101202035B1 (ko) 2005-12-12 2012-11-16 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP5076925B2 (ja) * 2007-04-11 2012-11-21 セイコーエプソン株式会社 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
KR101301180B1 (ko) * 2008-11-21 2013-08-28 엘지디스플레이 주식회사 듀얼플레이트 방식의 유기전계 발광소자 및 그 합착 방법
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101565377B1 (ko) * 2009-07-13 2015-11-03 엘지디스플레이 주식회사 듀얼 패널 타입 유기전계 발광소자
KR101596964B1 (ko) * 2009-09-30 2016-02-24 엘지디스플레이 주식회사 유기전계발광표시장치
JP2011153190A (ja) * 2010-01-26 2011-08-11 Nitto Denko Corp 導電性粘着テープ
DE102010023550B4 (de) * 2010-06-03 2015-02-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beleuchtungselement
WO2013108657A1 (ja) * 2012-01-17 2013-07-25 ソニー株式会社 半導体装置の製造方法
JP5851906B2 (ja) 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2014229356A (ja) * 2013-05-17 2014-12-08 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
JP6119718B2 (ja) * 2013-11-19 2017-04-26 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
KR102119453B1 (ko) * 2013-12-18 2020-06-05 엘지디스플레이 주식회사 유기발광표시장치
KR102299113B1 (ko) * 2015-06-02 2021-09-07 삼성디스플레이 주식회사 표시 장치
KR102347961B1 (ko) * 2016-10-28 2022-01-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN106450044B (zh) * 2016-11-28 2019-02-12 武汉华星光电技术有限公司 Oled器件的制作方法及oled器件
CN109037270B (zh) * 2018-07-26 2021-05-04 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878622A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 半導体装置の製造方法
JPH09181491A (ja) * 1995-12-27 1997-07-11 Toshiba Corp 半導体装置の実装方法及び実装構造
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP2001282123A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 表示装置およびその製造方法
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3525102B2 (ja) * 2000-08-10 2004-05-10 シャープ株式会社 液晶表示パネルの製造方法
JP2003082633A (ja) 2001-09-10 2003-03-19 Sanyo Chem Ind Ltd 水性液状物用ゲル化材及びゲル化材を用いた土のう代替品
JP4329022B2 (ja) * 2001-12-18 2009-09-09 セイコーエプソン株式会社 発光装置、電気光学装置、電子機器、および発光装置の製造方法
JP2003208108A (ja) * 2002-01-10 2003-07-25 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
KR100472854B1 (ko) * 2002-07-18 2005-03-10 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100482161B1 (ko) 2002-08-13 2005-04-14 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
US6835589B2 (en) * 2002-11-14 2004-12-28 International Business Machines Corporation Three-dimensional integrated CMOS-MEMS device and process for making the same
TWI242274B (en) * 2003-02-27 2005-10-21 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package and method for fabricating the same
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates

Also Published As

Publication number Publication date
JP2005114916A (ja) 2005-04-28
US7354803B2 (en) 2008-04-08
US20050095409A1 (en) 2005-05-05
CN1606180A (zh) 2005-04-13
KR20050033488A (ko) 2005-04-12
KR100676012B1 (ko) 2007-01-29

Similar Documents

Publication Publication Date Title
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
TW201701440A (zh) 封裝結構
US7326639B2 (en) Method for manufacturing a semiconductor substrate and method for manufacturing an electro-optical device with electroless plating
JP4506460B2 (ja) 有機エレクトロルミネッセンス装置の製造方法及び電子機器
JP4581664B2 (ja) 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
US7521797B2 (en) Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP3925489B2 (ja) 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法
JP2005114917A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005316275A (ja) 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005175170A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造
JP2005134453A (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2005136184A (ja) 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置
JP2005109000A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005129836A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005129835A (ja) 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置
JP2005175002A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005129834A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005268500A (ja) 配線基板の製造方法、配線基板及び電気光学装置
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2006080182A (ja) 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。
JP2005183445A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005106981A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050729

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050819

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees