JP2005259866A - 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 - Google Patents
基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 Download PDFInfo
- Publication number
- JP2005259866A JP2005259866A JP2004067242A JP2004067242A JP2005259866A JP 2005259866 A JP2005259866 A JP 2005259866A JP 2004067242 A JP2004067242 A JP 2004067242A JP 2004067242 A JP2004067242 A JP 2004067242A JP 2005259866 A JP2005259866 A JP 2005259866A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic element
- electronic
- element group
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 197
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 230000005693 optoelectronics Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 67
- 238000012546 transfer Methods 0.000 claims description 25
- 229920005992 thermoplastic resin Polymers 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 22
- 238000009736 wetting Methods 0.000 abstract description 10
- 239000002585 base Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 239000010931 gold Substances 0.000 description 15
- 239000011135 tin Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 238000003892 spreading Methods 0.000 description 10
- 230000007480 spreading Effects 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- -1 for example Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Wire Bonding (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 転写を目的としない電子素子への接合材の濡れ広がりを回避させる転写用基板及び薄膜素子の実装方法を提供する。
【解決手段】 第１基板上に互いに隣接して形成した複数の電子素子からなる電子素
子群を、第２基板上に形成した導電部上に一括して転写、接合する接合工程を有し、前記接合工程に先だって、前記第１基板、前記第２基板の少なくともいずれか一方の接合面に対して、前記電子素子群と前記導電部とを接合するための接合材を配置する接合材配置工程と、により基板接合体を製造する。
【選択図】 図４
Description
本発明は、基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス（Electro-Luminescence、以下、ＥＬと称する。）装置等の半導体応用装置においては、落下による基板の破損等の防止又は低コスト化を図る等の理由から下地基板にはプラスチック基板が広く利用される。
しかしながら、パネル型の表示装置に用いられる薄膜トランジスタ（Thin Film Tran
sistor、以下、ＴＦＴと称する。）は、高温プロセスの過程を経て製造される。そのため、上述したプラスチック基板上にＴＦＴを形成する場合、又は有機ＥＬ素子等の回路 素子を形成する場合には、熱による基板の変形、回路素子の破壊等により素子寿命の低下を招き、半導体応用装置を製造することが困難となる。
sistor、以下、ＴＦＴと称する。）は、高温プロセスの過程を経て製造される。そのため、上述したプラスチック基板上にＴＦＴを形成する場合、又は有機ＥＬ素子等の回路 素子を形成する場合には、熱による基板の変形、回路素子の破壊等により素子寿命の低下を招き、半導体応用装置を製造することが困難となる。
そこで、近年では、まず、高温プロセスを含む従来の半導体製造技術を利用してＴＦＴ等の電子素子（電子デバイス）を耐熱性の基礎基板上に製造する。そして、基礎基板と配線基板とを接合材を介して接合し貼り合わせ、基礎基板から電子素子を剥離し、プラスチック基板からなる配線基板上に電子素子を転写する技術が提案されている。この方法によれば、高温プロセスを経ることなく、プラスチック基板上にＴＦＴ等の電子素子を形成することが可能となり、高温プロセスによるプラスチック基板の変形等を回避することが可能となる。これらの転写技術は、例えば特許文献１〜特許文献３に詳細に説明されている。
特開平１０−１２５９２９号公報
特開平１０−１２５９３０号公報
特開平１０−１２５９３１号公報
ところで、上述した転写技術において、大型ディスプレイに用いる電子素子基板等を安価に製造する場合には、必要以上の接合材を用いるのを避ける必要があり、ディスペンサー又は印刷法等によって配線基板上に微量の接合材を配置する。しかし、このディスペンサー又は印刷法等による配置方法では、配線基板上に微量の接合材を配置することが困難である。また、基礎基板と配線基板の接合面は矩形をしており、この接合面に配置され、加圧される接合材は同心円状に濡れ広がる。そのため、接合材は、接合面の角部に濡れ広がりにくいという問題があった。さらに、同心円状に濡れ広がる接合材は接合面からはみ出し、隣接する電子素子に接合材を付着させてしまうという問題があった。これらの結果、基礎基板に形成された電子素子を配線基板に転写する際に、転写を行う電子素子以外の隣接する電子素子にまで接合材が濡れ広がってしまうため（はみ出し）、転写を目的としない電子素子を剥離又は破壊してしまう場合がある。そこで、基礎基板上に形成する各電子素子の間隔をあけて形成し、隣接する電子素子に対する接合材の濡れ広がり（はみ出し）を回避する方法が提案されている。しかしながら、この方法では基礎基板上に形成可能な電子素子数が減少し、結果として全体的な電子素子の生産量が減少してしまい、電子素子の製造コストが上昇してしまうという問題が生じる。
本発明は、上記課題に鑑みてなされたものであり、基礎基板上に形成された電子素子を配線基板に転写する際に、転写を目的としない電子素子への接合材の濡れ広がり（はみ出し）を回避することが可能な電子素子転写用基板、基板接合体の製造方法、電気光学装置並びに電子機器を提供することを目的とする。
本発明は、上記課題を解決するために、第１基板上に互いに隣接して形成した複数の
電子素子からなる電子素子群を、第２基板上に形成した導電部上に一括して転写、接合する接合工程を有し、前記接合工程に先だって、前記第１基板、前記第２基板の少なくともいずれか一方に、前記電子素子群と前記導電部とを接合するための接合材を配置する接合材配置工程を有することを特徴とする。
このような構成によれば、第１基板上に互いに隣接して形成した複数の電子素子か
らなる電子素子群を用いるため、単一の電子素子のみを第２基板に転写する場合と比較して、接合面の面積を大きくすることができる。そのため、第２基板に接合材を配置し、第１基板と第２基板とを接合する際に、隣接する電子素子に対する接合材の濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、第１基板から電子素子群を剥離する際に、隣接する電子素子群を破壊又は剥離することを回避することができる。また、上述したように隣接する電子素子郡の破壊等を回避することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造工程時間の短縮を図ることが可能となる。
電子素子からなる電子素子群を、第２基板上に形成した導電部上に一括して転写、接合する接合工程を有し、前記接合工程に先だって、前記第１基板、前記第２基板の少なくともいずれか一方に、前記電子素子群と前記導電部とを接合するための接合材を配置する接合材配置工程を有することを特徴とする。
このような構成によれば、第１基板上に互いに隣接して形成した複数の電子素子か
らなる電子素子群を用いるため、単一の電子素子のみを第２基板に転写する場合と比較して、接合面の面積を大きくすることができる。そのため、第２基板に接合材を配置し、第１基板と第２基板とを接合する際に、隣接する電子素子に対する接合材の濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、第１基板から電子素子群を剥離する際に、隣接する電子素子群を破壊又は剥離することを回避することができる。また、上述したように隣接する電子素子郡の破壊等を回避することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造工程時間の短縮を図ることが可能となる。
本発明の基板接合体の製造方法は、前記第１基板、前記第２基板の少なくともいず
れか一方に凸部を設けた後、前記凸部に囲まれた領域の内側に前記接合材を配置することを特徴とする。
このような構成によれば、第１基板上と第２基板とを接合材を介して接合する際に、第１基板又は第２基板のいずれか一方に凸部を設けるため、接合材は、凸部の濡れ性によって凸部の外周部にも濡れ広がる。そのため、接合材は接合面の周縁部に対しても均一に濡れ広がる。これにより、従来においては、接合材は最初に配置した箇所を中心として同心円状に濡れ広がるため、接合面の一部の周縁部には濡れ広がらず、その余分な接合材が隣接する電子素子へ濡れ広がってしまったが（はみ出し）、凸部を設けることで、凸部自身が持つ濡れ性により接合材は周縁部に均一に濡れ広がり、隣接する電子素子への濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、第１基板からから電子素子群をを剥離する際に、隣接する電子素子の破壊等を回避することが可能となる。また、上述したように隣接する薄膜素子の破壊等を防止することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造コスト時間の短縮を図ることが可能となる。
れか一方に凸部を設けた後、前記凸部に囲まれた領域の内側に前記接合材を配置することを特徴とする。
このような構成によれば、第１基板上と第２基板とを接合材を介して接合する際に、第１基板又は第２基板のいずれか一方に凸部を設けるため、接合材は、凸部の濡れ性によって凸部の外周部にも濡れ広がる。そのため、接合材は接合面の周縁部に対しても均一に濡れ広がる。これにより、従来においては、接合材は最初に配置した箇所を中心として同心円状に濡れ広がるため、接合面の一部の周縁部には濡れ広がらず、その余分な接合材が隣接する電子素子へ濡れ広がってしまったが（はみ出し）、凸部を設けることで、凸部自身が持つ濡れ性により接合材は周縁部に均一に濡れ広がり、隣接する電子素子への濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、第１基板からから電子素子群をを剥離する際に、隣接する電子素子の破壊等を回避することが可能となる。また、上述したように隣接する薄膜素子の破壊等を防止することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造コスト時間の短縮を図ることが可能となる。
前記電子素子群を構成する複数の電子素子が、４個の電子素子からなり、前記４個の電子素子を隣接して２行２列の状態で前記第１基板上に配置するとともに、前記第２基板上の導電部を前記４個の電子素子の位置に対応して配置することを特徴とする。
一般的な表示装置は、複数のマトリクス状に配置された画素から構成されている。従って、上述した製造方法により製造される基板接合体によって表示装置を構成する場合、電子素子群は４個の電子素子から構成され２行２列に配置されているため、この４個から構成される電子素子群を隣接する４個の画素のスイッチング素子等に用いることができる。これにより、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
一般的な表示装置は、複数のマトリクス状に配置された画素から構成されている。従って、上述した製造方法により製造される基板接合体によって表示装置を構成する場合、電子素子群は４個の電子素子から構成され２行２列に配置されているため、この４個から構成される電子素子群を隣接する４個の画素のスイッチング素子等に用いることができる。これにより、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
前記電子素子群を構成する複数の電子素子が２個の電子素子からなり、前記２個の電子素子を隣接して前記第１基板上に配置するとともに、前記第２基板上の導電部を前記２個の電子素子の位置に対応して配置することを特徴とする。
一般的な表示装置は、複数のマトリクス状に配置された画素から構成されている。従って、上述した製造方法により製造される基板接合体によって表示装置を構成する場合、電子素子群は２個の電子素子から構成され配置されているため、この２個から構成される電子素子群を隣接する２個の画素のスイッチング素子等に用いることができる。これにより、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
一般的な表示装置は、複数のマトリクス状に配置された画素から構成されている。従って、上述した製造方法により製造される基板接合体によって表示装置を構成する場合、電子素子群は２個の電子素子から構成され配置されているため、この２個から構成される電子素子群を隣接する２個の画素のスイッチング素子等に用いることができる。これにより、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
前記接合材は、熱可塑性樹脂を含むことを特徴とする。
このような構成によれば、電子素子群を配線基板に転写配置した後であっても欠陥が生じた場合には、電子素子群を配線基板から容易に取り外すことが可能となる。すなわち、接合材を加熱して熱可塑性樹脂を軟化・溶融させることで、配線基板上に転写された電子素子群の取り外しが可能となる。また、取り外した電子素子群は、修理などを経て再利用することが可能となる。
このような構成によれば、電子素子群を配線基板に転写配置した後であっても欠陥が生じた場合には、電子素子群を配線基板から容易に取り外すことが可能となる。すなわち、接合材を加熱して熱可塑性樹脂を軟化・溶融させることで、配線基板上に転写された電子素子群の取り外しが可能となる。また、取り外した電子素子群は、修理などを経て再利用することが可能となる。
本発明の基板接合体の製造方法に用いる電子素子転写用基板であって、基板本体上に
剥離層が形成され、前記剥離層上に互いに隣接された複数の電子素子からなる電子素子群が形成されていることを特徴とする。
このような構成によれば、剥離層上に互いに隣接して形成した複数の電子素子か
らなる電子素子群が形成されているため、単一の電子素子のみを第２基板上に転写する場合と比較して、接合面の面積を大きくすることができる。そのため、第２基板に接合材を配置し、電子素子転写用基板と第２基板とを接合する際に、隣接する電子素子に対する接合材の濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、電子素子転写用基板から電子素子群を剥離する際に、隣接する電子素子群を破壊又は剥離することを回避することができる。また、上述したように隣接する電子素子郡の破壊等を回避することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造工程時間の短縮を図ることが可能となる。
剥離層が形成され、前記剥離層上に互いに隣接された複数の電子素子からなる電子素子群が形成されていることを特徴とする。
このような構成によれば、剥離層上に互いに隣接して形成した複数の電子素子か
らなる電子素子群が形成されているため、単一の電子素子のみを第２基板上に転写する場合と比較して、接合面の面積を大きくすることができる。そのため、第２基板に接合材を配置し、電子素子転写用基板と第２基板とを接合する際に、隣接する電子素子に対する接合材の濡れ広がり（はみ出し）を回避することができる。その結果、電子素子群を転写後、電子素子転写用基板から電子素子群を剥離する際に、隣接する電子素子群を破壊又は剥離することを回避することができる。また、上述したように隣接する電子素子郡の破壊等を回避することができるため、余分な製造コストを削減することができ、低コスト化を図ることが可能となる。さらに、複数の電子素子を一括して第２基板に転写することができるので製造工程時間の短縮を図ることが可能となる。
本発明の基板接合体は、上記基板接合体の方法により製造されることを特徴とする。また、電気光学装置は、上記基板接合体を備えたことを特徴とする。例えば、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等を挙げることができる。また、本発明の電子機器は、上記電気光学装置を備えることを特徴とする。
このような構成によれば、表示品質に優れた電気光学装置又は電子機器を提供することができる。
このような構成によれば、表示品質に優れた電気光学装置又は電子機器を提供することができる。
以下、本実施の形態について図面を参照して詳細に説明する。
[電子素子転写用基板の構造]
図１（ａ）は、本実施の形態の電子素子転写用基板１８の概略構成図である。図１（ｂ）は、図１（ａ）に示す電子素子転写用基板１８をＡ―Ａ´に沿って切断したときの断面図である。図１（ａ）及び（ｂ）に示すように、電子素子転写用基板１８は、基礎基板１０（第１基板）と、基礎基板１０上に積層される剥離層１２と、剥離層１２上に形成される複数の薄膜トランジスタ１４（電子素子）とを備えている。なお、基礎基板１０は、上記ＴＦＴ１４の製造工程、ＴＦＴ１４を後述する配線基板に貼り合わせ及び転写する工程において使用されるものであり、電気光学装置３０の構成要素として使用されるものではない。
[電子素子転写用基板の構造]
図１（ａ）は、本実施の形態の電子素子転写用基板１８の概略構成図である。図１（ｂ）は、図１（ａ）に示す電子素子転写用基板１８をＡ―Ａ´に沿って切断したときの断面図である。図１（ａ）及び（ｂ）に示すように、電子素子転写用基板１８は、基礎基板１０（第１基板）と、基礎基板１０上に積層される剥離層１２と、剥離層１２上に形成される複数の薄膜トランジスタ１４（電子素子）とを備えている。なお、基礎基板１０は、上記ＴＦＴ１４の製造工程、ＴＦＴ１４を後述する配線基板に貼り合わせ及び転写する工程において使用されるものであり、電気光学装置３０の構成要素として使用されるものではない。
基礎基板１０としては、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等を使用することも可能である。
剥離層１２は、上述した基礎基板１０上に積層され、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」）を生じさせる材料からなる。すなわち、一定の強度の光を剥離層１２に照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層１２に含有されていた成分が気体となって放出され分離に至る場合と、剥離層１２が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
従って、この基礎基板１０の厚さは、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、より好ましくは０．５ｍｍ〜１．５ｍｍ程度である。基礎基板１０の厚さが薄い場合には強度の低下を招き、厚い場合には基体の透過率が低いときに照射光の減衰を招くからである。ただし、基体の照射光の透過率が高いときには、上述した上限値を超えて基板の厚さを厚くすることが可能である。
剥離層１２の組成としては、例えば、非結晶シリコン（ａ―Ｓｉ）が採用され、当該非結晶シリコン中に水素（Ｈ）が含有されていても良い。水素が含有されている場合には、光の照射によって水素が放出されることにより剥離層１２に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔｏｍ％程度以上であることが好ましく、さらに好ましくは２〜２０ａｔｏｍ％である。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、Ｇｄ、Ｓｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層１２の膜厚としては、１ｎｍ〜２０μｍ程度であるのが好ましく、より好ましくは、１０ｎｍ〜２μｍ程度であり、さらにより好ましくは２０ｎｍ〜１μｍ程度である。剥離層１２の厚みが薄い場合には、形成された膜厚の均一性が失われて剥離にムラが生じるからである。一方、剥離層１２の厚みが厚い場合には、剥離に必要とされる照射光のパワー（光量）を大きくする必要があるとともに、剥離後に残された剥離層１２の残渣を除去するのに時間を要するからである。
ＴＦＴ１４は、後で表示装置に搭載したときに画素のスイッチング素子として機能するものであり、上述した剥離層１２上に形成される。具体的には、矩形からなる４個のＴＦＴ１４が２行２列のマトリクス状に集合した状態で剥離層１２上に複数形成されている。また、Ｘ軸方向が各ＴＦＴ１４の短辺方向に対応し、Ｙ軸方向が各ＴＦＴ１４の長辺方向に対応する。本実施の形態においては、このようにＴＦＴ１４が集合した状態を電子素子群１５と呼び、一単位として扱う。すなわち、この４個からなる電子素子群１５を一単位として一括して配線基板３０に転写する。また、上記電子素子群１５が、剥離層１２上に一定間隔を置いて互いに隣接して複数形成されている。なお、本実施の形態において使用するＴＦＴ１４は、公知の技術が採用されるため構造等の説明については省略する。
複数の電極パッド１６は、ＴＦＴ１４のそれぞれの上面（配線基板３０と接合される面）に形成されている。各電極パッド１６は、基礎基板１０と配線基板３０（第２基板）とを貼り合わせる際に、配線基板３０に形成されているバンプ３８ａ（導電部）と電気的に接続される。また、上記複数の電極パッド１６は、電子素子群１５のほぼ中央部に配置することが好ましい。後述する凸部を電子素子群１５の角部に設けた場合に、電極パッド１６と凸部とが重畳することによって、凸部が電極パッド１６と配線基板３０側の電極との接続を阻害することがないようにするためである。
上述したように、４個のＴＦＴ１４からなる電子素子群１５を用いれば、単一のＴ
ＦＴ１４のみを配線基板３０に転写する場合と比較して、接合面を大きくすることが可能となる。そのため、隣接するＴＦＴ１４に対する後述する接合材の濡れ広がり（はみ出し）を回避することができ、隣接する電子素子群１５を破壊又は剥離することを防止することができる。また、電子素子群１５が４個のＴＦＴ１４から構成され２行２列に配置されているため、上記４個から構成される電子素子群１５を配線基板３０上に合理的に一括して転写することが可能となる。
ＦＴ１４のみを配線基板３０に転写する場合と比較して、接合面を大きくすることが可能となる。そのため、隣接するＴＦＴ１４に対する後述する接合材の濡れ広がり（はみ出し）を回避することができ、隣接する電子素子群１５を破壊又は剥離することを防止することができる。また、電子素子群１５が４個のＴＦＴ１４から構成され２行２列に配置されているため、上記４個から構成される電子素子群１５を配線基板３０上に合理的に一括して転写することが可能となる。
[基礎基板の製造方法]
次に、上述した電子素子転写用基板１８の製造方法について詳細に説明する。具体的には、基礎基板１０上に剥離層１２を形成する工程について詳細に説明する。なお、ＴＦＴ１４の製造方法は、高温プロセスを含む公知の技術が採用されるので説明を省略する。
次に、上述した電子素子転写用基板１８の製造方法について詳細に説明する。具体的には、基礎基板１０上に剥離層１２を形成する工程について詳細に説明する。なお、ＴＦＴ１４の製造方法は、高温プロセスを含む公知の技術が採用されるので説明を省略する。
剥離層１２の形成方法は、均一な厚みで剥離層１２を形成可能な方法であればよく、剥
離層１２の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶ
Ｄ法（ＭＯＣＶＤ法、低圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせても良い。
離層１２の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶ
Ｄ法（ＭＯＣＶＤ法、低圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせても良い。
特に剥離層１２の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層２をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
[配線基板の構造]
図２は、配線基板３０の断面図である。配線基板３０は、基体３２と、基体３２上に所定のパターンに形成された電気信号配線３４とを備える。さらに、配線基板３０は、上記電気信号配線３４に接続されるバンプ３８ａと、凸部３６とを備える。
図２は、配線基板３０の断面図である。配線基板３０は、基体３２と、基体３２上に所定のパターンに形成された電気信号配線３４とを備える。さらに、配線基板３０は、上記電気信号配線３４に接続されるバンプ３８ａと、凸部３６とを備える。
基体３２としては、ガラス基板、ガラスエポキシ基板、シリコン基板、石英基板、セラミックス基板、金属基板、プラスチック基板、プラスチックフィルム基板等、電気光学装置や電子装置に用いられる公知の様々な基体を用いることが可能である。
電気信号配線３４は、所定の回路パターンに基づいて配線され、絶縁樹脂等からなる絶縁層３３によって被覆されている。電気信号配線３４には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）からなる３層構造が用いられる。この他に、チタニウム、アルミ銅合金、及び窒化チタニウムからなる３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）のものを採用しても良い。あるいは、電気信号配線３４として、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）を採用しても良い。また、これらの配線パターンを複数層にわたって形成した多層配線構造としても良い。
パッド３８ｂは、絶縁層３３の一部を除去し上記電気信号配線３４が露出されることにより、電気信号配線３４の表面上に形成される。
導電性突起部である複数のバンプ３８ａ（電極）は、上述したパッド３８ｂ上に形成される。このバンプ３８ａは、ＴＦＴ１４の接続部として機能し、ＴＦＴ１４が転写される際に、ＴＦＴ１４に形成される電極パッド１６と電気的に接続される。また、導電性突起部であるバンプ３８ａの形成材料としては、例えば、Ｃｕ、Ｎｉ、ＮｉＡｕ、Ａｕ、Ｓｎ、鉛フリーはんだ等が挙げられる。なお、上記バンプ３８ａ上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。
導電性突起部である複数のバンプ３８ａ（電極）は、上述したパッド３８ｂ上に形成される。このバンプ３８ａは、ＴＦＴ１４の接続部として機能し、ＴＦＴ１４が転写される際に、ＴＦＴ１４に形成される電極パッド１６と電気的に接続される。また、導電性突起部であるバンプ３８ａの形成材料としては、例えば、Ｃｕ、Ｎｉ、ＮｉＡｕ、Ａｕ、Ｓｎ、鉛フリーはんだ等が挙げられる。なお、上記バンプ３８ａ上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。
凸部３６は、電子素子群１５と配線基板３０の矩形からなる接合面の４箇所の角部に対応するように配線基板３０上に形成されている。
この凸部３６の材料としては、Ｃｕ、Ｎｉ、Ｃｕ／Ｎｉ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ、Ｓｎ、鉛フリーはんだ等が用いられる。また、凸部３６は、上述したバンプ３８ａと同様に電極として用いることも可能である。この場合には、転写されるＴＦＴ１４の電極パッド１６の位置に対応するように配線基板３０上に凸部３６を形成する。また、上記凸部３６が電極を兼ね備える場合には、上記バンプ３８ａ上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。なお、凸部３６は、用いる接合材４０に対して新液性を持つ必要がある。
この凸部３６の材料としては、Ｃｕ、Ｎｉ、Ｃｕ／Ｎｉ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ、Ｓｎ、鉛フリーはんだ等が用いられる。また、凸部３６は、上述したバンプ３８ａと同様に電極として用いることも可能である。この場合には、転写されるＴＦＴ１４の電極パッド１６の位置に対応するように配線基板３０上に凸部３６を形成する。また、上記凸部３６が電極を兼ね備える場合には、上記バンプ３８ａ上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。なお、凸部３６は、用いる接合材４０に対して新液性を持つ必要がある。
このように、配線基板３０に電子素子群１５を転写する際に、接合面の角部に凸部３６を設けることによって、後述する接合材は、凸部３６の濡れ性によって電子素子群１５の角部に均一に濡れ広がる。その結果、転写を目的としないＴＦＴ１４への接合材の濡れ広がり（はみ出し）を回避でき、転写後、基礎基板１０から電子素子群１５を剥離する際に、隣接するＴＦＴ１４の破壊又は剥離を防止することができる。
[配線基板の製造方法]
次に、上述した配線基板１０を製造する工程について説明する。具体的には、電気信号配線３４及びパッド３８ｂの製造方法について詳細に説明する。
次に、上述した配線基板１０を製造する工程について説明する。具体的には、電気信号配線３４及びパッド３８ｂの製造方法について詳細に説明する。
まず、基体３２の表面に酸化シリコン膜（ＳｉＯ２）をＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜の膜厚は例えば２００ｎｍ程度である。
次に、酸化シリコン膜上に所定の配線パターンからなる電気信号配線３４を形成する。本実施の形態においては、電気信号配線３４を形成する工程と、絶縁層３３を形成する工程とを繰り返すことにより、所定の配線パターンからなる電気信号配線３４を複数の層に分けて形成する。
また、絶縁層３３の一部を除去することにより、電気信号配線３４の一部を露出状態にする。この露出させた部分は、バンプ３８ａを形成するためのパッド３８ｂとなる。
次に、上記電気信号配線３４上にＴＦＴ１４接続用のバンプ３８ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、電気信号配線３４の露出部分であるパッド１６上にバンプ３８ａを形成する。
次に、上記電気信号配線３４上にＴＦＴ１４接続用のバンプ３８ａを形成する。具体的には、以下に詳述する無電解メッキ処理法を用いて、電気信号配線３４の露出部分であるパッド１６上にバンプ３８ａを形成する。
まず、パッド１６の表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。例えば、フッ酸が０．０１％〜０．１％、及び硫酸が０．０１％〜０．１％含有した水溶液中に１分〜５分間含浸する。又は、０．１％〜１０％の水酸化ナトリウム等のアルカリベースの水溶液に１分〜１０分浸漬しても良い。
次に、水酸化ナトリウムベースでｐＨが９〜１３のアルカリ性水溶液を２０℃〜６０℃
に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。又は、５％〜３０％硝
酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間
浸漬しても良い。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッ
ド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚ
ｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパッ
ト表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メ
ッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴で
あり、ｐＨ４〜５、浴温８５℃〜９５℃である。
に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。又は、５％〜３０％硝
酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間
浸漬しても良い。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、パッ
ド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚ
ｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をパッ
ト表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メ
ッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴で
あり、ｐＨ４〜５、浴温８５℃〜９５℃である。
このような工程においては、次亜リン酸浴を行うので、リン（Ｐ）が共析する。最後に
置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ
程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃
で、１分〜３０分間の浸漬を行う。
置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ
程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃
で、１分〜３０分間の浸漬を行う。
このようにしてパッド１６上にＮｉ−Ａｕバンプ（バンプ３８ａ）を形成する。また、Ｎｉ−Ａｕメッキバンプ上に、半田やＰｂフリー半田を、例えばＳｎ−Ａｇ−Ｃｕ系等の半田をスクリーン印刷やディッピング等で形成してバンプとしても良い。なお、各化学処理の間には、水洗処理を行う。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
なお、配線基板３０上に設けた凸部３６がバンプ３８ａ（電極）を兼ね備える場合についても、上述した方法と同様にして凸部３６を形成する。
このような一連の無電解メッキ処理を行うことにより、配線基板３０上に複数のバンプ３８ａが形成される。
なお、配線基板３０上に設けた凸部３６がバンプ３８ａ（電極）を兼ね備える場合についても、上述した方法と同様にして凸部３６を形成する。
このような一連の無電解メッキ処理を行うことにより、配線基板３０上に複数のバンプ３８ａが形成される。
[電子素子群転写工程]
次に、上述した方法により製造した配線基板３０と電子素子転写用基板１８に形成された電子素子群１５と貼り合わせる工程について図３（ａ）、（ｂ）を参照して説明する。続けて、貼り合せた電子素子群１５を配線基板３０上に転写する工程について図３（ｂ）〜（ｅ）を参照して説明する。ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）を用いて行われる。
次に、上述した方法により製造した配線基板３０と電子素子転写用基板１８に形成された電子素子群１５と貼り合わせる工程について図３（ａ）、（ｂ）を参照して説明する。続けて、貼り合せた電子素子群１５を配線基板３０上に転写する工程について図３（ｂ）〜（ｅ）を参照して説明する。ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）を用いて行われる。
図３（ａ）に示すように、まず、配線基板３０上に接合材４０を配置する。この接合材４０の配置は、印刷法、ディスペンス法、エッチング法、インクジェット法等の各種方法により行うことが可能である。また、基礎基板１０と配線基板３０とを貼り合わせる際に、余分な接合材４０が接合面から漏出しないように、配線基板３０上に配置する電子素子群１５の面積等から、適量の接合材４０の配置量を算出する。そして、上述した方法により、配線基板３０上に接合材４０を配置する。また、接合材４０は、電子素子群１５と配線基板３０との接合面のほぼ中央部に配置することが好ましい。接合材４０は、配線基板３０と基礎基板１０とを貼り合わせる際に同心円状に濡れ広がる。そのため、接合材４０を中央部に配置することによって、接合材４０が隣接する電子素子群１５にまで濡れ広がることを防止することができる。
また、接合材４０としては、エポキシ、アクリル、ポリイミド、ポリアミド等の樹脂を使用することが好ましい。また、Ａｇペースト、はんだペースト、異方性導電粒子（ＡＣＰ）を含有する導電ペースト、非導電粒子（ＮＣＰ）を含有する導電ペースト等を使用することも好ましい。なお、リソグラフィ法により接合材４０を配置する場合には、感光性の材料からなる接合材４０が使用される。
次に、図３（ｂ）に示すように、電子素子群１５が形成された基礎基板１０を用いて反転させる。次に、反転させた基礎基板１０を接合材４０を介して配線基板３０に貼り合わせる。
次に、図３（ｂ）に示すように、接合材４０である導電ペースト４０ａを基礎基板１０の裏面側（ＴＦＴ非形成面）側から加熱し、導電ペースト４０ａの温度を上昇させる。その結果、上記導電ペースト４０ａは熱硬化し、基礎基板１０に形成された電子素子群１５を構成する各ＴＦＴ１４の複数の電極パッド１６と配線基板３０に形成されたバンプ３８ａとが接合し、電気的に接続される。なお、上述した接合材４０の加熱方法としては、温風供給法、赤外線加熱法など各種の加熱方法を適用することが可能である。
次に、図３（ｃ）に示すように、レーザ光ＬＡにより基礎基板１０の裏面側（ＴＦＴ非形成面）から導電ペースト４０ａが配置されている部分のみを局所的に照射する。これにより、剥離層１２の原子や分子の結合が弱まるとともに、剥離層１２内の水素が分子化し、結晶の結合から分離される。即ち、ＴＦＴ１４と基礎基板１０との結合力が完全になくなる。この結果、レーザ光ＬＡが照射された部分のＴＦＴ１４を基礎基板１０から容易に離脱させることが可能となる。
次に、図３（ｄ）に示すように、基礎基板１０と配線基板３０とを引き離す。そうすると、配線基板３０上には、基礎基板１０から剥離されたＴＦＴ１４が残存し、配線基板３０上にＴＦＴ１４が転写される。
図３（ｅ）は、上述した工程を経て電子素子群１５が配線基板３０上に転写された状態を示す図である。なお、本実施の形態において、配線基板３０上に電子素子群１５が転写された状態を基板接合体４２と呼ぶ。
図４は、上述した電子素子群１５の転写工程により形成された基板接合体４２の一部の平面構造を示す図である。
図４に示すように、基板接合体４２には、相並行する二本のデータ線３４ａとこれに直交する相並行する二本の走査線３４ｂとが交差する点の各々に、画素スイッチング用のＴＦＴ１４が形成されている。すなわち、本実施の形態においては、配線基板３０上のデータ線３４ａ及び走査線３４ｂのパターンが２行２列からなる４個のＴＦＴ１４（電子素子群１５）の位置に対応して形成される。そして、この所定パターンからなるデータ線３４ａ及び走査線３４ｂ上に上述した電子素子群１５が転写される。
図４に示すように、基板接合体４２には、相並行する二本のデータ線３４ａとこれに直交する相並行する二本の走査線３４ｂとが交差する点の各々に、画素スイッチング用のＴＦＴ１４が形成されている。すなわち、本実施の形態においては、配線基板３０上のデータ線３４ａ及び走査線３４ｂのパターンが２行２列からなる４個のＴＦＴ１４（電子素子群１５）の位置に対応して形成される。そして、この所定パターンからなるデータ線３４ａ及び走査線３４ｂ上に上述した電子素子群１５が転写される。
また、画素信号を供給するデータ線３４ａが各ＴＦＴ１４のソースに電気的に接続され、各ＴＦＴ１４のゲートには走査線３４ｂが電気的に接続されている。画素電極３１は、各ＴＦＴ１４のドレインに電気的に接続されいる。そして、画素電極３１は、ＴＦＴ１４を一定期間だけオン状態とすることにより、データ線３４ａから供給される画像信号を各画素に所定のタイミングで書き込む。
このように、上述したデータ線３４ａ、走査線３４ｂ等の配線及び電極等を電子素子群１５に対応して形成することにより、４個の電子素子からなる電子素子群１５を一括して合理的に配線基板３０上に転写することが可能となる。
[電気光学装置]
このように、上述したデータ線３４ａ、走査線３４ｂ等の配線及び電極等を電子素子群１５に対応して形成することにより、４個の電子素子からなる電子素子群１５を一括して合理的に配線基板３０上に転写することが可能となる。
[電気光学装置]
（有機ＥＬ基板の貼り合わせ工程）
次に、図５を参照して、上述した方法により電子素子群１５が実装された基板接合体４２と有機ＥＬ基板５０とを貼り合わせて製造した電気光学装置（有機ＥＬ表示装置）について説明する。
次に、図５を参照して、上述した方法により電子素子群１５が実装された基板接合体４２と有機ＥＬ基板５０とを貼り合わせて製造した電気光学装置（有機ＥＬ表示装置）について説明する。
まず、有機ＥＬ基板５０について図５（ａ）を参照して説明する。
図５（ａ）は、有機ＥＬ基板５０の構成を示す概略断面図である。図５（ａ）に示すように、有機ＥＬ基板５０は、透明基板５２上に、順番にＩＴＯ電極の陽極５４と、陽極５４から正孔が注入される正孔注入／輸送層５６と、正孔注入／輸送層５６から注入された正孔と陰極５８から注入された電子とが再結合して発光する有機ＥＬ層５７と、陰極５８とが積層された構造となっている。また、陰極５８間には、カソードセパレータ６０（絶縁体）が設けられ、画素領域に対応させて陰極５８を分離している。
図５（ａ）は、有機ＥＬ基板５０の構成を示す概略断面図である。図５（ａ）に示すように、有機ＥＬ基板５０は、透明基板５２上に、順番にＩＴＯ電極の陽極５４と、陽極５４から正孔が注入される正孔注入／輸送層５６と、正孔注入／輸送層５６から注入された正孔と陰極５８から注入された電子とが再結合して発光する有機ＥＬ層５７と、陰極５８とが積層された構造となっている。また、陰極５８間には、カソードセパレータ６０（絶縁体）が設けられ、画素領域に対応させて陰極５８を分離している。
次に、基板接合体４２について図５（ｂ）を参照して説明する。なお、基板接合体４２は、既に上述において説明した基板接合体４２を用いているため詳細な説明については省略し、上述した説明と異なる構成要素についてのみ説明する。
図５（ｂ）は、基板接合体４２の構成を示す概略断面図である。図５（ｂ）に示すように、基板接合体４２上には、有機ＥＬ基板接続部６２が形成されている。この有機ＥＬ基板接続部６２は、絶縁層３３の一部を除去することにより露出させた電気信号配線３４の表面部に接続されている。そして、この有機ＥＬ基板接続部６２上には、有機ＥＬ基板５０の陰極５８と接合される導電性ペースト６２が配置されている。ここで、導電性ペースト６２としては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子を含有する導電ペースト（ＡＣＰ）、非導電粒子を含有する導電ペースト（ＮＣＰ）等が用いられる。
図５（ｂ）は、基板接合体４２の構成を示す概略断面図である。図５（ｂ）に示すように、基板接合体４２上には、有機ＥＬ基板接続部６２が形成されている。この有機ＥＬ基板接続部６２は、絶縁層３３の一部を除去することにより露出させた電気信号配線３４の表面部に接続されている。そして、この有機ＥＬ基板接続部６２上には、有機ＥＬ基板５０の陰極５８と接合される導電性ペースト６２が配置されている。ここで、導電性ペースト６２としては、例えば、Ａｇペースト、はんだペースト、異方性導電粒子を含有する導電ペースト（ＡＣＰ）、非導電粒子を含有する導電ペースト（ＮＣＰ）等が用いられる。
図５（ｃ）に示すように、有機ＥＬ基板５０を反転させ、有機ＥＬ基板５０に形成された陰極５８と基板接合体４２に配置された導電性ペースト６２とが接触するように、有機ＥＬ基板５０と基板接合体４２とを貼り合わせる。そして、両基板間の空間に封止ペースト６６を封入し、さらに、両基板の周辺を封止剤６８によって封止する。このようにして、電気光学装置が完成となる。
この電気光学装置は、有機ＥＬ基板５０における基板接合体４２側から、順番に陰極５８、有機ＥＬ層５７、正孔注入／輸送層５６、陽極５４が配置された、陽極５４側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
この電気光学装置は、有機ＥＬ基板５０における基板接合体４２側から、順番に陰極５８、有機ＥＬ層５７、正孔注入／輸送層５６、陽極５４が配置された、陽極５４側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
[電子機器]
次に、本発明の電気光学装置を電子機器に適用した例について説明する。
図６は、携帯電話の一例を示した斜視図である。図６において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図６に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズ
マ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
次に、本発明の電気光学装置を電子機器に適用した例について説明する。
図６は、携帯電話の一例を示した斜視図である。図６において、６００は携帯電話本体を示し、６０１は上記実施形態の有機ＥＬ装置を備えた表示部を示している。
図６に示す電子機器は、上記実施形態の有機ＥＬ装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機ＥＬ装置を備えるものとしたが、液晶装置、プラズ
マ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
また、上記例では、電子素子としてＴＦＴを配線基板に転写する構成としたが、本発明
における電子素子としては、ＴＦＴ素子以外にも、薄膜ダイオード、その他の薄膜半導体
デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、太陽電池やイメージセンサ等
に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ
、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録
媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料及び
それらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラ
ー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、
金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄
膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
上述した電子素子の中でも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
における電子素子としては、ＴＦＴ素子以外にも、薄膜ダイオード、その他の薄膜半導体
デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、太陽電池やイメージセンサ等
に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ
、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記録媒体、光記録
媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料及び
それらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラ
ー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁性薄膜、
金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄
膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
上述した電子素子の中でも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
なお、本発明は、上述した実施の形態に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。
例えば、上記実施の形態では、電子素子群１５は４個のＴＦＴ１４から構成されていたが、上記電子素子群１５が２個のＴＦＴ１４から構成されていても良い。
これによれば、電子素子群は２個の電子素子から構成され配置されているため、この２個から構成される電子素子群を隣接する２個の画素のスイッチング素子等に用いることができる。この結果、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
例えば、上記実施の形態では、電子素子群１５は４個のＴＦＴ１４から構成されていたが、上記電子素子群１５が２個のＴＦＴ１４から構成されていても良い。
これによれば、電子素子群は２個の電子素子から構成され配置されているため、この２個から構成される電子素子群を隣接する２個の画素のスイッチング素子等に用いることができる。この結果、電子素子群を第２基板上に一括して合理的に転写することが可能となる。
また、上記実施の形態では、配線基板３０側に凸部３６を設けていたが、矩形からなる電子素子群１５（電子素子群１５と配線基板３０との接合面）の４箇所の角部に凸部３６を設けることも好ましい。さらに、配線基板３０側及び電子素子群１５側の双方に凸部３６を設けることも好ましい。この凸部３６の材料としては、上述したようにＣｕ、Ｎｉ、Ｃｕ／Ｎｉ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ、Ｓｎ、鉛フリーはんだ等が用いられる。
これによれば、電子素子群１５の角部に凸部３６を設けるため、電子素子群１５を配線基板３０上に接合する際に、接合材４０は、凸部３６の濡れ性によって電子素子群１５の角部にも均一に濡れ広がる。その結果、隣接するＴＦＴ１４への接合材４０の濡れ広がり（はみ出し）を回避することができる。なお、上記凸部３６は、電極を兼ね備える導電性突起部（バンプ）として機能させることも好ましい。この場合には、凸部３６を上記電極パッド１６上に形成させ、この凸部３６上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。
これによれば、電子素子群１５の角部に凸部３６を設けるため、電子素子群１５を配線基板３０上に接合する際に、接合材４０は、凸部３６の濡れ性によって電子素子群１５の角部にも均一に濡れ広がる。その結果、隣接するＴＦＴ１４への接合材４０の濡れ広がり（はみ出し）を回避することができる。なお、上記凸部３６は、電極を兼ね備える導電性突起部（バンプ）として機能させることも好ましい。この場合には、凸部３６を上記電極パッド１６上に形成させ、この凸部３６上に、鉛フリーはんだ、Ｓｎ（すず）等のろう材を配置することも合金接続の信頼性を確保する上で好ましい。
１０…基礎基板（第１基板）、１２…剥離層、１４…ＴＦＴ（電子素子）、１５…電子素子群、１６…電極パッド、３６…凸部、１８…電子素子転写用基板、３０…配線基板（第２基板）、３２…基体、３３…絶縁層、３４…電気信号配線、３８ａ…バンプ（導電部）、３８ｂ…パッド、４０…接合材
Claims (9)
- 第１基板上に互いに隣接して形成した複数の電子素子からなる電子素子群を、第２基
板上に形成した導電部上に一括して転写、接合する接合工程を有し、
前記接合工程に先だって、前記第１基板、前記第２基板の少なくともいずれか一方
に、前記電子素子群と前記導電部とを接合するための接合材を配置する接合材配置工程を有することを特徴とする基板接合体の製造方法。 - 前記第１基板、前記第２基板の少なくともいずれか一方に凸部を設けた後、前記凸
部に囲まれた領域の内側に前記接合材を配置することを特徴とする請求項１に記載の基板接合体の製造方法。 - 前記電子素子群を構成する複数の電子素子が４個の電子素子からなり、前記４個の電子素子を隣接して２行２列の状態で前記第１基板上に配置するとともに、前記第２基板上の導電部を前記４個の電子素子の位置に対応して配置することを特徴とする請求項１又は２に記載の基板接合体の製造方法。
- 前記電子素子群を構成する複数の電子素子が２個の電子素子からなり、前記２個の電子素子を隣接して前記第１基板上に配置するとともに、前記第２基板上の導電部を前記２個の電子素子の位置に対応して配置することを特徴とする請求項１又は２に記載の基板接合体の製造方法。
- 前記接合材は、熱可塑性樹脂を含むことを特徴とする請求項１に記載の基板接合体の製造方法。
- 請求項１に記載の基板接合体の製造方法に用いる電子素子転写用基板であって、
基板本体上に剥離層が形成され、前記剥離層上に互いに隣接された複数の電子素子からなる電子素子群が形成されていることを特徴とする電子素子転写用基板。 - 請求項１ないし５のいずれか一項に記載の基板接合体の製造方法によって製造されたことを特徴とする基板接合体。
- 請求項７に記載の基板接合体を備えたことを特徴とする電気光学装置。
- 請求項８に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004067242A JP2005259866A (ja) | 2004-03-10 | 2004-03-10 | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004067242A JP2005259866A (ja) | 2004-03-10 | 2004-03-10 | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005259866A true JP2005259866A (ja) | 2005-09-22 |
Family
ID=35085320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004067242A Withdrawn JP2005259866A (ja) | 2004-03-10 | 2004-03-10 | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005259866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018135650A1 (ja) * | 2017-01-19 | 2019-12-12 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
-
2004
- 2004-03-10 JP JP2004067242A patent/JP2005259866A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018135650A1 (ja) * | 2017-01-19 | 2019-12-12 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP5874683B2 (ja) | 実装基板の製造方法、および電子機器の製造方法 | |
| US7326639B2 (en) | Method for manufacturing a semiconductor substrate and method for manufacturing an electro-optical device with electroless plating | |
| JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
| JP4506460B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 | |
| US7521797B2 (en) | Method of manufacturing substrate joint body, substrate joint body and electrooptical device | |
| JP2006120726A (ja) | 薄膜装置の製造方法、電気光学装置、及び電子機器 | |
| JP2005259866A (ja) | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 | |
| US7402446B2 (en) | Method of manufacturing an electroluminescence device | |
| JP7240624B2 (ja) | 表示装置形成用基板、表示装置及び表示装置の製造方法 | |
| JP2005136184A (ja) | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 | |
| JP4940402B2 (ja) | 薄膜装置の製造方法 | |
| JP2005129836A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005175170A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造 | |
| JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
| JP2005129834A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2005129835A (ja) | 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 | |
| JP2005183445A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP2005175002A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
| JP2005316275A (ja) | 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器 | |
| JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP2005109406A (ja) | 転写用素子とその接合方法、転写用基板及び電気光学装置 | |
| JP2005109000A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2005114915A (ja) | デバイスとその製造方法及び電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |