JP2005129835A - 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 - Google Patents

電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 Download PDF

Info

Publication number
JP2005129835A
JP2005129835A JP2003366011A JP2003366011A JP2005129835A JP 2005129835 A JP2005129835 A JP 2005129835A JP 2003366011 A JP2003366011 A JP 2003366011A JP 2003366011 A JP2003366011 A JP 2003366011A JP 2005129835 A JP2005129835 A JP 2005129835A
Authority
JP
Japan
Prior art keywords
wiring
substrate
electronic element
electric signal
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003366011A
Other languages
English (en)
Inventor
Kazuhiko Suzuki
和彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003366011A priority Critical patent/JP2005129835A/ja
Publication of JP2005129835A publication Critical patent/JP2005129835A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電気信号配線と電子素子とを接合する際の基板の熱変形を抑制することが可能な電子素子の実装方法を提供する。
【解決手段】 接合材14bを加熱して電気信号配線12と電子素子27とを接合する際に、配線基板10上の所定の配線(熱伝導配線15)を介して接合材14bに熱を伝える。
【選択図】 図7

Description

本発明は、電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置に関し、特に、配線基板上に電子素子を実装する技術に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス(以下、ELと称する。)装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ(以下、TFTと称する)は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にTFTを形成したり、有機EL素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造するのが難しい。
そこで、近年では、高温プロセスを含む従来の半導体製造技術を用いてTFT等の電子素子(電子デバイス)を耐熱性の基礎基板上に製造した後に、当該基板から電子素子が形成されている素子形成膜(層)を剥離し、これを接合材を介してプラスチック基板等の配線基板に貼り付けることにより、プラスチック基板や有機EL素子等の回路素子等を高温プロセスに曝すのを回避する転写技術が提案されている。これらの転写技術は、例えば特許文献1〜特許文献3に詳細に説明されている。
特開平10−125929号公報 特開平10−125930号公報 特開平10−125931号公報
ところで、上記した技術において、基礎基板上の電子素子を配線基板に貼り付ける工程では、一般的な電子素子の実装方法に用いられる手法と同様に、配線基板の全体を加熱して接合材を溶融あるいは熱硬化させ、配線基板上の配線と基礎基板上の電子素子とを接合している。
ところが、基板全体を接合材の溶融温度(あるいは熱硬化温度)に加熱すると、反りなどの基板の熱変形が生じる場合がある。特に、プラスチック基板ではこうした熱変形が生じやすい。電子素子の接合時に基板が熱変形すると、電子素子の実装不良が生じ、その配線基板を用いた装置の品質低下を招くおそれがある。特に、上述した転写技術では、基板同士の間で電子素子の転写を行うことから、基板の熱変形が生じると、基板間隔が場所によって変化するなどにより、実装不良が生じやすい。
本発明は、上述した事情に鑑みてなされたものであり、電気信号配線と電子素子とを接合する際の基板の熱変形を抑制することが可能な電子素子の実装方法並びに配線基板を提供することを目的とする。
また、本発明の他の目的は、電子素子の実装不良が少なく、信頼性の高い基板接合体及びその製造方法、並びに電気光学装置を提供することにある。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子素子の実装方法は、電気信号配線が形成された配線基板上に電子素子を実装する方法であって、前記配線基板上に接合材を介して前記電子素子を配置する配置工程と、前記接合材を加熱して前記電気信号配線と前記電子素子とを接合する接合工程とを有してなり、前記接合工程では、前記配線基板上の所定の配線を介して前記接合材に熱を伝えることを特徴としている。
本発明の電子素子の実装方法によれば、接合材を加熱するとき、配線基板上の配線を介して接合材に熱を伝えることから、基板内において接合に必要な箇所以外への加熱が抑制される。すなわち、接合時の加熱箇所が、配線基板の全体ではなく、主として接合に必要な箇所に限定される。その結果、基板全体が受ける熱量の軽減化が図られ、反りなどの基板の熱変形が抑制される。
上記の電子素子の実装方法において、前記接合工程では、例えば、前記所定の配線の一部にヒータを接触させるとよい。
この場合、ヒータの熱が所定の配線を介して接合材に伝わる。そして、接合材の熱溶融あるいは熱硬化を経て、電気信号配線と電子素子とが接合される。
ここで、前記所定の配線は、前記電気信号配線と、前記電気信号配線とは別に形成された熱伝導配線とのうちの少なくとも一方を含む。
熱伝導用の配線として電気信号配線を用いることにより、接合材に確実に熱を伝えることが可能である。
一方、専用の熱伝導配線を用いることにより、効率的な接合材の加熱が可能である。例えば、熱伝導配線が熱伝導性の高い材料(例えば、Cu、Alなど)からなることにより、接合時の加熱時間の短縮化や熱効率の向上が図られる。
また、上記の電子素子の実装方法において、前記接合工程では、前記配線基板の全体を補助的に加熱してもよい。
この補助的な加熱により、接合時の加熱時間の短縮化や熱効率の向上が図られる。なお接合材が溶融温度(あるいは熱硬化温度)に達すればよく、基板全体をその温度に加熱する必要はないから、この場合においても、必要箇所以外への基板に対する加熱が抑制され、基板全体が受ける熱量の軽減化が図られる。
本発明の基板接合体の製造方法は、第1基板上に形成された電子素子を第2基板上に形成された電気信号配線上に転写配置する工程を有する基板接合体の製造方法であって上記の電子素子の実装方法を用いて、前記電子素子の転写配置を行うことを特徴としている。
本発明の基板接合体の製造方法によれば、上記の電子素子の実装方法を用いることにより、基板の熱変形が抑制されるから、電子素子の転写配置が安定的に行われる。その結果、信頼性の高い基板接合体を製造することができる。
本発明の配線基板は、電子素子が接合される電気信号配線が形成された配線基板であって、前記電気信号配線と前記電子素子との接合部に熱を伝える熱伝導配線を備えることを特徴としている。
本発明の配線基板によれば、接合部に熱を伝える熱伝導配線を備えることから、上記の電子素子の実装方法を実施することが可能である。そのため、電子素子の接合時における熱変形の抑制が可能である。
上記の配線基板において、前記熱伝導配線は、他の部分よりも拡幅して形成されかつ、少なくとも前記電気信号配線と前記電子素子との接合時において露出される拡幅部を含むとよい。
この場合、例えば、前記熱伝導配線を被覆する絶縁層を備え、前記拡幅部は、前記絶縁層の上面に露出して形成されていることよい。
これにより、例えば拡幅部にヒータを接触させるなど、熱伝導配線を介した接合材の加熱が容易となる。
本発明の基板接合体は、電子素子が接合された電気信号配線が形成された配線基板と、前記電子素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、前記配線基板には、前記電気信号配線と前記電子素子との接合部に熱を伝える熱伝導配線が形成されていることを特徴としている。
また、本発明の電気光学装置は、上記の基板接合体を備えることを特徴としている。
本発明の基板接合体並びに電気光学装置では、電子素子の実装不良が抑制され、信頼性の向上が図られる。
以下、本発明の実施の形態例について図面を参照して説明する。
ここで、図1は本発明の配線基板の概略構成を示す断面図、図2は本発明の配線基板の構成を模式的に示す平面図、図3は本発明の基板接合体及び電気光学装置の概略構成を示す断面図、図4から図12は本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図、図13は本発明の配線基板の他の構成例を示す断面図、図14は本発明の電気光学装置を電子機器に適用した例を示す図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
(配線基板)
図1及び図2に示すように、配線基板10は、基体11上に、電気信号配線12等を形成した構成からなる。基体11としては、ガラス基板、ガラスエポキシ基板、シリコン基板、石英基板、セラミックス基板、金属基板、プラスチック基板、プラスチックフィルム基板等、電気光学装置や電子装置に用いられる公知の様々な基体が適用可能である。
電気信号配線12は、例えば、アルミニウム(Al)、銅(Cu)、金(Au)等の導電性材料からなり、所定の回路パターンに基づいて配線されている。また、電気信号配線12は、絶縁樹脂等からなる絶縁層13によって被覆されている。
配線基板10の一部には、TFTを搭載するための導電性突起部であるTFT接続部(バンプ14a)が形成されている。バンプ14aは、TFTの電極端子に対応して配置が定められており、絶縁層13に設けられた貫通孔を介して一端が電気信号配線12に接続され、他端が絶縁層13の表面から突出して形成されている。
絶縁層13上には、銅(Cu)、アルミニウム(Al)、金(Au)等の熱伝導性の高い材料からなる熱伝導配線15が形成されている。熱伝導配線15は、配線基板10の外周部からバンプ14aの近傍に至るまでの間において絶縁層13上に延在して形成されるとともに、バンプ14aの近傍においてビア16を介して絶縁層13下の電気信号配線12に接続されている。
また、熱伝導配線15は、配線基板10の外周部において拡幅して形成された拡幅部17(図2参照)を含む。この拡幅部17は、後述するようにヒータを当接するためのものであり、絶縁層13上に露出しているとともに、ヒータの種類等に応じて形状等が定められている。
なお、配線基板10には、TFTの電極端子に対応して上記バンプ14aが複数形成されており、各バンプ14aに対応して複数の熱伝導配線15が形成されかつ、複数の熱伝導配線15のそれぞれに上記拡幅部17が設けられている。配線基板10の外周部において、ヒータとの当接が一度に行えるように、複数の拡幅部17が、互いに接触しない程度に近づけて配置されている。
(電気光学装置及び基板接合体)
図3に示すように、電気光学装置20は、上述した配線基板10を含む基板接合体21を具備した構成となっている。基板接合体21は、上記配線基板10と、有機EL基板(発光素子基板)22とを後述の貼り合わせ及び転写工程によって接合された構成となっている。
配線基板10には、電気信号配線12に接続された回路部(IC)25と、有機EL素子26を駆動させるTFT(スイッチング素子)27とが搭載されている。また、TFT27と電気信号配線12とはTFT接続部14を介して接続され、有機EL素子26と電気信号配線12とは有機EL接続部28を介して接続されている。
ここで、TFT接続部14は、上述したように、TFTの端子パターンに応じて形成されるものであり、バンプ(導電性突起部)14aと、バンプ14a上に配置される接合材としての導電ペースト14bとから構成される。導電ペースト14bは、異方性導電粒子(ACP)を含むものである。
有機EL基板22は、発光光が透過する透明基板30と、ITO等の透明金属からなる陽極32と、正孔注入/輸送層33と、有機EL層34と、陰極(カソード)35と、カソードセパレータ36とを含んで構成されている。ここで、陽極32、正孔注入/輸送層33、有機EL層34、及び陰極35等により、有機EL層34に対して正孔及び電子を供給して発光させる、所謂発光機能素子(有機EL素子26)が構成される。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機EL層34と陰極35との間に電子注入/輸送層を形成してもよい。
配線基板10と有機EL基板22との間には、封止ペースト38が充填されていると共に、有機EL接続部28及び陰極35間を電気的に導通させる導電性ペースト39が設けられている。
なお、本実施形態においては、発光素子基板として有機EL基板を採用した場合について説明するが、これに限定することなく、LED等の固体発光素子を有する発光素子基板を採用してもよい。
次に、図3に示す電気光学装置20及び基板接合体21の製造方法について図4から図12を参照して説明する。
なお、この製造方法には、本発明の電子素子の実装方法の一例として、上記配線基板10にTFT27を搭載する工程(TFTの転写工程)が含まれる。
また、この製造方法においては、TFT27を配線基板10に貼り合わせ及び転写させる「SUFTLA(Surface Free Technology by Laser Ablation」(登録商標)と呼ばれる転写技術を用いる。
(配線基板の製造方法)
まず、図4及び図5を参照し、配線基板10を製造する工程について説明する。
図4に示すように、基体11上に、複数の電気信号配線12をそれぞれ形成するとともに、TFTの端子パターンに応じてTFT接続部としての導電性のバンプ14aを形成する。電気信号配線12としては、例えば、アルミニウム(Al)、銅(Cu)、金(Au)が用いられる。この他に、チタニウム、アルミ銅合金、及び窒化チタニウムからなる3層構造(Ti/Al・Cu/TiN)のものを採用してもよい。あるいは、電気信号配線12として、チタニウム、窒化チタニウム、アルミ銅合金(銅含有量2%)、及び窒化チタニウムからなる4層構造(Ti/TiN/Al・2%Cu/H−TiN)を採用してもよい。また、これらの配線パターンを複数層にわたって形成した多層配線構造としてもよい。
次に、図5に示すように、電気信号配線12上に絶縁層13を形成し、その上に熱伝導配線15を形成する。
具体的には、電気信号配線12上に形成されたアクリル樹脂等からなる絶縁層13に電気信号配線12の表面に達する貫通孔を形成し、貫通孔内を熱伝導材料でめっき充填し、電気信号配線12に接続されたビア16を形成する。そして、絶縁層13の上面に上端面が露出するビア16から基体11の外周部に向かって延在する熱伝導配線15を形成し、ビア16の上端面と熱伝導配線15の一端とを接合するとともに熱伝導配線15の他端に拡幅部17(図2参照)を形成する。本例では、TFT接続部14(バンプ14a)に接続されている電気信号配線12のそれぞれに対して、上記ビア16を形成しかつ、上記熱伝導配線15を接続している。このとき、複数の熱伝導配線15の拡幅部17を、基体11の外周部において互いに接触しない程度に隣接して配設する。熱伝導配線15の材料としては、例えば、銅(Cu)、アルミニウム(Al)、金(Au)等が用いられる。この他、上記電気信号配線12と同様に、多層構造のものを用いてもよい。
(基礎基板の製造方法)
次に、図3及び図4に示した配線基板10の製造工程と並行して、TFT27を配線基板10に貼り合わせ及び転写させる前工程として、基礎基板40上にTFTを形成する工程について説明する。
なお、TFT27の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板40と剥離層41について詳述する。
基礎基板40は、電気光学装置20の構成要素ではなく、TFT製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層41は、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」又は「界面剥離」ともいう)が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層41に含有されていた成分が気体となって放出され分離に至る場合と、剥離層41が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層41の組成としては、例えば、非晶質シリコン(a−Si)が採用され、また、当該非晶質シリコン中に水素(H)が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層41に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、2at%程度以上であることが好ましく、2〜20%at%であることが更に好ましい。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、GdもしくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層41の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、20nm〜1μm程度であるのが更に好ましい。剥離層41の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層41の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残された剥離層41の残渣を除去するのに時間を要したりする。
剥離層41の形成方法は、均一な厚みで剥離層41を形成可能な方法であればよく、剥離層41の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。
特に剥離層41の組成が非晶質シリコン(a−Si)の場合には、CVD法、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、剥離層2をゾル−ゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
(TFTの転写工程)
次に、図7から図12を参照して、上記の配線基板10と基礎基板40とを貼り合わせて、TFT27を配線基板10に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にSUFTLA(Surface Free Technology by Laser Ablation)(登録商標)を用いて行われる。
まず、図7に示すように、基礎基板40を反転し、また、TFT27とバンプ14aとの間に、接合材として、異方性導電ペースト(ACP)14bを配置し、基礎基板40と配線基板10とを貼り合わせる(配置工程)。なお、導電ペースト14bの配置方法は、印刷法、塗布法など様々な方法が適用可能である。
続いて、導電ペースト14bを加熱して熱硬化させる(接合工程)。具体的には、熱伝導配線15の拡幅部17(図2参照)にヒータ18の発熱面を接触させ、熱伝導配線15を介して導電ペースト14bに熱を伝える。つまり、ヒータ18の熱は、熱伝導配線15に伝達された後、ビア16を介して電気信号配線12に伝わり、その後、バンプ14aを介して導電ペースト14bに伝わる。そして、導電ペースト14bが温度上昇して熱硬化することにより、TFT27(電極)とバンプ14aとが接合される。
次に、図8に示すように、導電ペースト14bが配置された部分のみを局所的に、かつ、基礎基板40の裏面側(TFT非形成面)から、レーザ光LAを照射する。これにより、剥離層41の原子や分子の結合が弱まり、また、剥離層41内の水素が分子化し、結晶の結合から分離され、即ち、TFT27と基礎基板40との結合力が完全になくなり、レーザ光LAが照射された部分のTFT27を容易に取り外すことが可能となる。
次に、図9に示すように、基礎基板40と配線基板10とを引き離すことにより、基礎基板40上からTFT27が除去されるとともに、当該TFT27が配線基板10に転写される。なお、TFT27の端子は、上記のバンプ14a及び導電ペースト14bを介して、電気信号配線12に電気的に接続されている。
(有機EL基板の貼り合わせ工程)
次に、図10から図12を参照して、上記の配線基板10と有機EL基板22とを貼り合わせて、最終的に図1に示す電気光学装置20を形成する工程について説明する。
図10に示すように、有機EL基板22は、透明基板30上に、順に陽極32と、正孔注入/輸送層33と、有機EL層34と、陰極35が形成された構造となっている。また、陰極35は、カソードセパレータ36が形成された状態で成膜されるので、陰極35は隣接する陰極と分離されている。
また、図11に示すように、配線基板10の有機EL接続部28上には導電性ペースト39が配置されている。ここで、導電性ペースト39は、上述したようにACPを含有するものである。
図12に示すように、有機EL基板22を反転し、陰極35が導電性ペースト39と接触するように、有機EL基板22と配線基板10とが貼り合わされる。更に、両基板間の空間に封止ペースト38が封入され、更に、両基板の周辺を封止剤32によって封止することにより、電気光学装置20が完成となる。
この電気光学装置20は、有機EL基板22における配線基板10側から、順に陰極35、有機EL層34、正孔注入/輸送層33、陽極32が配置された、陽極32側から発光光を取り出すトップエミッション型の有機EL装置となる。
このように、本実施形態においては、電子素子としてのTFT27と配線基板10のバンプ14aとを接合するとき、配線基板10に形成された熱伝導配線15を介して接合材としての導電ペースト14bを加熱する。つまり、配線基板10の外周部に配置したヒータ18の熱を、熱伝導配線15を介してTFT接続部14にある導電ペースト14bに伝える。そのため、配線基板10(あるいは基礎基板40)に対して、TFT27の接合に必要な箇所以外への加熱が抑制される。すなわち、接合時の加熱箇所が、配線基板10(あるいは基礎基板40)の全体ではなく、主として接合に必要な箇所に限定される。
こうした局所的な加熱により、本実施形態では、TFT27の転写配置時に配線基板10あるいは基礎基板40が受ける熱量の軽減化が図られ、反りなどの基板の熱変形が抑制される。そして、基板の熱変形が抑制されることで、TFT27の転写配置が安定的に行われ、例えば、基礎基板40上の複数のTFT27を一度に配線基板10上に転写する場合にも、配線基板10と基礎基板40との間隙が基板全体で均一に保たれ、複数のTFT27が配線基板10上に同時かつ安定的に転写配置される。そのため、上記方法により製造された電気光学装置20は、高い信頼性を得ることが可能となる。
また、本実施形態では、配線基板10の外周部において熱伝導配線15の拡幅部17を外部に露出状態に形成し、この拡幅部17にヒータ18を接触させているから、ヒータ18の熱を熱伝導配線15に伝えやすいという利点を有する。さらに、複数の熱伝導配線15の拡幅部17をまとめて配置しているので、複数の熱伝導配線15に対してヒータ18の熱を同時に伝えやすい。なお、ヒータ18の熱を熱伝導配線15に伝えることが可能であれば、必ずしも拡幅部17を設ける必要はない。
また、本実施形態では、電気信号配線12とは別に専用の熱伝導配線15を設けていることから、熱伝導配線15の配置位置や材料に制約が少ない。そのため、熱伝導に有利な状態に熱伝導配線15を形成しやすく、効率的な導電ペースト14bの加熱が可能である。なお、導電ペースト14bに熱を十分に伝えることが可能であれば、専用の熱伝導配線を省略し、ヒータ18の熱を直接、電気信号配線12を介して導電ペースト14bに伝えてもよい。
また、接合材である導電ペースト14bの加熱に際して、ヒータ18を用いた加熱に加えて、配線基板10の全体を補助的に加熱してもよい。この補助加熱としては、赤外線加熱、温風乾燥など様々な加熱法が適用可能である。補助加熱を行う場合、ヒータ18を用いた加熱と同時にあるいは先立って、配線基板10の全体を補助的に加熱する。このとき、補助加熱は、配線基板10(及び基礎基板40)の熱変形が許容範囲内におさまるように行う。この補助的な加熱により、導電ペースト14bが硬化温度に達するまでの時間が短縮されたり、ヒータ18から導電ペースト14bに至る経路からの熱の逃げが抑制されたりするなど、加熱時間の短縮化や熱効率の向上が図られる。なお、補助加熱を行う場合も、必要箇所以外への配線基板10に対する加熱を抑制し、配線基板10の全体が受ける熱量の軽減化を図ることが可能である。
ここで、図1に示すTFT接続部14の構成は、上述した導電ペースト(ACP)14bを使用するものに限定されず、様々な構成が適用可能である。
例えば、図13に示すように、TFT27とバンプ14aとの間に、接合材として、はんだバンプやPbフリーはんだバンプ50を配置する構成としてもよい。なお、図13において、図1に示す配線基板10と同様の機能を有する構成要素には同一の符号を付している。
はんだバンプ50の配置は、ディップ法、印刷法など様々な方法が適用可能である。この場合、接合材であるはんだバンプ50を加熱溶融させることにより、TFT27(電極)とバンプ14aとを接合することができる。そして、はんだバンプ50の加熱に際して、配線基板10に形成された熱伝導配線15を用いて局所的に加熱を行うことにより、図1及び図7の例と同様に、配線基板10あるいは基礎基板40が受ける熱量の軽減化が図られ、反りなどの基板の熱変形が抑制される。なお、TFT接続部14において、接合材として、はんだバンプに加え、NCP(非導電ペースト)を配置してもよい。
また、TFT接続部14の他の構成例として、図1に示す導電ペースト14bを省略するとともに、導電性突起部であるバンプ14aに、電解あるいは無電解めっき処理等により、Snめっきを施してもよい。この場合、バンプ14aのめっき部分を加熱溶融させることにより、TFT27とバンプ14aとを接合することができる。
また、TFT接続部14の別の構成例として、図1に示す導電ペースト14bを省略するとともに、TFT27とバンプ14aとの間に、接合材として、Agペーストを配置する構成としてもよい。Agペーストの配置は、塗布法、印刷法、転写法など様々な方法が適用可能である。この場合、接合材であるAgペーストを熱硬化させることにより、TFT27とバンプ14aとを接合することができる。
次に、本発明の電気光学装置を電子機器に適用した例について説明する。
図14(a)は、携帯電話の一例を示した斜視図である。図14(a)において、600は携帯電話本体を示し、601は上記実施形態の有機EL装置を備えた表示部を示している。
図14(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図14(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の有機EL装置を備えた表示部を示している。
図14(c)は、腕時計型電子機器の一例を示した斜視図である。図14(c)において、800は時計本体を示し、801は上記実施形態の有機EL装置を備えた表示部を示している。
図14(a)〜(c)に示す電子機器は、上記実施形態の有機EL装置を備えたものであるので、電子素子の実装不良が少なく、高品質化が図られる。
なお、本実施形態の電子機器は有機EL装置を備えるものとしたが、液晶装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
また、上記例では、電子素子としてTFTを配線基板に転写する構成としたが、本発明における電子素子としては、TFT素子以外にも、薄膜ダイオード、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、太陽電池やイメージセンサ等に用いられる光電変換素子、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録媒体、光磁気記録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー、偏光素子等の光学薄膜、半導体薄膜、超伝導薄膜(例:YBCO薄膜)、磁性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜と他の物質の多層薄膜等が挙げられる。
このなかでも、特に、薄膜デバイス、マイクロ磁気デバイス、マイクロ三次元構造物の構成、アクチュエータ、マイクロミラー等に適用することの有用性が高く、好ましい。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
本発明の配線基板の概略構成を示す断面図。 本発明の配線基板の構成を模式的に示す平面図。 本発明の基板接合体及び電気光学装置の概略構成を示す断面図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の配線基板の他の構成例を示す断面図。 本発明の電気光学装置を電子機器に適用した例を示す図。
符号の説明
10…配線基板(第2基板)、11…基体、12…電気信号配線、13…絶縁層、14…TFT接続部、14a…バンプ(導電性突起部)、14b…導電ペースト(接合材)、15…熱伝導配線、16…ビア、17…拡幅部、18…ヒータ、20…電気光学装置、21…基板接合体、22…有機EL基板(発光素子基板)、26…有機EL素子(発光素子)、TFT…27(電子素子、スイッチング素子)、40…基礎基板(第1基板)、41…剥離層。

Claims (10)

  1. 電気信号配線が形成された配線基板上に電子素子を実装する方法であって、
    前記配線基板上に接合材を介して前記電子素子を配置する配置工程と、
    前記接合材を加熱して前記電気信号配線と前記電子素子とを接合する接合工程とを有してなり、
    前記接合工程では、前記配線基板上の所定の配線を介して前記接合材に熱を伝えることを特徴とする電子素子の実装方法。
  2. 前記接合工程では、前記所定の配線の一部にヒータを接触させることを特徴とする請求項1に記載の電子素子の実装方法。
  3. 前記所定の配線は、前記電気信号配線と、前記電気信号配線とは別に形成された熱伝導配線とのうちの少なくとも一方を含むことを特徴とする請求項1または請求項2に記載の電子素子の実装方法。
  4. 前記接合工程では、前記配線基板の全体を補助的に加熱することを特徴とする請求項1から請求項3のうちのいずれかに記載の電子素子の実装方法。
  5. 第1基板上に形成された電子素子を第2基板上に形成された電気信号配線上に転写配置する工程を有する基板接合体の製造方法であって、
    請求項1から請求項4のいずれかに記載の電子素子の実装方法を用いて、前記電子素子の転写配置を行うことを特徴とする基板接合体の製造方法。
  6. 電子素子が接合される電気信号配線が形成された配線基板であって、
    前記電気信号配線と前記電子素子との接合部に熱を伝える熱伝導配線を備えることを特徴とする配線基板。
  7. 前記熱伝導配線は、他の部分よりも拡幅して形成されかつ、少なくとも前記電気信号配線と前記電子素子との接合時において露出される拡幅部を含むことを特徴とする請求項6に記載の配線基板。
  8. 前記熱伝導配線を被覆する絶縁層を備え、
    前記拡幅部は、前記絶縁層の上面に露出して形成されていることを特徴とする請求項7に記載の配線基板。
  9. 電子素子が接合された電気信号配線が形成された配線基板と、前記電子素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、
    前記配線基板には、前記電気信号配線と前記電子素子との接合部に熱を伝える熱伝導配線が形成されていることを特徴とする基板接合体。
  10. 請求項9に記載の基板接合体を備えることを特徴とする電気光学装置。
JP2003366011A 2003-10-27 2003-10-27 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 Withdrawn JP2005129835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366011A JP2005129835A (ja) 2003-10-27 2003-10-27 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366011A JP2005129835A (ja) 2003-10-27 2003-10-27 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置

Publications (1)

Publication Number Publication Date
JP2005129835A true JP2005129835A (ja) 2005-05-19

Family

ID=34644497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366011A Withdrawn JP2005129835A (ja) 2003-10-27 2003-10-27 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置

Country Status (1)

Country Link
JP (1) JP2005129835A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097585A (ko) * 2012-12-18 2015-08-26 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 임베디드 경화 영역 내의 열경화성 재료의 경화
CN109284716A (zh) * 2018-09-21 2019-01-29 京东方科技集团股份有限公司 一种基板、显示面板及显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097585A (ko) * 2012-12-18 2015-08-26 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 임베디드 경화 영역 내의 열경화성 재료의 경화
CN104937703A (zh) * 2012-12-18 2015-09-23 荷兰应用自然科学研究组织Tno 在嵌入式固化区中固化热可固化材料
US20150367560A1 (en) * 2012-12-18 2015-12-24 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Curing a heat-curable material in an embedded curing zone
JP2016503235A (ja) * 2012-12-18 2016-02-01 ネーデルランセ オルハニサチエ フォール トゥーヘパスト−ナツールウェーテンシャッペルック オンデルズク テーエヌオーNederlandse Organisatie voor toegepast−natuurwetenschappelijk onderzoek TNO 組み込まれた硬化ゾーン中の熱硬化性材料を硬化させること
CN104937703B (zh) * 2012-12-18 2019-04-09 荷兰应用自然科学研究组织Tno 在嵌入式固化区中固化热可固化材料
TWI668772B (zh) * 2012-12-18 2019-08-11 荷蘭Tno自然科學組織公司 於一埋置式固化區固化一熱可固化之材料的技術
US10717236B2 (en) 2012-12-18 2020-07-21 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Curing a heat-curable material in an embedded curing zone
KR102244094B1 (ko) * 2012-12-18 2021-04-26 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 임베디드 경화 영역 내의 열경화성 재료의 경화
CN109284716A (zh) * 2018-09-21 2019-01-29 京东方科技集团股份有限公司 一种基板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2009200274A (ja) 集積半導体装置
JP2009194113A (ja) 集積半導体装置
JP2005142054A (ja) 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器
JP3925489B2 (ja) 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法
JP4581664B2 (ja) 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP2005129835A (ja) 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置
JP4506460B2 (ja) 有機エレクトロルミネッセンス装置の製造方法及び電子機器
US7521797B2 (en) Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP7240624B2 (ja) 表示装置形成用基板、表示装置及び表示装置の製造方法
JP3956955B2 (ja) 半導体基板の製造方法、電気光学装置の製造方法
JP2005129836A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005136184A (ja) 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置
JP2005175170A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005129834A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。
JP2005175002A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005114915A (ja) デバイスとその製造方法及び電気光学装置
JP2005109406A (ja) 転写用素子とその接合方法、転写用基板及び電気光学装置
JP2005183445A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2005268500A (ja) 配線基板の製造方法、配線基板及び電気光学装置
JP2005109000A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005114917A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109