JP2009200274A - 集積半導体装置 - Google Patents

集積半導体装置 Download PDF

Info

Publication number
JP2009200274A
JP2009200274A JP2008040878A JP2008040878A JP2009200274A JP 2009200274 A JP2009200274 A JP 2009200274A JP 2008040878 A JP2008040878 A JP 2008040878A JP 2008040878 A JP2008040878 A JP 2008040878A JP 2009200274 A JP2009200274 A JP 2009200274A
Authority
JP
Japan
Prior art keywords
semiconductor device
integrated semiconductor
chip
mems
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008040878A
Other languages
English (en)
Other versions
JP4568337B2 (ja
Inventor
Hiroshi Yamada
浩 山田
Kazuhiko Itaya
和彦 板谷
Yutaka Onozuka
豊 小野塚
Hideyuki Funaki
英之 舟木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008040878A priority Critical patent/JP4568337B2/ja
Publication of JP2009200274A publication Critical patent/JP2009200274A/ja
Application granted granted Critical
Publication of JP4568337B2 publication Critical patent/JP4568337B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】異なる複数個の半導体デバイス間を固定する絶縁材料である有機樹脂部分での応力破壊をなくし、集積半導体装置の接続信頼性を向上させることを可能とする集積半導体装置（擬似ＳＯＣチップ）を提供すること。
【解決手段】集積素子回路または素子外形寸法の異なる複数個のＬＳＩチップ２およびＭＥＭＳチップ３と、複数個のＬＳＩチップ２およびＭＥＭＳチップ３の間に配置される絶縁材料４と、複数個のＬＳＩチップ２およびＭＥＭＳチップ３と絶縁材料４上に全体的に配置される有機絶縁膜７と、有機絶縁膜７上に配置され、複数個のＬＳＩチップ２およびＭＥＭＳチップ３を互いに接続する微細薄膜配線８と、複数個のＬＳＩチップ２およびＭＥＭＳチップ３が配置されている領域上に選択的に配置されるＩ／Ｏ電極１０と、Ｉ／Ｏ電極１０上に形成されるバンプ電極５と、を備えたこと、を特徴とする。
【選択図】 図２

Description

本発明は、複数個の半導体素子を搭載して構成される集積半導体装置に関する。
近年、集積半導体装置は高集積化技術が進行しており、その集積半導体装置を構成する半導体素子の集積化技術も高密度化が求められている。特に、最近の集積半導体装置の高集積化技術には、高性能半導体素子（ＬＳＩ）の集積化技術とともに、電気機械素子（ＭＥＭＳ）の集積化技術が必要になっている。
ＭＥＭＳ（Micro Electro Mechanical System）はシリコン微細加工プロセスを用いて製作される、ミクロな構造体を有する電気機械素子である。ＭＥＭＳは、圧力センサ、加速度センサ、ＲＦフィルターなど幅広い電子部品分野で応用が期待されている。このようなＭＥＭＳをＬＳＩと一緒に集積化する技術として複数のＬＳＩとＭＥＭＳとを積層する高密度３次元実装技術があるが、ＬＳＩとＭＥＭＳとに縦方向の貫通穴を形成する必要があることからプロセスコストが高いという課題があり、同一平面上に高集積化する技術が要求されている。
同一平面上に高集積化する方法には、代表的には、ＳＯＣ（System on a Chip）とＳＩＰ（System in Package）の２方式がある。ＳＯＣは、複数のデバイスを１チップ上に形成することにより集積する方法である。ＳＯＣはデバイス集積度を高くすることは可能であるが、集積できるデバイスの種類に制限があるという課題がある。例えば、Ｓｉ基板上にＧａＡｓなどの別の結晶系からなるデバイスを形成することは、プロセスの違いなどから困難である。また、ＳＯＣは新規デバイスを実現する場合の設計期間が長く、開発コストが高くなるという課題もある。
一方、ＳＩＰは、複数のＬＳＩチップとＭＥＭＳチップとを個別に形成した後、それぞれを集積基板上に搭載するものである。ＳＩＰは、各デバイスを個別に形成することができるため、集積するデバイスに対する制限がない。さらに、新規システムを実現する場合にも、既存のチップの利用が可能であり設計期間を短縮できるので、開発コストを安価にできるという利点がある。しかしながら、素子集積密度は、複数のＬＳＩチップとＭＥＭＳチップとを搭載する集積基板に依存するため、デバイス配置の高密度化が困難であるという課題がある。
この課題に対して、例えば特許文献１では、各々独自の製造技術で完成された複数のＬＳＩとＭＥＭＳの各ウェハを検査選別してダイシングにより個別のチップとした後、それらを隣接させた形で再配置してＭＥＭＳ集積ウェハとして再構築することを提案している。このＭＥＭＳ再構築ウェハは、デバイス製造技術の異なる異種デバイスの集積を可能にすること、および、検査選別された動作デバイスのみを大面積で再集積することで製造コストの低下を可能にしている。さらに、ＭＥＭＳ再構築ウェハ上に搭載された複数のＬＳＩとＭＥＭＳとは、微細配線層で電気的接続が行われる。このように、複数のＬＳＩとＭＥＭＳとをチップレベルで再配置してＭＥＭＳ集積ウェハとして再構築する擬似ＳＯＣ技術は、これまでのＳＩＰでは達成できない高集積化と、ＳＯＣでは達成できない複合化とを短期間で実現可能にしている。
特開２００７−２６０８６６号公報
しかしながら、擬似ＳＯＣ技術では、擬似ＳＯＣチップを回路配線基板にフリップチップ実装する場合、回路配線基板と擬似ＳＯＣチップの熱膨張係数の差により擬似ＳＯＣチップが変形して、異種デバイス間を固定する絶縁材料である有機樹脂が破壊されるという問題があった。具体的には、擬似ＳＯＣ上の周辺（Peripheral）に配置されたバンプ電極を用いてフリップチップ実装された擬似ＳＯＣチップと、擬似ＳＯＣチップを搭載する回路配線基板の熱膨張係数の相違に起因する変位差により、擬似ＳＯＣチップに反りが発生して、擬似ＳＯＣチップの異種デバイス間に配置する有機樹脂が応力破壊されるというものである。これは主に、バンプ電極ピッチを緩和することとを目的に、擬似ＳＯＣチップ上の周辺（Peripheral）にＩ／Ｏ電極を配置していたことが原因として挙げられる。
本発明は、上記に鑑みてなされたものであって、異種デバイス間を固定する絶縁材料である有機樹脂部分での応力破壊をなくし、擬似ＳＯＣチップである集積半導体装置の接続信頼性を向上させることを可能とする集積半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、集積素子回路または素子外形寸法の異なる複数個の半導体素子と、前記複数個の半導体素子の間に配置される絶縁材料と、前記複数個の半導体素子と前記絶縁材料上に全体的に配置される有機絶縁膜と、前記有機絶縁膜上に配置され、前記複数個の半導体素子を互いに接続する微細薄膜配線と、前記複数個の半導体素子が配置されている領域上に選択的に配置されるＩ／Ｏ電極と、前記Ｉ／Ｏ電極上に形成されるバンプ電極と、を備えたことを特徴とする。
本発明によれば、擬似ＳＯＣチップである集積半導体装置のＩ／Ｏ電極が異種デバイスの上側に配置され、さらにＩ／Ｏ電極の上に形成されたバンプ電極で回路配線基板に固定される構造であることから、異種デバイスで固定された集積半導体装置が異種デバイス間を固定する絶縁材料で効果的に応力緩和されるため、集積半導体装置と回路配線基板の熱膨張係数の違いによる集積半導体装置全体の応力変形を防止することができる。これにより異種デバイス間を固定する絶縁材料である有機樹脂部分での応力破壊を防止することができ、接続信頼性が向上するという効果を奏する。
以下に添付図面を参照して、この発明にかかる集積半導体装置の最良な実施の形態を詳細に説明する。なお、以下において示す図面では、説明の便宜上、図面の各部材の縮尺を異ならせて記載してある場合がある。図１は、本発明の実施の形態にかかる集積半導体装置の上面図であり、図２は、図１のＡ−Ａ矢視断面図である。なお、図１では説明の便宜上、集積半導体装置１の内部に存在するＬＳＩチップ２、ＭＥＭＳチップ３、および、絶縁材料４と、集積半導体装置１の表面に存在するバンプ電極５とを実線で描いている。さらに図２では、バンプ電極５の数は、図１のＡ−Ａ矢視断面図に実際に存在する数より少なくなっている。
集積半導体装置（擬似ＳＯＣチップ）１は、ＬＳＩチップ２とＭＥＭＳチップ３とをチップレベルで再配置して、ＭＥＭＳ集積ウェハとして再構築したものであり、擬似ＳＯＣ技術により製造されている。そのため、ＬＳＩチップ２とＭＥＭＳチップ３などを電気的に接続する配線基板（インターポーザ基板）は存在しない。なお、実際には、ＭＥＭＳ集積ウェハである擬似ＳＯＣウェハをダイシングにより個別のチップにしたものが集積半導体装置（擬似ＳＯＣチップ）１となる。集積半導体装置（擬似ＳＯＣチップ）１は、ＬＳＩチップ２、ＭＥＭＳチップ３、絶縁材料４、バンプ電極５、コンタクト部６、有機絶縁膜７、微細薄膜配線８、有機絶縁膜９、Ｉ／Ｏ電極１０、ＭＥＭＳ封止材料１１、および、ＭＥＭＳキャビティ１２を備えて構成されている。
ＬＳＩチップ２は、半導体素子であるＬＳＩが形成されたウェハを検査選別後ダイシングにより個別のチップにしたものである。ＭＥＭＳチップ３は、電気機械素子であるＭＥＭＳが形成されたウェハを検査選別後ダイシングにより個別のチップにしたものである。なお、本例では、集積半導体装置（擬似ＳＯＣチップ）１は、５個のＬＳＩチップ２（ＣＰＵ：２個、Ｄｒｉｖｅｒ：２個、Ｍｅｍｏｒｙ：１個）と、１個のＭＥＭＳチップ３とを搭載しているが、各ＬＳＩチップ２とＭＥＭＳチップ３とは互いに異種デバイスである。但し、本例では説明のため上記の構成としたが、集積半導体装置（擬似ＳＯＣチップ）１に搭載されるＬＳＩチップ２とＭＥＭＳチップ３は、必ずしも本例に限定されるものではない。
絶縁材料４は、ＬＳＩチップ２とＭＥＭＳチップ３の間、および、必要に応じてＬＳＩチップ２とＭＥＭＳチップ３の下面および集積半導体装置（擬似ＳＯＣチップ）１としての外周部に配置され、ＬＳＩチップ２とＭＥＭＳチップ３とを絶縁するとともに、それらを固定している。なお、集積半導体装置（擬似ＳＯＣチップ）１と回路配線基板２００の接続後に、絶縁材料４での熱変位が小さくなるように、ＬＳＩチップ２とＭＥＭＳチップ３の隙間は、できるだけ狭くするように設計することが好ましい。特に、発熱量が多いチップ（例えばＣＰＵ）と他のチップとの隙間は、できるだけ狭くするように設計することがより好ましい。また、絶縁材料４は、有機樹脂であり、具体的には、少なくともシリカフィラを含有するエポキシ樹脂、ポリイミド樹脂、および、ベンゾシクロブテン（ＢＣＢ）のうち少なくとも１つで構成されていることが好ましい。
バンプ電極５は、集積半導体装置（擬似ＳＯＣチップ）１と後述する回路配線基板２００とを電気的および機械的に接続する。バンプ電極５は、集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の上側に形成されたＩ／Ｏ電極１０の上面に形成されている。なお、設計によっては、バンプ電極５（Ｉ／Ｏ電極１０）とＬＳＩチップ２およびＭＥＭＳチップ３との間に、有機絶縁膜７、微細薄膜配線８、および、有機絶縁膜９などが形成される場合があるが、本発明の主旨から、バンプ電極５（Ｉ／Ｏ電極１０）は、必ずＬＳＩチップ２およびＭＥＭＳチップ３の上側に選択的に形成される。
なお、図に示すように、バンプ電極５（Ｉ／Ｏ電極１０）は、ＬＳＩチップ２およびＭＥＭＳチップ３の角部には配置されていないことがわかる。従って、バンプ電極５（Ｉ／Ｏ電極１０）は、集積半導体装置（擬似ＳＯＣチップ）１の角部にも配置されていないことになる。これは、ＬＳＩチップ２およびＭＥＭＳチップ３の角部にバンプ電極５（Ｉ／Ｏ電極１０）を配置した場合、集積半導体装置（擬似ＳＯＣチップ）１と回路配線基板２００の接続することで、集積半導体装置（擬似ＳＯＣチップ）１と回路配線基板２００の熱膨張係数の違いによる応力がこれらのバンプ電極５（Ｉ／Ｏ電極１０）に集中するため、この部分で剥離が発生する課題を防止するためである。このバンプ電極５は、具体的には、少なくとも、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｐｂ、Ｓｎ、Ｐｄ、Ｗを含む金属、または、これらの合金で構成されていることが好ましい。
コンタクト部６は、ＬＳＩチップ２と微細薄膜配線８の電気的な接続、および、ＭＥＭＳチップ３と微細薄膜配線８の電気的な接続をするために、ＬＳＩチップ２およびＭＥＭＳチップ３の上面に設けられている。
有機絶縁膜７は、ＬＳＩチップ２およびＭＥＭＳチップ３と、微細薄膜配線８とを電気的に絶縁する。有機絶縁膜７は、ＬＳＩチップ２のコンタクト部６以外と、ＭＥＭＳチップ３のコンタクト部６以外の上面に全体的に設けられている。有機絶縁膜７は、例えば、ポリイミド樹脂などが用いられる。
微細薄膜配線８は、ＬＳＩチップ２とＭＥＭＳチップ３とを電気的に接続するため、コンタクト部６および有機絶縁膜７の上面に設けられている。微細薄膜配線８は、具体的には、少なくとも、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｂ、Ｓｎ、Ｐｄ、Ｗを含む金属、または、これらの合金で成されていることが好ましい。
有機絶縁膜９は、微細薄膜配線８を保護するため、Ｉ／Ｏ電極１０が形成されている部分以外の微細薄膜配線８の上面に全体的に設けられている。有機絶縁膜９は、例えば、ポリイミド樹脂などが用いられる。なお、微細薄膜配線８と有機絶縁膜９は、設計によっては、有機絶縁膜７上に各１層だけではなく、多層配線層として複数層が配置される場合がある。
Ｉ／Ｏ電極１０は、バンプ電極５を形成するために、微細薄膜配線８の上面に設けられ、バンプ電極５と微細薄膜配線８とを電気的に接続する。さらに詳しく説明すると、Ｉ／Ｏ電極１０は、集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の上側に形成される。なお、Ｉ／Ｏ電極１０の上面に形成されるバンプ電極５のバリアメタルには、Ｃｕ／Ｎｉ／ＴｉまたはＣｕ／Ｔｉなどが用いられる。
ＭＥＭＳ封止材料１１は、ＭＥＭＳチップ３のＭＥＭＳ可動部分を封止しており、ＭＥＭＳキャビティ１２は、ＭＥＭＳチップ３とＭＥＭＳ封止材料１１とに囲まれたＭＥＭＳ可動部分が配置される空洞の部分である。
次に、集積半導体装置（擬似ＳＯＣチップ）１が上述のように形成されている理由を、従来の集積半導体装置と比較して説明する。図３は、従来の集積半導体装置の上面図であり、図４は、図３のＡ−Ａ矢視断面図である。なお、図３では説明の便宜上、従来の集積半導体装置（擬似ＳＯＣチップ）１００の内部に存在するＬＳＩチップ２、ＭＥＭＳチップ３、および、絶縁材料４と、集積半導体装置（擬似ＳＯＣチップ）１００の表面に存在するバンプ電極５とを実線で描いている。
従来の集積半導体装置（擬似ＳＯＣチップ）１００は、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１と同様に、ＬＳＩチップ２、ＭＥＭＳチップ３、絶縁材料４、バンプ電極５、コンタクト部６、有機絶縁膜７、微細薄膜配線８、有機絶縁膜９、Ｉ／Ｏ電極１０、ＭＥＭＳ封止材料１１、および、ＭＥＭＳキャビティ１２を備えて構成されている。
この従来の集積半導体装置（擬似ＳＯＣチップ）１００が集積半導体装置（擬似ＳＯＣチップ）１と異なっている点は、Ｉ／Ｏ電極１０（バンプ電極５）の配置されている位置である。集積半導体装置（擬似ＳＯＣチップ）１では、前述したように、Ｉ／Ｏ電極１０（バンプ電極５）が集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の上側に選択的に配置されている。これに対して、従来の集積半導体装置（擬似ＳＯＣチップ）１００では、Ｉ／Ｏ電極１０（バンプ電極５）は、集積半導体装置（擬似ＳＯＣチップ）１００の外周部にある絶縁材料４領域の上面（真上）のみに配置されている。
ここで、従来の集積半導体装置（擬似ＳＯＣチップ）１００を回路配線基板２００にフリップチップ実装する場合を説明する。図５は、従来の集積半導体装置（擬似ＳＯＣチップ）１００を回路配線基板にフリップチップ実装した場合の断面図である。
この場合、従来の集積半導体装置（擬似ＳＯＣチップ）１００の熱膨張係数と回路配線基板２００の熱膨張係数とが違うため、その違いを原因として集積半導体装置と回路配線基板の間に変位差が生じる。特に、回路配線基板２００と接続しているＩ／Ｏ電極１０（バンプ電極５）が集積半導体装置（擬似ＳＯＣチップ）１００の外周部にある絶縁材料４の上面（真上）のみに配置されていることから、集積半導体装置（擬似ＳＯＣチップ）１００にそり（応力変形）３００が発生し、集積半導体装置（擬似ＳＯＣチップ）１００のＬＳＩチップ２およびＭＥＭＳチップ３の間に配置されている部分の絶縁材料４が応力破壊される課題があった。
さらに、これに対して、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１を回路配線基板２００にフリップチップ実装する場合を説明する。図６は、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１を回路配線基板にフリップチップ実装した場合の断面図である。この場合も、集積半導体装置（擬似ＳＯＣチップ）１の熱膨張係数と回路配線基板２００の熱膨張係数とが違うため、その違いを原因として集積半導体装置と回路配線基板の間に変位差は生じる。しかしながら、回路配線基板２００と接続しているＩ／Ｏ電極１０（バンプ電極５）が、集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の上側に選択的に配置されているため、集積半導体装置（擬似ＳＯＣチップ）１に発生するそり（応力変形）３００が、ＬＳＩチップ２とＭＥＭＳチップ３の隙間に配置された絶縁材料４で応力緩和される。そのため、集積半導体装置（擬似ＳＯＣチップ）１のそり（応力変形）３００を効果的に抑制することができ、集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の隙間に配置されている部分の絶縁材料４が集積半導体装置（擬似ＳＯＣチップ）１のそり（応力変形）により応力破壊される課題を解決することができる。従って、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１は、フリップチップ実装される回路配線基板２００との間の接続信頼性を向上させることが可能となる。
なお、回路配線基板２００としては、例えば、米国特許４８１１０８２号公報に記載された基板、あるいは、通常のガラスエポキシ基板上に絶縁層と導体層とを相互にビルドアップさせた方式のプリントＳＬＣ（Surface Laminar Circuit）基板を用いることができる。さらに、ポリイミド樹脂を基板主材として表面に銅配線が形成されている公知のフレキシブル基板などを用いることも可能であり、電子回路装置を構成する回路配線基板２００は特に限定されるものではない。
（集積半導体装置の製造方法）
次に、本実施の形態にかかる集積半導体装置の製造方法について説明する。図７−１〜図７−１３は、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１の工程断面図であり、図１のＡ−Ａ矢視断面部分に相当する。
初めに、図７−１に示すようにＬＳＩチップ２、ＭＥＭＳチップ３、および、ガラスマスク（集積転写基板）１３を準備する。ガラスマスク１３には、ＬＳＩチップ２とＭＥＭＳチップ３とが搭載される面に、接着強度差を有する有機絶縁膜７が形成されており、その反対面には、微細配線パターン１４が形成されている。本例では、説明のため、有機絶縁膜７に感光性樹脂であるポリイミド（東レ：ＵＲ３１４０）樹脂を使用している。
そして、図７−２に示すように、ＬＳＩチップ２とＭＥＭＳチップ３とをガラスマスク１３に搭載して、ＬＳＩチップ２とＭＥＭＳチップ３の表面（図の下面）を同一平面に配置する。なお、実際には、ガラスマスク１３上に多数のＬＳＩチップ２とＭＥＭＳチップ３とが配置され、全体として擬似ＳＯＣのウェハを構成している。
次に、図７−３に示すように、ＬＳＩチップ２とＭＥＭＳチップ３の裏面（図の上面）を絶縁材料４で被覆する。本例では、説明のため、絶縁材料４にシリカフィラの含有されたエポキシ樹脂を使用している。なお、絶縁材料４の被覆形成には、半導体素子間の微細領域にボイドを形成しないで絶縁材料を配置することから、真空印刷技術を用いることが好ましい。
次に、図７−４に示すように、ＬＳＩチップ２とＭＥＭＳチップ３とがガラスマスク１３上に位置合わせされ、搭載された状態で、ガラスマスク１３の微細配線パターン１４が形成されている面から露光エネルギー１５で露光する。露光量は、有機絶縁膜７となる感光性樹脂の感度に応じて調整する。本例に記載したポリイミド（東レ：ＵＲ３１４０）樹脂を使用する場合は１００ｍＪ／ｃｍ２程度が好ましい。
次に、図７−５に示すように、ガラスマスク１３を剥離後、現像を行い、コンタクト部６の表面（図の下面）領域に存在する有機絶縁膜７を選択的に開口し、コンタクトビア１６を形成する。現像は、現像液（東レ：ＤＶ−５０５）を使用して行った。なお、有機絶縁膜７の表面（図の下面）は、本例のこれまでの製造工程により構造上平坦となっている。
次に、図７−６に示すように、有機絶縁膜７の表面（図の上面）に微細薄膜配線８を、ＥＢ（電子ビーム）蒸着、あるいはスパッタ法などの公知の技術で形成し、コンタクトビア１６を通してコンタクト部６、すなわち、ＬＳＩチップ２およびＭＥＭＳチップ３と電気的に接続する。本例では、微細薄膜配線８にＡｌ／Ｔｉを使用している。なお、有機絶縁膜７の表面（図の上面）は平坦であるため、微細薄膜配線８は、段差による断線を生じることがないとともに、以後の工程で積層される層についても平坦となるため、最終的に平坦なＩ／Ｏ電極１０を形成することができ、Ｉ／Ｏ電極１０上にバンプ電極５を高精度に形成することが可能となる
次に、図７−７に示すように、微細薄膜配線８の表面（図の上面）に有機絶縁膜９を被覆し、さらに、微細薄膜配線８と有機絶縁膜９とを重ねて形成する。従って、微細薄膜配線８および有機絶縁膜９は、本例の場合は有機絶縁膜７上に各２層が形成される。さらに、最表面（図の最上面）にある有機絶縁膜９にＩ／Ｏ電極１０となる開口部１７を形成する。ここで、開口部１７の開口寸法は直径５０μｍであり、開口部１７から露出している微細薄膜配線８がＩ／Ｏ電極１０の一部となる。本例では、有機絶縁膜９に感光性樹脂であるポリイミド（東レ：ＵＲ３１４０）樹脂を使用した。
次に、図７−８に示すように、有機絶縁膜９の表面（図の上面）に、Ｃｕ／Ｔｉの多層金属層１８をＥＢ（電子ビーム）蒸着で被覆する。多層金属層１８は、Ｔｉの表面（図の上面）にＣｕが形成されている多層構造であり、最終的に、開口部１７に形成された多層金属層１８はＩ／Ｏ電極１０の一部となり、バンプ電極５のバリアメタルの役割を果たす。
次に、図７−９に示すように、多層金属層１８の表面（図の上面）に、膜厚５０μｍのレジスト膜１９をスピンコート法で形成後、露光現像により開口部１７の開口寸法より大きい直径８０μｍの開口部２０を形成する。露光は、レジスト膜１９の膜厚に対して充分な量のエネルギーを照射して行い、現像は、本例では、現像液（ＡＺ４００Ｋデベロッパー：ヘキストジャパン社）を使用して行っている。また本例では、レジスト膜１９に、厚膜レジスト（ヘキストジャパン社製：ＡＺ４９０３）を使用した。
次に、図７−１０に示すように、Ｉ／Ｏ電極１０（開口部１７）に対応する部分のレジスト膜１９が、開口部２０により開口されている擬似ＳＯＣウェハを、本例では、下記のように組成されたＰｂ／Ｓｎめっき液（スルホン酸はんだめっき液）に浸漬してＣｕ／Ｔｉを陰極として、高純度共晶はんだ板を陽極として電気めっきを行う。電流密度は１〜４（Ａ／ｄｍ２）で行い、浴温度２５℃で緩やかに攪拌しながら、はんだ組成（Ｐｂ／Ｓｎ）が共晶組成にほぼ等しい、あるいはＰｂ側またはＳｎ側にわずかに移行した組成のＰｂＳｎはんだ合金２１を、開口部２０の多層金属層１８上に５０μｍ析出させる。最終的に、ＰｂＳｎはんだ合金２１はバンプ電極５となる。
スルホン酸はんだめっき液の組成
錫イオン（Ｓｎ２＋） １２Ｖｏｌ％
鉛イオン（Ｐｂ２＋） ３０Ｖｏｌ％
脂肪族スルホン酸 ４１Ｖｏｌ％
ノニオン系界面活性剤 ５Ｖｏｌ％
カチオン系界面活性剤 ５Ｖｏｌ％
イソプロピルアルコール ７Ｖｏｌ％
次に、図７−１１に示すように、電気めっきを行なうためのレジストとして形成したＡＺ４９０３からなるレジスト膜１９を、アセトンで除去する。
次に、図７−１２に示すように、クエン酸／過酸化水素水から構成される溶液に浸漬してＣｕをエッチング除去し、さらに、エレンジアミン４酢酸／アンモニア／過酸化水素水／純水から構成される混合溶液に浸漬してＴｉをエッチング除去することにより、多層金属層１８を除去する。この結果、ＰｂＳｎはんだ合金２１の裏面（図の下面）に存在する多層金属層１８以外は、全て除去される。
次に、図７−１３に示すように、擬似ＳＯＣのウェハをリフローすることにより、ＰｂＳｎはんだ合金２１は球状のバンプ電極５となる。
最後に、以上の工程を経て完成した擬似ＳＯＣウェハをダイシングにより個別のチップにすることにより集積半導体装置（擬似ＳＯＣチップ）１が完成する。
（フリップチップ実装）
さらに、図７−１〜図７−１３で説明した集積半導体装置の製造方法で製造した集積半導体装置（擬似ＳＯＣチップ）１を回路配線基板２００にフリップチップ実装する方法について説明する。具体的には、公知の技術であるハーフミラーを有して位置合わせを行うフリップチップボンダーを用いて、回路配線基板２００の電極端子と集積半導体装置（擬似ＳＯＣチップ）１のバンプ電極５との位置合わせを行う。なお、集積半導体装置（擬似ＳＯＣチップ）１は加熱機構を有するコレットに保持され、３５０℃の窒素雰囲気中で予備加熱されている。
次に、集積半導体装置（擬似ＳＯＣチップ）１のバンプ電極５と回路配線基板２００の電極端子とが接触された状態で、コレットをさらに下方移動して、圧力３０ｋｇ／ｍｍ２を加え、さらにこの状態で温度を３７０℃まで上昇させてはんだを溶融させ、集積半導体装置（擬似ＳＯＣチップ）１と回路配線基板２００の電極端子とを接続する。以上の様な工程を実施することにより、図６に示したように、集積半導体装置（擬似ＳＯＣチップ）１を回路配線基板２００にフリップチップ実装することができる。
なお、必要に応じて集積半導体装置（擬似ＳＯＣチップ）１と回路配線基板２００との隙間部分に公知の技術である、封止樹脂を配置することも可能である。封止する樹脂として、例えば、ビスフェノール系エポキシとイミダゾール効果触媒、酸無水物効果剤と球状の石英フィラを重量比で４５ｗｔ％含有するエポキシ樹脂を用いることができる。
また、例えばクレゾールノボラックタイプのエポキシ樹脂（ＥＣＯＮ−１９５ＸＬ；住友化学社製）１００重量部、硬化剤としてのフェノール樹脂５４重量部、充填剤としての熔融シリカ１００重量部、触媒としてのベンジルジメチルアミン０.５重量部、その他添加剤としてカーボンブラック３重量部、シランカップリング剤３重量部を粉砕、混合、溶融したエポキシ樹脂溶融体を用いることも可能であり、その材料は特に限定されるものではない。
次に、従来の集積半導体装置（擬似ＳＯＣチップ）１００を上述した方法で回路配線基板２００にフリップチップ実装した場合の接続信頼性と、図７−１〜図７−１３で説明した集積半導体装置の製造方法で製造した集積半導体装置（擬似ＳＯＣチップ）１を上述した方法で回路配線基板２００にフリップチップ実装した場合の接続信頼性とを比較評価した結果について説明する。
具体的には、２０ｍｍ×５ｍｍの寸法内にバンプ電極５を２５６ピン有する従来の集積半導体装置（擬似ＳＯＣチップ）１００と、２０ｍｍ×５ｍｍの寸法内にバンプ電極５を２５６ピン有する本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１とを、それぞれ回路配線基板２００にフリップチップ実装した場合の試料の接続信頼性を評価した。サンプル数は各１０００個で、温度サイクル試験条件は、いずれの場合も「−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）」で行った。そして、２５６ピンの中で１箇所でも接続がオープンになった場合を不良とした。
その結果、従来の集積半導体装置（擬似ＳＯＣチップ）１００では、１５００サイクル終了の段階で集積半導体装置（擬似ＳＯＣチップ）１００のＬＳＩチップ２およびＭＥＭＳチップ３の間に配置されている部分の絶縁材料４の応力破壊による不良が１００％の割合で確認された。
これに対し、本実施の形態にかかる集積半導体装置（擬似ＳＯＣチップ）１では、３０００サイクル終了の段階でも集積半導体装置（擬似ＳＯＣチップ）１のＬＳＩチップ２およびＭＥＭＳチップ３の間に配置されている部分の絶縁材料４の応力破壊による不良は確認されず、接続信頼性が極めて向上されていることが確認された。
このように、本実施の形態にかかる集積半導体装置によれば、擬似ＳＯＣチップである集積半導体装置のＩ／Ｏ電極が異種デバイスの上側に選択的に配置され、さらにＩ／Ｏ電極の上に形成されたバンプ電極で回路配線基板に固定される構造であることから、異種デバイスで固定された集積半導体装置が異種デバイス間を固定する絶縁材料で応力緩和されるため、集積半導体装置と回路配線基板の熱膨張係数の違いにより集積半導体装置全体が応力変形することがなくなり、異種デバイス間を固定する絶縁材料部分での応力破壊を防止することができ、容易に集積半導体装置の接続信頼性を向上させることが可能になる。
なお、本発明は、上記実施例に限定されるものではなく、複数個の半導体素子を搭載して構成されるすべての集積半導体装置に有効である。
本発明の実施の形態にかかる集積半導体装置の上面図。 図１のＡ−Ａ矢視断面図。 従来の集積半導体装置の上面図。 図３のＡ−Ａ矢視断面図。 従来の集積半導体装置を回路配線基板にフリップチップ実装した場合の断面図。 本実施の形態にかかる集積半導体装置を回路配線基板にフリップチップ実装した場合の断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。 本実施の形態にかかる集積半導体装置の工程断面図。
符号の説明
１、３１ 集積半導体装置（擬似ＳＯＣチップ）
２ ＬＳＩチップ
３ ＭＥＭＳチップ
４ 絶縁材料
５ バンプ電極
６ コンタクト部
７、９ 有機絶縁膜
８ 微細薄膜配線
１０ Ｉ／Ｏ電極
１１ ＭＥＭＳ封止材料
１２ ＭＥＭＳキャビティ
１３ ガラスマスク（集積転写基板）
１４ 微細配線パターン
１５ 露光エネルギー
１６ コンタクトビア
１７、２０ 開口部
１８ 多層金属層
１９ レジスト膜
２１ ＰｂＳｎはんだ合金
１００ 従来の集積半導体装置（擬似ＳＯＣチップ）
２００ 回路配線基板
３００ そり（応力変形）

Claims (6)

  1. 集積素子回路または素子外形寸法の異なる複数個の半導体素子と、
    前記複数個の半導体素子の間に配置される絶縁材料と、
    前記複数個の半導体素子と前記絶縁材料上に全体的に配置される有機絶縁膜と、
    前記有機絶縁膜上に配置され、前記複数個の半導体素子を互いに接続する微細薄膜配線と、
    前記複数個の半導体素子が配置されている領域上に選択的に配置されるＩ／Ｏ電極と、
    前記Ｉ／Ｏ電極上に形成されるバンプ電極と、を備えたこと、
    を特徴とする集積半導体装置。
  2. 前記Ｉ／Ｏ電極は、前記半導体素子の中心点から最大距離を除いて配置されること、を特徴とする請求項１に記載の集積半導体装置。
  3. 前記複数個の半導体素子のうち、少なくとも１つは電気機械素子であること、を特徴とする請求項１または２に記載の集積半導体装置。
  4. 前記集積半導体装置は、
    前記バンプ電極により、回路配線基板上にフリップチップ実装されること、を特徴とする請求項１〜３のいずれか一項に記載の集積半導体装置。
  5. 前記絶縁材料は、少なくともシリカフィラを含有するエポキシ樹脂、ポリイミド樹脂、および、ベンゾシクロブテン（ＢＣＢ）のうち、少なくとも１つで構成されていること、を特徴とする請求項１〜４のいずれか一項に記載の集積半導体装置。
  6. 前記バンプ電極は、少なくともＴｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｐｂ、Ｓｎ、Ｐｄ、Ｗを含む金属、または、これらの合金で構成されていること、を特徴とする請求項１〜５のいずれか一項に記載の集積半導体装置。
JP2008040878A 2008-02-22 2008-02-22 集積半導体装置 Active JP4568337B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008040878A JP4568337B2 (ja) 2008-02-22 2008-02-22 集積半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040878A JP4568337B2 (ja) 2008-02-22 2008-02-22 集積半導体装置

Publications (2)

Publication Number Publication Date
JP2009200274A true JP2009200274A (ja) 2009-09-03
JP4568337B2 JP4568337B2 (ja) 2010-10-27

Family

ID=41143456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040878A Active JP4568337B2 (ja) 2008-02-22 2008-02-22 集積半導体装置

Country Status (1)

Country Link
JP (1) JP4568337B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073082A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 拡張型半導体チップ及び半導体装置
JP2014027180A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 電子回路および半導体部品
JP2015526559A (ja) * 2012-08-13 2015-09-10 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 液体圧縮成型封止材料
US9397057B2 (en) 2014-06-02 2016-07-19 Kabushiki Kaisha Toshiba Plurality of semiconductor devices in resin with a via
US9607949B2 (en) 2014-03-20 2017-03-28 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips in resin and electronic circuit device with the semiconductor device
JP2019525488A (ja) * 2016-08-12 2019-09-05 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11705428B2 (en) 2019-01-23 2023-07-18 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11961813B2 (en) 2022-01-11 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2004153130A (ja) * 2002-10-31 2004-05-27 Olympus Corp 半導体装置及びその製造方法
JP2005064274A (ja) * 2003-08-13 2005-03-10 Sony Corp プリント回路板及びプリント回路板の製造方法
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017530A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 半導体装置およびその実装方法
JP2004153130A (ja) * 2002-10-31 2004-05-27 Olympus Corp 半導体装置及びその製造方法
JP2005064274A (ja) * 2003-08-13 2005-03-10 Sony Corp プリント回路板及びプリント回路板の製造方法
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650135A (zh) * 2011-11-16 2014-03-19 松下电器产业株式会社 扩展型半导体芯片以及半导体装置
JPWO2013073082A1 (ja) * 2011-11-16 2015-04-02 パナソニック株式会社 拡張型半導体チップ及び半導体装置
US9136219B2 (en) 2011-11-16 2015-09-15 Panasonic Corporation Expanded semiconductor chip and semiconductor device
WO2013073082A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 拡張型半導体チップ及び半導体装置
JP2014027180A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 電子回路および半導体部品
US9406622B2 (en) 2012-07-27 2016-08-02 Kabushiki Kaisha Toshiba Electronic circuit and semiconductor component
US11578202B2 (en) 2012-08-13 2023-02-14 Henkel Ag & Co. Kgaa Liquid compression molding encapsulants
JP2015526559A (ja) * 2012-08-13 2015-09-10 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 液体圧縮成型封止材料
US9607949B2 (en) 2014-03-20 2017-03-28 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips in resin and electronic circuit device with the semiconductor device
US9397057B2 (en) 2014-06-02 2016-07-19 Kabushiki Kaisha Toshiba Plurality of semiconductor devices in resin with a via
JP7265052B2 (ja) 2016-08-12 2023-04-25 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP2022071128A (ja) * 2016-08-12 2022-05-13 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
JP2019525488A (ja) * 2016-08-12 2019-09-05 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11942389B2 (en) 2018-11-29 2024-03-26 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11705428B2 (en) 2019-01-23 2023-07-18 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11961813B2 (en) 2022-01-11 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same

Also Published As

Publication number Publication date
JP4568337B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
JP4568337B2 (ja) 集積半導体装置
JP4504434B2 (ja) 集積半導体装置
TWI496259B (zh) 封裝裝置及其製造方法
US8513818B2 (en) Semiconductor device and method for fabricating the same
JP6356450B2 (ja) 半導体装置および電子回路装置
TW477043B (en) Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method
KR100817079B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
JP2010171377A (ja) 貫通電極基板及びその製造方法
JP4538058B2 (ja) 集積半導体装置及び集積３次元半導体装置
JP2013008993A (ja) 半導体装置
JP2007242782A (ja) 半導体装置及び電子装置
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2009105301A (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
JP6116476B2 (ja) チップスタックを製造するための方法及びその方法を実施するためのキャリア
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
JP2006202974A (ja) 電子装置及びその製造方法
JP4393343B2 (ja) 半導体装置の製造方法
JP2008153696A (ja) 半導体パッケージ及びその製造方法
CN114171467A (zh) 一种半导体封装结构
JP2001118959A (ja) 接続端子及びそれを用いた半導体装置
KR101003658B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2005268442A (ja) 半導体装置およびその製造方法
KR20010105641A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4188752B2 (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R151 Written notification of patent or utility model registration

Ref document number: 4568337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3