JP2001118959A - 接続端子及びそれを用いた半導体装置 - Google Patents

接続端子及びそれを用いた半導体装置

Info

Publication number
JP2001118959A
JP2001118959A JP2000202056A JP2000202056A JP2001118959A JP 2001118959 A JP2001118959 A JP 2001118959A JP 2000202056 A JP2000202056 A JP 2000202056A JP 2000202056 A JP2000202056 A JP 2000202056A JP 2001118959 A JP2001118959 A JP 2001118959A
Authority
JP
Japan
Prior art keywords
semiconductor device
connection terminal
conductive material
holder
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000202056A
Other languages
English (en)
Inventor
Akihiko Furuya
明彦 古屋
Tomohito Kitamura
智史 北村
Kenzo Fukuyoshi
健蔵 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2000202056A priority Critical patent/JP2001118959A/ja
Publication of JP2001118959A publication Critical patent/JP2001118959A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】実装基板等に実装した際に半導体装置に応力が
加わっても、応力歪みに起因するクラックや断線等の電
気的接続不良が半導体装置に発生することを防止できる
接続端子および、高信頼性の半導体装置を提供する。 【解決手段】外部との固定および電気的接続を行うため
に、半導体素子を搭載した半導体装置に配設する接続端
子を、外部に開放された中空部を有する保持体と、前記
保持体の外側表面に配設された導電性材料とで構成し、
また、前記接続端子を半導体装置に配設する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子上に配
線層を形成したCSP(チップサイズパッケージ)また
はBGA(ボールグリッドアレイ)等の半導体装置およ
び、半導体装置と外部との固定および電気的接続を行う
ために半導体装置に配設される接続端子に関わる。
【0002】
【従来の技術】近年、電子装置の小型化により、電子装
置内に組み込まれる(実装される)半導体装置は高密度
での実装が行われるようになっている。そのため、半導
体装置はより一層小型化することが要求されている。か
かる小型化の要求に答える半導体装置として、CSP
(チップサイッズパッケージ)、BGA(ボールグリッ
ドアレイ)等が提案されている。これらの半導体装置
は、内部に搭載する半導体素子(ICチップ)と略同等
の外形サイズとすることができるため、半導体装置の小
型化にとって有効な形態といえる。
【0003】以下に、CSPの構造を模式的に示す図面
(断面図)に基づき、半導体装置の一例につき説明を行
う。図6に示すように、アルミ等からなる端子パッド6
3を形成した半導体素子62上には、端子パッド63を
露出するようパッシベーション膜64が形成されてい
る。次いで、パッシベーション膜64上に端子パッド6
3を露出するよう絶縁性樹脂等からなる第1の絶縁層6
5が形成される。また、第1の絶縁層65上には端子パ
ッド63と接続した配線パターン67(配線層)が形成
されており、配線パターン上に銅等からなるメタルポス
ト69を形成している。次いで、第1の絶縁層65及び
配線パターン67上にはメタルポスト69を露出するよ
う第2の絶縁層68が形成されている。なお、図6の例
では、配線パターン67の下にメタルバリア層66を形
成している。また、半導体装置61の主要部は封止樹脂
70にて樹脂封止されている。
【0004】一枚の板状のSi(シリコン)ウェファー
に複数個の半導体素子62が面付けして形成されている
場合、Siウェファー上に一括して上記第2の絶縁層6
8の形成まで行い、その後、最終的に半導体素子62間
にダイシング(断裁)を行い、個々の半導体素子62に
分離すれば、半導体素子と略同一のサイズとなった半導
体装置(CSP)を得ることができる。
【0005】メタルポスト69は配線パターン67を介
して端子パッド63と電気的に接続している。半導体装
置と外部(例えば実装基板)との接続のため、メタルポ
スト69上面に、例えばハンダ(半田)ボール71等か
らなる接続端子74を形成する場合が多い。すなわち、
半導体装置61と外部(例えば半導体装置が搭載される
実装基板)との固定および電気的接続を接続端子74
(ハンダボール71)にて行うものである。
【0006】ここで、半導体装置の製造コストを考慮し
た場合、第1の絶縁層65および第2の絶縁層68の膜
厚は各々10μm前後もしくはそれ以下とすることが望
ましい。しかし、かかる膜厚にて絶縁層を形成し、ま
た、メタルポスト69にハンダボール71を形成した上
で外部との固定、電気的接続を行った場合、熱応力等の
ストレスが経時的に半導体装置61の接続端子74であ
るハンダボール71に集中することになる。その結果、
ハンダボール71近傍の絶縁層もしくは封止樹脂にクラ
ック(亀裂)が入り、また、ハンダボール71近傍で断
線が生じることになる。
【0007】ちなみに、本発明者らが従来より用いられ
ていた半導体装置を基板に実装し、その基板に温度サイ
クル試験(マイナス40度からプラス125度まで温度
を変化させて1サイクルとし、この温度変化を複数回繰
り返す試験)を行ったところ、50〜200サイクル程
度でクラックや断線等が生じたものである。
【0008】このような問題を解決するため、第2の絶
縁層68を例えば100μm程度に厚く形成し、かつ、
メタルポスト69の高さも100μm程度とすることが
試みられている。すなわち、メタルポスト69の高さを
高くすることで、実装基板との熱膨張率の差により半導
体装置61に加わる応力を緩和させようとするものであ
る。
【0009】しかし、かかる構成とした半導体装置61
とすることは新たな問題をもたらすことになる。すなわ
ち、メタルポスト69の形成にあたっては、メッキ法を
用いることが一般的となっている。そのためメッキ法に
て100μmの高さのメタルポスト69を形成すること
は半導体装置61の製造コストを引き上げ、また、製造
収率を下げることになる。また、第2の絶縁層68を例
えば100μm程度に厚く形成することも製造コスト上
望ましいとはいえない。
【0010】さらに、メッキ法によるメタルポスト69
の形成では、第2の絶縁層68をメッキマスクとし、第
2の絶縁層68の開口部にメタルポスト69を形成して
いる。このため、膜厚を厚くした第2の絶縁層68の膜
厚より高いメタルポスト69を形成しようとする場合、
メタルポスト69の高さにバラツキを生じ、また、メタ
ルポスト69の質を低下させやすい。このため、外部と
の電気的接続を行うと部分的に接続不良が生じる等、電
気的接続の信頼性を低下させる要因となるものである。
なお、上述したメタルポストの質の低下とは、断線等の
電気的欠陥に結びつくボイド(空孔)が部分的に生じる
ことを意味する。さらに加えて、メタルポスト69の高
さがバラツキ、また、ハンダボール71の大きさや形状
が不均一となった場合、半導体装置と実装基板との熱圧
着時にハンダおよびハンダボールに加わる圧力に差を生
じ、接続不良や半導体装置の破損を生じるという問題も
ある。
【0011】
【発明が解決しようとする課題】本発明は、上記の問題
点に鑑みなされたものである。すなわち、実装基板等に
実装した際に半導体装置に応力が加わっても、応力歪み
に起因するクラックや断線等の電気的接続不良が半導体
装置に発生することを防止できる接続端子を提供し、さ
らには、高信頼性の半導体装置を提供しようとするもの
である。
【0012】
【課題を解決するための手段】本発明者らは、上記の課
題を達成するために鋭意検討を行い本発明に至ったもの
である。すなわち、請求項1においては、外部との固定
および電気的接続を行うために、半導体素子を搭載した
半導体装置に配設される接続端子であって、外部に開放
された中空部を有する保持体と、前記保持体の外側表面
に配設された導電性材料とを有することを特徴とする接
続端子としたものである。
【0013】次いで、請求項2においては、保持体を、
ポリイミド、ポリアミドイミド、ポリエーテルイミド、
熱可塑性ポリイミド、ポリアミド、ポリアセタール、ポ
リブチレンテレフタレート、ポリエチレンテレフタレー
ト、ポリスチレン、シンジオタクチックポリスチレン、
ポリフェニレンサルファイド、ポリエーテルケトン、液
晶ポリマー、ポリエーテルニトリル、フッ素樹脂、ポリ
カーボネート、変性ポリフェニレンエーテル、ポリサル
フォン、ポリエーテルサルフォン、およびポリアリレー
トより選択された樹脂からなるエンジニアプラスチック
としたことを特徴とする請求項1に記載の接続端子とし
たものである。
【0014】さらに、請求項3においては、導電性材料
を、 グラファイト、カーボン、もしくは金属微粒子の単分
散体、あるいは複合分散体、 金、銀、銅、アルミニウム、もしくはニッケルの単
体、または前記金属を2種以上含む合金、 スズもしくは鉛を主成分とする低融点合金、 上記〜のうちから選択したことを特徴とする請求項
1または2に記載の接続端子としたものである。
【0015】さらにまた、請求項4においては、保持体
と導電性材料との間に接着層を形成したことを特徴とす
る請求項1、2または3に記載の接続端子としたもので
あり、請求項5においては、保持体を、中空の円筒形状
としたことを特徴とする請求項1、2、3または4に記
載の接続端子としたものである。
【0016】さらに加えて、請求項6においては、半導
体素子と、パッシベーション膜と、端子パッドと、金属
配線と、有機樹脂層と、外部との固定および電気的接続
を行うため複数個配設した接続端子とを少なくとも有す
る半導体装置において、前記接続端子を前記請求項1、
2、3、4または5に記載の接続端子としたことを特徴
とする半導体装置としたものである。
【0017】なお、本発明の半導体装置に関わるパッシ
ベーション膜とは、酸化珪素や酸化アルミナ等の無機酸
化物で形成される無機酸化物膜、あるいは、窒化シリコ
ン等の窒化膜を示す。また、有機樹脂層とは、2層配線
としたときに層間に形成するポリイミド等の有機絶縁
層、および、水分や不純物イオン拡散による信頼性低下
を防止するための封止樹脂等を示すものである。
【0018】
【発明の実施の形態】以下に、本発明の実施形態の一例
につき、図面に基づき説明する。
【0019】図1は、本発明の半導体装置1を模式的に
示す図面である。従来公知の方法で製造された半導体素
子2には端子パッド3が形成されており、端子パッド3
を露出するよう形成されたパッシベーション膜4上に、
端子パッド3を露出するようパッシベーション膜4と略
同一形状とした第1の絶縁層5が形成されている。次い
で、第1の絶縁層5上に端子パッド3と接続する配線パ
ターン7(配線層)を形成しており、配線パターン7上
の所定の位置に外部接続用のメタルポスト9を形成して
いる。
【0020】次いで、メタルポスト9の先端を除き、配
線パターン7及び第1の絶縁層5に密着した第2の絶縁
層8が形成されている。次いで、メタルポスト9先端に
は、外部に開放された中空部を有する保持体の表面に導
電性材料を配設した、本発明の接続端子14を配設して
いる。また、接続端子14を露出するよう半導体装置1
は封止樹脂10にて樹脂封止されている。
【0021】ここで第1の絶縁層5に使用する材料は、
耐熱性、密着性が良く、半導体素子2に影響が無いもの
であれば特に限定するものではないが、半導体素子2と
触れるという点で純度の高いものが好ましい。また、誘
電率の低い材料が好ましいが、高純度のものが得られる
という点ではポリイミドが好ましいといえ、製造上の観
点からは感光性のポリイミド材料あるいは感光性のポリ
イミドシロキサン組成物等が好適である。なお、熱膨張
率は低い方が良く、おおよそ60ppm(60×10e
xp−6in/in/℃)以下のものが実用上望まし
い。
【0022】次いで、第2の絶縁層8の材料は、第2の
絶縁層8が半導体素子2と直接に触れないため、第1の
絶縁層5に使用するものより純度の低い樹脂を使用して
も構わない。例えば、前述したポリイミドの他、エポキ
シ樹脂、アクリル樹脂、あるいは、これらの樹脂をシリ
コーン変成させたもの等が使用できる。
【0023】次いで、配線パターン7の材料は導電性の
良いものが望ましく、例えば、銅、銀、アルミニウム、
これらの合金、あるいは他の良導体金属等が使用でき
る。なお、銅や銀等を配線パターン7の材料として用い
る場合には、図1に示すように、配線パターン7の形成
に先立ち、下引き層としてTiW合金、TiN、Ta
N、W、Cr等からなるメタルバリヤ層6を形成してお
くことが望ましい。
【0024】本発明の半導体装置1を実装基板に実装し
た際、実装基板と半導体装置1との熱膨張率の差により
半導体装置1にかかる応力は、上記構造、すなわち中空
とした保持体の表面に導電性材料を配設した接続端子1
4で緩和されるものである。
【0025】この点につき説明を行う。前述したよう
に、半導体装置を実装基板に実装した際、シリコン等で
形成される半導体素子(例えば、熱膨張率が約3ppm
程度)と、実装基板(例えば、エポキシ系樹脂からなる
プリント基板:熱膨張率40〜200ppm程度、但し
Tg点以上では200ppmを超える)との熱膨張率の
差で生じるストレス(応力)が半導体装置にかかる。従
来より、CSP、BGA等の半導体装置をプリント基板
等の実装基板に実装するには、例えば200μm〜10
00μm径程度のハンダボールを接続端子としてメタル
ポスト上に形成し、ハンダボールを介して半導体装置と
実装基板とを熱圧着することが簡便なため行われてい
た。
【0026】しかし、熱膨張率の差で生じるストレス
(応力)がハンダボールにかかり、ハンダボールを介し
て伝わるストレス(応力)により半導体装置もしくはプ
リント基板等の樹脂基板にクラックが発生し、また半導
体装置内では比較的簡単に断線する傾向があった。
【0027】これを防止するため本発明者らは鋭意検討
を行ったものであり、その結果、接続端子に応力緩和機
能を持たせ、その応力緩和機能を有する接続端子を半導
体装置に配設すれば、熱膨張率の差で生じるストレス
(応力)は接続端子で緩和され、半導体装置にクラック
や断線の発生を防止できることを見出した。
【0028】すなわち、本発明の半導体装置は、応力緩
和機能を持つ接続端子を有することを特徴とする。本発
明に係わる接続端子は、図1、図2、および図3に示す
ように、中空とした保持体15の表面に導電性材料16
を配設したことを特徴とする。なお、図2は半導体装置
に配設した接続端子14を側面から見た側面図であり、
図3は図2のA−A’線における断面を上方(実装基板
側から)見た断面図である。
【0029】すなわち、本発明に係わる接続端子14
は、応力緩和機能を持たせるために保持体15を中空と
しており、中空とした保持体15は柔構造となる。この
ため、半導体装置を実装基板に実装後、接続端子14と
接続した実装基板が相当量の熱伸縮を繰り返しても、発
生したストレス(応力)は接続端子14にて吸収、緩和
される。これにより、接続端子14と絶縁層もしくは封
止樹脂との界面でのクラックの発生および、クラックに
よる断線を防止できる。
【0030】ここで、保持体15の中空部は外部雰囲気
に開放され、外部雰囲気の空気が自由に中空部に出入り
可能な状態としておくことが望ましい。この点につき説
明する。後述するように保持体15は樹脂で形成するこ
とが望ましいが、樹脂は水分を吸収しやすく、水分を含
んだ樹脂は加水分解を生じ劣化しやすい。しかし、保持
体15の中空部を外部雰囲気に開放したものとし、外部
雰囲気の空気(エアー)が自由に中空部に出入り可能な
状態にしておけば、保持体15に含まれた水分が外部雰
囲気に放出され樹脂の劣化が防止できる。また、保持体
15の中空部が外部雰囲気に開放されていれば、半導体
装置を実装基板に実装する際に加熱する場合であって
も、保持体15中の水分が蒸発した水蒸気や膨張した空
気は外部雰囲気に放出されるため、保持体15が破裂を
生じることを防止できる。さらに、実装後に半導体装置
に熱が加わったとしても、保持体15中の水分が外部雰
囲気に放出されることになり、保持体15の破裂や劣化
を防止できる。
【0031】次いで、接続端子14を介してなされる半
導体装置と実装基板との電気的接続は、保持体15の表
面に形成した導電性材料16で行われる。導電性材料1
6は電気的接続を行うため、少なくとも保持体15の外
側面に形成する。なお、図2および図3の例において
は、保持体15と導電性材料16との接着性を向上させ
るため、導電性材料16の配設、形成に先立ち、保持体
15の表面に接着層17を形成している。
【0032】ここで、保持体15の外形形状は円筒状、
四角柱状、六角柱状、もしくは八角柱状、算盤玉状等で
あっても構わない。しかし、保持体15をシリンダー状
(円筒状)とすれば、ハンダ付け時にハンダが溶融した
際、融けたハンダの表面張力によるセルフアライメント
効果が期待できる。さらに、材料の入手の容易性をも考
慮すると、保持体15はシリンダー状(円筒状)が望ま
しいといえる。また、半導体装置1の使用される環境が
熱変化の少ないものであり、半導体装置1と実装基板と
の間で生じる熱膨張によるストレス(応力)が小さいこ
とが予想されれば、保持体15の形状は中空部を有しな
い単なる円柱としても構わないといえる。
【0033】次いで、CSP、BGA等の半導体装置と
実装基板等の外部との固定および電気的接続は、ハン
ダ、低融点合金または、異方性導電膜等による熱圧着実
装にて行うことが一般的といえる。このため、本発明の
接続端子14を構成する保持体15の材質は、耐熱性を
有するエンジニアプラスチックが好ましい。ここで言う
エンジニアプラスチックとは、耐熱性が100℃以上、
強度が49MPa以上、曲げ弾性率が2.4GPa以上
のプラスチックをのことを言うものである。上記諸条件
を満たす材質として、ポリイミド、ポリアミドイミド、
ポリエーテルイミド、熱可塑性ポリイミド、ポリアミ
ド、ポリアセタール、ポリブチレンテレフタレート、ポ
リエチレンテレフタレート、ポリスチレン、シンジオタ
クチックポリスチレン、ポリフェニレンサルファイド、
ポリエーテルケトン、液晶ポリマー、ポリエーテルニト
リル、フッ素樹脂、ポリカーボネート、変成ポリフェニ
レンエーテル、ポリサルフォン、ポリエーテルサルホ
ン、およびポリアリレート等の樹脂が挙げられる。ま
た、上記エンジニアプラスチックのポリマーアロイであ
っても構わない。
【0034】次いで、接続端子14を有する本発明の半
導体装置1は、接続端子14を介して外部(例えば実装
基板)との固定および電気的接続が行われる。このた
め、保持体15の表面に配設する導電性材料16は、圧
着もしくは熱圧着により外部(例えばプリント基板等の
実装基板)との固定を行うと同時に、電気的接続も可能
でなければならない。このような条件を満たす導電性材
料としては、 グラファイト、カーボン、もしくは金属微粒子の単分
散体、あるいは複合分散体、 金、銀、銅、アルミニウム、もしくはニッケルの単
体、または前記金属を2種以上含む合金、 スズもしくは鉛を主成分とする低融点合金、が挙げら
れ、 上記〜のうちから選択することが望ましい。
【0035】なお、上述した低融点合金としては、水
銀、ガリウム、またはインジウム等の金属を用いたもの
も挙げられるが、製造コスト等の点からみて、スズもし
くは鉛を主成分としたハンダ(半田)合金が好ましい。
ハンダ合金としては、共晶ハンダや鉛の比率を高めた高
融点ハンダが適用でき、必要に応じてこれにビスマス
(Bi)、カドミウム、アンチモン、亜鉛(Zn)、マ
ンガン、インジウム、スズ(Sn)、銀(Ag)等を添
加しても構わない。また、環境を考慮し、スズを主成分
とする鉛フリー(鉛無添加)のハンダ合金であっても構
わない。スズを主成分とする鉛フリー(鉛無添加)のハ
ンダ合金としては、銀およびビスマスを添加したSn−
Ag−Biハンダ合金、亜鉛およびビスマスを添加した
Sn−Zn−Biハンダ合金、あるいはこれらハンダ合
金に微量の銅(Cu)を添加したハンダ合金が挙げられ
る。さらに、スズに銅(Cu)を添加したSn−Cuハ
ンダ合金であっても構わず、Sn−Cuハンダ合金に少
量のAg、Zn、Biを加えたハンダ合金を用いても構
わない。
【0036】本発明の接続端子14の例として、例えば
中空部を有する100μm〜1000μm外径の円筒状
のポリイミドを保持体15とし、保持体15の表面に導
電性材料16として数μm〜数10μm厚のハンダ合金
を被着、形成して接続端子14とすることが挙げられ
る。なお、導電性材料16の被着、形成に先立ち、保持
体15の表面に接着層17として接着金属層を形成して
も構わない。また、導電性材料16の厚みは必要に応じ
てもっと厚いものとしても構わず、さらには、保持体1
5の長さ、および径は半導体装置の仕様に合わせて適宜
選択して構わない。
【0037】また、長尺チューブ状の保持体に導電性材
料を形成した後、直線状もしくは巻き取った状態にて一
旦搬送を行い、半導体ウェハーや半導体チップに接続端
子として実装する際に、自動機にて100μm〜100
0μm程度の長さに適宜カッティングしバンプ等に載置
しても構わない。必要な長さにカッティングされた接続
端子のバンプ等への接着は、液状フラックスやハンダク
リーム等を用いることが考えられ、接着後に一括リフロ
ーを行うことは好ましいといえる。なお、接続端子のバ
ンプ等への接着は、異方性導電膜による圧着を用いるこ
とであっても構わない。
【0038】
【実施例】以下に本発明の実施例につき説明する。 <実施例1>図4(a)は、(本実施例1)に関わる半
導体装置1に組み込む、従来公知の手段により得られた
半導体素子2である。シリコンウェハーを基材とする半
導体素子2には、アルミからなる端子パッド3が形成さ
れており、また、半導体素子2上には端子パッド3を露
出するようパッシベーション膜4が形成されている。
【0039】次いで、半導体素子2上に感光性ポリイミ
ド(旭化成工業(株)製、商品名「パイメル」)を塗布
した後、パターン露光、現像等を行う公知のフォトリソ
グラフィ法を用い、端子パッド3を露出する膜厚約10
μmの第1の絶縁層5を形成した。次いで、スパッタリ
ング法にて膜厚0.2μmのTiN層および膜厚0.5
μmのCu層を順次第1の絶縁層5上に積層した。次い
で、公知のフォトエッチング法を用い、TiN層および
Cu層をパターニング処理し、端子パッド3と電気的に
接続した配線パターン7を得た(図4(b))。なお、
第1の絶縁層5と配線パターン7との間のTiN層はメ
タルバリア層6として形成したものである。
【0040】次いで、配線パターン7上に高さ15μm
のメタルポスト9を形成し図4(c)を得た後、第1の
絶縁層5上に感光性ポリイミド(旭化成工業(株)製、
商品名「パイメル」)をスピンコート法にて塗布した
後、フォトリソグラフィ法にてメタルポスト9の上面部
を露出するよう余分なポリイミドを取り除き第2の絶縁
層8を得た(図4(d))。ここで、図4(d)に示す
ように第2の絶縁層8は、メタルポスト9の上面を露出
し、かつ、メタルポスト9の側面を被覆し、メタルポス
ト9から離れた部位ではメタルポスト9の上面より膜面
が低くなるよう膜厚10μmとした。なお、メタルポス
ト9の形成にあたってはマスクメッキ法を用いたもので
あり、以下にマスクメッキ法の工程を記す。
【0041】すなわち、図4(b)を得た後、第1の絶
縁層5および配線パターン7上に膜厚20μmの感光性
レジスト層を形成した後、公知のフォトリソグラフィ法
を用い、メタルポスト形成部位の配線パターン7を露出
させたメッキマスク13を形成した(図5(a))。次
いで、電解メッキ法を用い、メッキマスク13より露出
した配線パターン7部位上に銅からなるメタルポスト9
(高さ15μm)を形成した(図5(b))後、メッキ
マスク13を剥膜し、図4(c)を得たものである。
【0042】次いで、図4(d)を得た後、半導体素子
2の裏面(半導体集積回路が形成された面と反対面側)
に銅板からなるヒートシンク12を貼りつけた。次い
で、メタルポスト9の上面およびヒートシンク12が露
出するよう封止樹脂10にて樹脂のモールドを行った
(図4(e))。
【0043】次いで、メタルポスト9上に接続端子14
を載置し、図1および図4(f)に示す、(本実施例
1)に関わる半導体装置1を得た。ここで、(本実施例
1)で用いた接続端子14は、熱可塑性ポリイミドから
なる中空の保持体15の表面に、導電性材料16として
共晶ハンダをメッキ形成したもので、以下に記す製造工
程で得た。すなわちまず、内径0.15mm、肉厚50
μmの中空の熱可塑性ポリイミドチューブを長尺状で購
入した。次いで、チューブ表面(外側面)に金属クロム
と銅を順次積層成膜した。金属クロムおよび銅は導電性
材料を積層する際に接着層17としての役目を持たせた
もので、金属クロムの膜厚を0.2μm、銅の膜厚を
0.4μmとなるようスパッタリングにより成膜した。
接着層17を形成した後、導電性材料16として膜厚約
6μmの共晶ハンダをメッキ形成した。次いで、共晶ハ
ンダの形成後、長尺状の熱可塑性ポリイミドチューブを
各々長さ約0.3mmにカッティングし、図2および図
3に示す、外部に開放された中空部を有する接続端子1
4とした。
【0044】次いで、上記(本実施例1)で得た半導体
装置1をプリント基板に実装した。実装は220℃、8
秒間の加熱圧着(ハンダ付け)で行った。その加熱圧着
の際、上述した中空の保持体15を有する接続端子14
が加熱圧着時にかかる圧力を吸収するため、従来必要と
されていた圧力より軽い圧力で実装接続できた。ちなみ
に(本実施例1)に係わる半導体装置1では1個所の接
続端子14当たり5グラム程度と、従来必要とされてい
た圧力の半分程度の圧力で実装接続できた。また、プリ
ント基板の厚みやメタルポスト9の高さにバラツキが有
り不均一となった場合でも、実装の際に中空の保持体1
5が容易に変形したためこの不均一を吸収したものであ
り、半導体装置1とプリント基板との接続不良を生じる
ことなく実装できた。
【0045】(本実施例1)に係わる半導体装置1を実
装したプリント基板にマイナス45℃〜プラス125℃
の温度サイクル試験を行い信頼性の評価を行ったが、1
000回のサイクルテストを行った後も、半導体装置1
には断線は生じなかった。
【0046】<実施例2>上述した(実施例2)と同様
の工程にて、図1および図4(f)に示すように、メタ
ルポスト9上に接続端子14を載置した半導体装置1を
得た。ここで(本実施例2)で用いた接続端子14は、
熱可塑性ポリイミドからなる中空の保持体15の表面に
導電性材料16として共晶ハンダを形成したもので、以
下に記す製造工程で得た。
【0047】すなわちまず、内径0.15mm、肉厚5
0μmの中空の熱可塑性ポリイミドチューブを長尺状で
購入した。次いで、チューブ表面(外側面)に金属クロ
ムと銅を順次積層成膜した。金属クロムおよび銅は導電
性材料を積層する際に接着層17としての役目を持たせ
たもので、金属クロムの膜厚を0.2μm、銅の膜厚を
0.2μmとなるよう対向ターゲット方式のスパッタリ
ングにより成膜した。接着層17を形成した後、導電性
材料16として膜厚約5μmの共晶ハンダを形成した。
共晶ハンダは有機スルホン酸ハンダメッキで形成したも
ので、20℃、60:40の半光沢ハンダメッキ浴に
て、2A/dm2 の電流密度で電解メッキしたものであ
る。次いで、共晶ハンダを形成した後、長尺状の熱可塑
性ポリイミドチューブを各々長さ約0.3mmにカッテ
ィングし、図2および図3に示す、外部に開放された中
空部を有する接続端子14とした。
【0048】以上、本発明の実施例につき説明したが、
本発明の実施の形態は上述した図面および記述に限定さ
れるものではなく、本発明の趣旨に基づき種々の変形を
行っても構わないことはいうまでもない。
【0049】例えば、上述した説明ではCSPに本発明
の接続端子を配設した半導体装置につき記したが、本発
明の接続端子を配設する半導体装置はBGA等であって
も構わない。また、導電性材料の材質、膜厚、または、
保持体の外径寸法、カッティング時の長さ等は、実装の
形態および目的等により適宜変更して構わない。さら
に、接着層として金属クロムの代わりに、金属酸化物や
金属窒化物、あるいはアルミニウム等を用いても良く、
接着層の成膜手段はスパッタ法のような真空成膜に変え
て、パラジウムによる活性化処理、銅やニッケルの無電
解メッキ、電解メッキ等を用いても構わない。さらにま
た、保持体への成膜を行う前に、保持体表面への表面処
理を行っても構わず、その手段として、プラズマエッチ
ング、イオンエッチング、あるいはウェットエッチング
等のエッチング手段、もしくはサンドブラストを用いて
も構わない。
【0050】
【発明の効果】本発明の半導体装置は、中空とした保持
体15の表面に導電性材料16を形成した接続端子14
を配設している。すなわち本発明では、簡単な構成かつ
簡単な製造プロセスで得えられる接続端子14に応力緩
和機能を持たせたものである。これにより、本発明に係
わる接続端子14を配設した半導体装置を実装基板に実
装、搭載した際、半導体装置1と実装基板との熱膨張率
の差により半導体装置1に加わる応力は、応力緩和機能
を有する接続端子14で吸収される。すなわち、本発明
の半導体装置は応力に起因するクラック、断線等が発生
せず、信頼性の高い半導体装置といえる。従来より、B
GAではインターポーザーと呼称される応力緩和手段等
を設け、半導体装置に加わる応力(外力)を緩和してい
たが、従来の応力緩和手段は大きく、半導体装置のサイ
ズを小さくするには限界があった。しかるに本発明の半
導体装置では、簡単な構成で応力緩和機能を有する接続
端子14を配設しており、半導体装置のサイズを小型化
することが可能となる。また、半導体装置を実装するプ
リント基板の厚みや、半導体装置内部に形成するメタル
ポスト9の高さがバラつき不均一となっている場合で
も、応力緩和機能を有する接続端子14が実装の際に容
易に変形し、この不均一を吸収することができる。すな
わち、本発明の半導体装置では、プリント基板の厚み
や、メタルポストの高さがバラつき不均一であっても、
接続不良を生じることなく実装基板への実装が可能とな
る。
【0051】また、接続端子14を構成する保持体15
の中空部を外部雰囲気に開放させたことで、半導体装置
1を実装する際の電気的接続の信頼性を向上させてい
る。すなわち、保持体15の中空部が外部雰囲気に開放
されていない場合、保持体中に水分が存在すると、実装
時に加熱された際にこの水分が保持体より出て保持体の
破裂をもたらし、電気的接続不良等の不具合の原因とな
るものである。しかるに、本発明では保持体15の中空
部を外部雰囲気に開放しており、加熱時に保持体より出
た水分は中空部より外部雰囲気に逃げることになり、実
装の際の電気的接続不良等を防止でき、また、保持体の
劣化を防止できる。
【0052】
【図面の簡単な説明】
【図1】本発明の半導体装置の一例を模式的に示す断面
説明図。
【図2】本発明の接続端子の一例を示す説明図。
【図3】本発明の接続端子の一例を示す断面説明図。
【図4】(a)〜(f)は本発明の半導体装置の製造工
程の一例を工程順に示す断面説明図。
【図5】(a)〜(b)はメタルポストの形成方法の一
例を工程順に示す断面説明図。
【図6】従来の半導体装置の一例を模式的に示す断面説
明図。
【符号の簡単な説明】
1、61 ・・・・半導体装置 2、62 ・・・・半導体素子 3、63 ・・・・端子パッド 4、64 ・・・・パッシベー
ション膜 5、65 ・・・・第1の絶縁
層 6、66 ・・・・バリア層 7、67 ・・・・配線パター
ン 8、68 ・・・・第2の絶縁
層 9、69 ・・・・メタルポス
ト 10、70 ・・・・封止樹脂 11、71 ・・・・ハンダボー
ル 12 ・・・・ヒートシン
ク 13 ・・・・メッキマス
ク 14、74 ・・・・接続端子 15 ・・・・保持体 16 ・・・・導電性材料 17 ・・・・接着層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】外部との固定および電気的接続を行うため
    に、半導体素子を搭載した半導体装置に配設される接続
    端子であって、外部に開放された中空部を有する保持体
    と、前記保持体の外側表面に配設された導電性材料とを
    有することを特徴とする接続端子。
  2. 【請求項2】保持体を、ポリイミド、ポリアミドイミ
    ド、ポリエーテルイミド、熱可塑性ポリイミド、ポリア
    ミド、ポリアセタール、ポリブチレンテレフタレート、
    ポリエチレンテレフタレート、ポリスチレン、シンジオ
    タクチックポリスチレン、ポリフェニレンサルファイ
    ド、ポリエーテルケトン、液晶ポリマー、ポリエーテル
    ニトリル、フッ素樹脂、ポリカーボネート、変性ポリフ
    ェニレンエーテル、ポリサルフォン、ポリエーテルサル
    フォン、およびポリアリレートより選択された樹脂から
    なるエンジニアプラスチックとしたことを特徴とする請
    求項1に記載の接続端子。
  3. 【請求項3】導電性材料を、 グラファイト、カーボン、もしくは金属微粒子の単分
    散体、あるいは複合分散体、 金、銀、銅、アルミニウム、もしくはニッケルの単
    体、または前記金属を2種以上含む合金、 スズもしくは鉛を主成分とする低融点合金、 上記〜のうちから選択したことを特徴とする請求項
    1または2に記載の接続端子。
  4. 【請求項4】保持体と導電性材料との間に接着層を形成
    したことを特徴とする請求項1、2または3に記載の接
    続端子。
  5. 【請求項5】保持体を、中空の円筒形状としたことを特
    徴とする請求項1、2、3または4に記載の接続端子。
  6. 【請求項6】半導体素子と、パッシベーション膜と、端
    子パッドと、金属配線と、有機樹脂層と、外部との固定
    および電気的接続を行うため複数個配設した接続端子と
    を少なくとも有する半導体装置において、前記接続端子
    を前記請求項1、2、3、4または5に記載の接続端子
    としたことを特徴とする半導体装置。
JP2000202056A 1999-08-06 2000-07-04 接続端子及びそれを用いた半導体装置 Pending JP2001118959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000202056A JP2001118959A (ja) 1999-08-06 2000-07-04 接続端子及びそれを用いた半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-224491 1999-08-06
JP22449199 1999-08-06
JP2000202056A JP2001118959A (ja) 1999-08-06 2000-07-04 接続端子及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2001118959A true JP2001118959A (ja) 2001-04-27

Family

ID=26526090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000202056A Pending JP2001118959A (ja) 1999-08-06 2000-07-04 接続端子及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2001118959A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223242A (ja) * 2000-02-09 2001-08-17 Nec Corp フリップチップ型半導体装置及びその製造方法
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
KR100595890B1 (ko) 2004-01-27 2006-06-30 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
JP2020184604A (ja) * 2019-04-29 2020-11-12 日月暘電子股▲ふん▼有限公司 埋め込み部品パッケージ構造およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223242A (ja) * 2000-02-09 2001-08-17 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2003234433A (ja) * 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
US6853077B2 (en) 2001-10-01 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
WO2003032387A1 (en) * 2001-10-09 2003-04-17 Koninklijke Philips Electronics N.V. Electrical or electronic component and method of producing same
CN100397628C (zh) * 2001-10-09 2008-06-25 Nxp股份有限公司 电气或者电子元件及其制造方法
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
KR100595890B1 (ko) 2004-01-27 2006-06-30 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
JP2020184604A (ja) * 2019-04-29 2020-11-12 日月暘電子股▲ふん▼有限公司 埋め込み部品パッケージ構造およびその製造方法
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10068873B2 (en) Method and apparatus for connecting packages onto printed circuit boards
JP3859403B2 (ja) 半導体装置及びその製造方法
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US8513818B2 (en) Semiconductor device and method for fabricating the same
TWI453840B (zh) 半導體元件的製造方法
JP4568337B2 (ja) 集積半導体装置
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
TWI237310B (en) Semiconductor device and manufacturing method of the same
JP4504434B2 (ja) 集積半導体装置
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
JP3770007B2 (ja) 半導体装置の製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP2007242782A (ja) 半導体装置及び電子装置
JP2008218629A (ja) 半導体パッケージおよび電子部品
KR100644977B1 (ko) 회로 장치의 제조 방법
JP4352294B2 (ja) 半導体装置の製造方法
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2001118959A (ja) 接続端子及びそれを用いた半導体装置
JP3690199B2 (ja) 半導体装置及びその製造方法