JP2007242782A - 半導体装置及び電子装置 - Google Patents

半導体装置及び電子装置 Download PDF

Info

Publication number
JP2007242782A
JP2007242782A JP2006061014A JP2006061014A JP2007242782A JP 2007242782 A JP2007242782 A JP 2007242782A JP 2006061014 A JP2006061014 A JP 2006061014A JP 2006061014 A JP2006061014 A JP 2006061014A JP 2007242782 A JP2007242782 A JP 2007242782A
Authority
JP
Japan
Prior art keywords
opening
resin layer
semiconductor device
bump
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006061014A
Other languages
English (en)
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006061014A priority Critical patent/JP2007242782A/ja
Publication of JP2007242782A publication Critical patent/JP2007242782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/06145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体基板に外部接続用電極をなすバンプが接合された半導体装置において、厚さの増加を伴わない簡単な構造を備えることにより、バンプが実装基板から受ける応力を緩和あるいは吸収すると共に、電気的接続の安定性を確保できる半導体装置を提供する。
【解決手段】本発明の半導体装置１は、半導体基板２の一面に配された電極３と整合する位置に開口部αを有する絶縁樹脂層４を配する。また、開口部αを通して電極と電気的に接続される導電部５を絶縁樹脂層の一部を覆うように配する。さらに、絶縁樹脂層及び導電部を、導電部と整合する位置に複数の開口部βを有する封止樹脂層６で覆い、開口部βを通して導電部と電気的に接続されるバンプ７，８を備える。開口部βは、半導体基板の外縁領域に主に位置する第１開口部β１とその他の領域に位置する第２開口部β２とから構成され、少なくとも第１開口部の一部は、第２開口部より大きな開口面積を有する。
【選択図】図２

Description

本発明は、半導体装置及び電子装置に関し、詳しくはバンプと呼ばれる半導体素子の電極を配した構造を有する半導体装置において、実装基板等に実装した状態での充分な接続寿命を持つパッケージを実現するための構造を有する半導体装置及びこの半導体装置を具備する電子機器に関するものである。
従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（所謂、「Dual Inline Package、以下「ＤＩＰ」と略記する場合がある」や「Quad Flat Package、以下「ＱＦＰ」と略記する場合がある」）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。
これに対し、近年広く普及している半導体パッケージ構造として、たとえばボールグリットアレイ（Ball Grid Array、以下「ＢＧＡ」と略記する場合がある）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰに比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップスケールパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
これらＢＧＡタイプの半導体パッケージは、回路を形成したウエハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程おいてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。したがって、パッケージ構造をウエハ基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面で有利となっている。しかも、ウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。また、配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。ウエハレベルＣＳＰの技術については、たとえば、日経マイクロデバイス誌、２００２年２月号のｐ．４２や、同誌２０００年３月号のｐ．１２１、同誌２０００年４月号のｐ．１１４などに詳細が記載されている。
このようにウエハレベルＣＳＰは、高密度な実装を実現できる安価な半導体パッケージであるが、半導体パッケージを実装基板に実装した状態での接続寿命は、従来のパッケージに比べてやや劣るという問題点がある。
このため、半導体パッケージを実装基板に実装した状態での接続寿命を向上させるためにさまざまな構造が提案されている。たとえば、応力の緩和・吸収の機能を有する樹脂コアを備えたこのポスト構造を、はんだバンプのそれぞれに形成する方法（特許文献１参照）や、バンプが配設された基板を金型のキャビティ内に装着し、樹脂を供給してバンプを封止する方法（特許文献２参照）、厚さが２００μｍ以下である半導体素子の主面が樹脂封止された半導体装置を実装基板上に配置し、熱処理によって半導体装置と実装基板とを接続するする方法（特許文献３参照）、バンプ下地金属上に形成されるアウターリードを、バンプ下地金属上の第１バンプおよび第１バンプ上の第２バンプで構成する方法（特許文献４参照）が提案されている。
すなわち、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な荷重を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。このような応力は、ＢＧＡを始めとする半田バンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、この半田バンプの接合部に最も集中しやすい。このため、この半田バンプやその周辺では、図１２に示すように、クラック１００ａや剥離１００ｂなどの問題が発生し易く、最終的には回路の断線や短絡に至って、デバイスが動作しなくなってしまうという虞がある。特に、半導体素子の外周部は、内側より大きな応力を受け易く、半田バンプにクラックが入る可能性が高い。
図１２は、半田バンプ１０８が接合された半導体パッケージ１０１を、半田バンプ１０８を介して実装基板１１０の接続部１１２に実装した概略断面図であり、半田バンプ１０８に接続寿命を低下させるクラック１００ａ等が発生した状態を示す。半導体パッケージ１０１は、半導体基板１０２の一面に絶縁樹脂層１０４、配線１０５、半田バンプ１０８が順に設けられている。
具体的には、このウエハレベルＣＳＰは、以下に示すような二つの問題を有する。
（１）強度の不利
半田バンプは、実装基板から受ける外部応力あるいは熱応力を緩和・吸収する機能を有する。しかし、その応力が大きいほど、あるいは加わる回数が多いほど、はんだバンプには金属疲労が蓄積していくため、強度が劣化してしまう。その結果、バンプにクラックが生じ、破断してしまう。
また、はんだバンプで緩和・吸収できなかった応力成分は、半導体パッケージの配線や絶縁樹脂層、あるいは半導体デバイスそのものに加わるため、これらの接続境界からの剥離が発生しやすくなる。
（２）電気的接続の不利
バンプにクラックが発生すると、配線回路の電気抵抗が増大してしまうため、半導体デバイスに必要な電力が供給できなくなる。あるいは電気信号が正常に伝達しなくなってしまう。特に、１００ＭＨｚを超えるような周波数の高い信号になると、その伝達特性は劣化しやすい。
このような問題を防ぐため、さらに、ポストと呼ばれる金属製の柱をはんだバンプと半導体デバイスとの間に有する構造（特許文献５参照）、あるいは応力緩和機能を有する厚い樹脂層を有する構造（特許文献６及び７参照）といった手段が提案されている。
また、半導体パッケージを基板に実装した後にバンプ周辺を樹脂で補強するアンダーフィルという方法もある。
しかしながら、このような複雑な構造を実現するためには多くのプロセスが必要になるため、製造コストが高価になり、かつ、時間を要するといった問題がある。また、パッケージの薄型化にも不利である。
国際公開第００／０７７８４４号パンフレット 特開平１０−７９３６２号公報 特開２０００−２９４５１９号公報 特開２０００−９１３３９号公報 特開２０００−２００８００号公報 国際公開第９８／０２５２９７号パンフレット 特開２００１−２２３２９２号公報
本発明は、上記事情に鑑みてなされたものであり、半導体基板に外部接続用電極としてのバンプが接合された半導体装置において、厚さの増加を伴わない簡単な構造を備えることにより、バンプが実装基板から受ける応力を緩和あるいは吸収すると共に、電気的接続の安定性を確保できる半導体装置を提供することを目的とする。
また、本発明は、半導体装置を実装した際に機械的・電気的な接続安定性が確保されると共に、薄型化も図れることが可能な電子機器を提供することを目的とする。
本発明の請求項１に係る半導体装置は、一面に電極を配してなる半導体基板と、前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される導電部と、前記絶縁樹脂層及び前記導電部を覆い、前記導電部と整合する位置に複数のバンプ用の開口部βを有する封止樹脂層と、前記開口部βを通して前記導電部と電気的に接続されるバンプと、を少なくとも備える半導体装置であって、 前記開口部βは、前記半導体基板の外縁領域に主に位置する第１開口部とその他の領域に位置する第２開口部とから構成され、少なくとも前記第１開口部の一部は、前記第２開口部より大きな開口面積を有することを特徴とする。
また、本発明の請求項２に係る半導体装置は、請求項１において、前記第１開口部は、その一部が角形状であることを特徴とする。
また、本発明の請求項３に係る半導体装置は、請求項１または２において、前記外縁領域のうち角部近傍に配される前記第１開口部は、少なくともその一部がＬ字状もしくは円弧状であることを特徴とする。
また、本発明の請求項４に係る半導体装置は、請求項１から３の何れか一項において、前記外縁領域のうち角部近傍に、前記開口部βとして、前記電極と電気的に導通しない第３開口部をさらに有することを特徴とする。
また、本発明の請求項５に係る電子装置は、請求項１から４の何れか一項に記載の半導体装置を用いたことを特徴とする。
本発明に係る半導体装置は、絶縁樹脂層及び導電部を覆い、導電部と整合する位置に配されるバンプ用の開口部βが、前記半導体基板の外縁領域に主に位置する第１開口部とその他の領域に位置する第２開口部とから構成され、少なくとも前記第１開口部の一部は、前記第２開口部より大きな開口面積を有する構成となっている。ゆえに、応力が高くなる部分（特に外縁領域）において、第２開口部より大きな開口面積を有する第１開口部が配され、さらにこの第１開口部に高さが一定で面積のみが第２開口部に形成されるバンプより大きいバンプを形成される。
したがって、半導体装置に加わる機械荷重あるいは熱応力が、第１開口部に配されるバンプによって緩和・吸収されて応力の分散が図られ、クラックの発生を抑制することにより、ポストや応力緩和機能を有する厚い樹脂層といった厚さの増加を伴わない簡単な構造を備え、バンプが実装基板から受ける応力を緩和あるいは吸収すると共に、電気的接続の安定性を確保できる半導体装置とすることができる。
また、本発明の電子装置は、厚さの増加を伴わない簡単な構造を備え、バンプが実装基板から受ける応力を緩和あるいは吸収すると共に、電気的接続の安定性を確保できる半導体装置を用いることで、半導体装置を実装した際に機械的・電気的な接続安定性が確保されると共に、薄型化も図ることができる。
したがって、携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置において、耐衝撃性の改善や電気的な接続信頼性の向上をもたらす電子装置とすることができる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１及び図２は、本発明の半導体装置の一例を示す図面であり、図１は、本発明の第一の半導体装置の構造を全体的に説明する平面図であり、図２は、図１に示すＩ−Ｉ線に沿う拡大断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
図１及び図２に示すように、本発明の第一の半導体装置１は、半導体基板２と、該半導体基板２の一面を覆うように配された絶縁樹脂層４と、該絶縁樹脂層４の一部を覆うように配された導電部５と、該導電部５と接合される複数のバンプ７，８とを少なくとも備えている。
半導体基板２は、一面に電極３を配している。この半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ等を形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
絶縁樹脂層４は、半導体基板２の一面を覆うように配され、電極３が露呈するように、その整合する位置に開口部αを有する。
この絶縁樹脂層４を成す材料としては、絶縁性が高く、耐熱性、耐薬品性があり、機械的強度が強い樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、フッ素樹脂、ポリベンゾオキサゾール樹脂、ポリフェニレンサルファイド樹脂などのポリマー、あるいは窒化シリコンなどのセラミックスが好ましい。また、厚さは、ポリマーの場合は１〜２０μｍ、セラミックスの場合は０．１〜５μｍとすると良い。
絶縁樹脂層４は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この絶縁樹脂層４の塗布方法においては、液状の感光性樹脂を、たとえばスピンコート法、キャスティング法、ディスペンス法等により、半導体基板２上に塗布することが可能である。
また、絶縁樹脂層４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、絶縁樹脂層４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
導電部５は、外部基板との接続領域に、絶縁樹脂層４の一部を覆うようにシード層を介して配された接続パッドであり、バンプ７，８を介して外部基板と接続される。また、導電部５は、絶縁樹脂層４に有する開口部αを通して電極３と電気的に接続する配線層である。
この導電部５の材料としては、導電性に優れ、耐熱性に優れた金属が好ましく、たとえば、銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、あるいはこれらを主成分とした合金、またはこれらの積層構造でも構わない。その中でも、電気抵抗率が低く、比較的安価な銅がより好ましい。また、バンプ７，８との接続を容易にするために、導電部５の少なくともバンプ７，８と接する面は、金であるのがより好ましい。この導電部５の厚さは１〜２０μｍとすると良く、これにより充分な導電性が得られる。なお、導電部５を金表面の積層構造とした場合、表面の金層の厚みは１μｍ以下が好ましい。
この導電部５は、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
また、これら絶縁樹脂層４及び導電部５の上には、必要に応じて封止樹脂層６を設けることができる。したがって、バンプ７，８は、この封止樹脂層６に形成されたバンプ用の開口部βを介して前記導電部５に接合される。すなわち、封止樹脂層６は、前記導電部５と整合する位置に、バンプ７，８を搭載するための複数のバンプ用の開口部βを有し、前記開口部βは、前記半導体基板２の外縁領域に主に位置する第１開口部β１とその他の領域に位置する第２開口部β２とから構成されている。そして、少なくとも前記第１開口部β１の一部は、前記第２開口部β２より大きな開口面積を有する。したがって、前記第１開口部β１には、直径の大きい第１のバンプ７を配置し、前記第２開口部β２には、直径の小さい第２のバンプ８を配置する。
この封止樹脂層６に適した部材は、絶縁樹脂層４に適する絶縁性部材と同じとすることができ、加えて難燃性に優れており、あるいは吸水性が低いとより好ましく、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂等が挙げられる。また、封止樹脂層６の厚さは１〜５０μｍが適当である。
また、封止樹脂層６は、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。また、封止樹脂層６は、たとえばスピンコート法、キャスティング法、ディスペンス法等により、液状の感光性樹脂を塗布することで形成することができる。また、封止樹脂層６は、パターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、封止樹脂層６は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能であり、その場合は、樹脂が感光性である必要はなくなる。
バンプ７，８は、外部基板と電気的に接続するための出力端子であり、導電部５に整合して搭載されている。本発明の場合、複数形成されたバンプ７，８の高さは何れも略等しいものとなっている。このバンプ７，８は、たとえば半田または金等の材料によってボール状に形成され、特に半田が好ましい。半田は、鉛を含む組成であっても含まない組成であっても構わない。鉛を含まない組成としては、錫を主成分として、銀、銅、インジウム、亜鉛、ビスマスなどの元素を一つ、あるいは複数含む組成が好ましい。
また、バンプは、それぞれの高さを揃える必要があるため、第１のバンプ７の体積を第２のバンプ８の体積よりも大きくしなければならない。このため、バンプの形成方法としては、ペースト印刷法あるいはペーストディスペンス法が好ましく、同一サイズの半田ボールを搭載することに有利なボール搭載法は適さない。そして、何れの方法も、その後リフローすることでバンプが得られる。
また、第１のバンプ７が位置する一部の第１開口部β１の開口面積（すなわち、導電部５の露出している面積）は、第２のバンプ８が位置する第２開口部β２の開口面積よりも、たとえば２０％以上大きくするのが望ましい。また、バンプ７，８の形成を容易にするため、図３に示すように、第１のバンプ７を配置する第１開口部β１と第２のバンプ８を配置する第２開口部β２との間隔は、前記第２開口部β２の配列ピッチよりも広くとるのが望ましい。たとえば、第１開口部β１の開口面積を、第２開口部β２の開口面積よりもｘ％アップさせる場合、第１開口部β１と第２開口部β２のピッチＰ１は、第２開口部β２同士のピッチＰ２の０．２５ｘ％以上アップさせる、すなわちＰ１＝（１＋０．２５ｘ）Ｐ２とするのが望ましい。具体的には、第１開口部β１の開口面積を４０％アップにした場合、ピッチＰ１は１０％以上アップさせる。
ここで本質は、第１開口部β１と第２開口部β２との間に残る封止樹脂層６の幅Ｌ１を、第２開口部β２同士のその幅Ｌ２と同程度かそれ以上に確保する、すなわちＬ１≧Ｌ２とすることにある。こうすることで、バンプ７，８を形成する時に隣接するバンプと連結してしまうという不良を回避することができる。
また、半導体基板２の外縁領域に主に位置する少なくとも一部の第１開口部β１には最も大きな応力が加わるが、配置される第１のバンプ７の直径を大きくすることで強度が向上するので、半導体パッケージと実装基板との接続信頼性（接続寿命）を向上させることができる。したがって、アンダーフィルが必ずしも必要ではなくなる。一方、半導体基板２のその他の領域に位置する第２開口部β２に配置された第２のバンプ８に加わる応力は小さいため、亀裂が入りにくく、強度が弱い微小なバンプであっても接続信頼性には殆ど影響しない。このため、使用環境下における導電部とバンプからなる配線のインピーダンス変化が小さいので、周波数の高い信号の伝達に適する。
この第１のバンプ７はサイズが大きい分、電気抵抗が第２のバンプ８より小さいため、大電流を流す必要のある、たとえばＩＣの電源用端子などの電極に適している。一方、第２のバンプ８は、直径が小さい微小なバンプで良いので、ピッチを小さくできる。これにより、パッケージの多ピン化に有利になる。
また、外縁領域に位置する大きな第１のバンプ７によるセルフアライメント効果が大きいので、パッケージの基板実装において、位置合わせ精度がラフであっても、他の領域（中央）に位置する狭ピッチな第２のバンプ８を接続することができる。
このように構成された半導体装置１は、その後、図４に示すように、半田バンプ７，８面を実装基板１０に形成された導電部１２に対向して配置し、半導体装置１が有する半田バンプ７，８と実装基板１０が有する導電部１２，１２を接触させて実装する。
したがって、半導体装置１は、ポストや応力緩和機能を有する厚い樹脂層といった厚さの増加を伴わない簡単な構造であるので、その作製に多くの手間や製造コストを要することなく、また、応力が高くなる部分の強度が向上し、この半導体装置１を実装基板に実装した場合に、半導体装置１に加わる機械荷重あるいは熱応力を、第２開口部より大きな開口面積を有する第１開口部に配されるバンプによって緩和・吸収して応力の分散を図り、クラックの発生を抑制して実装基板との接続寿命を向上させることができる。
次に、本発明における半導体装置の製造方法の一例について説明する。
図５は、その製造方法の一例を工程順に示す断面図である。
まず、半導体基板２を用意する。この半導体基板２としては、たとえば、一面に電極３が配された半導体ウエハがある（図５（ａ）参照）。
次いで、半導体基板２を覆い、前記電極３が露呈するように開口部αを有する絶縁樹脂層４を形成する（図５（ｂ）参照）。絶縁樹脂層４に使われる材料は、たとえば、感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成することができる。この絶縁樹脂層４は、たとえばスピンコート法、キャスティング法、ディスペンス法等によって半導体基板２上に塗布したり、印刷法でパターン形成したり、さらに、シート状の材料を貼ることで形成したりするものでも良い。
次に、絶縁樹脂層４の一部を覆うように、前記開口部αを通して前記電極３と電気的に接続され、かつ、外部基板との接続を可能とするバンプ７，８が搭載される導電部５を形成する（図３（ｃ）参照）。導電部５の形成手法としては、電解めっき、無電解めっき、スパッタ、蒸着などが挙げられるが、配線厚さが１〜２０μｍの場合は電解めっきがより好ましい。
さらに、絶縁樹脂層４及び導電部５を覆い、バンプ７，８を前記導電部５に直接接触させるための開口部β（β１，β２）を有する封止樹脂層６を形成する（図５（ｄ）参照）。この開口部βは、前記半導体基板２の外縁領域に主に位置し、第１のバンプ７の形成を可能とする第１開口部β１と、前記半導体基板２のその他の領域に位置し、第２のバンプ８の形成を可能とする第２開口部β２とから構成され、前記第１開口部β１は前記第２開口部β２より大きな開口面積を有している。
その後、封止樹脂層６の第１開口部β１を通して導電部５と接続するように第１のバンプ７を搭載すると共に、同第２開口部β２を通して導電部５と接続するように第２のバンプ８を搭載することにより、図１及び図２に示すような半導体装置１を得ることができる。
そして、この半導体装置１を所定の寸法にダイシングすることにより、半導体チップを得ることができ完成となる。
以上のように本発明の半導体装置は、バンプの高さが略等しく、外縁領域においてバンプの面積を大きくすることができるので、バンプ強度の増強及びバンプの狭ピッチ化を同時に実現でき、基板実装後の外縁領域における優れた耐久性と高い信頼性とを兼ね備え、さらに多ピン化に対応できるものとなる。
また、本発明の半導体装置の製造工程は従来と同じままで良いので、作製時間及び材料費の増加は無い。しかも、パッケージが厚くならない構造であるので、薄型化への不利が無い。
また、図１及び図２に示す例では、半導体基板２の外縁領域に主に位置する第１開口部β１が円形をしたものとなっているが、本発明の半導体装置はこれに限定されない。したがって、図６及び図７に示すように、その一部を角形状としたものや、図８乃至図１０に示すように、外縁領域のうち角部近傍に配される少なくともその一部をＬ字状もしくは円弧状としても良い。
まず、角形状としたものとしては、図６に示すように、半導体基板２上に配した封止樹脂層６の外縁領域に角形状をした第１開口部β１１を有し、この第１開口部β１１に第１バンプ１７が形成された半導体装置１１としても良い。
このように角形状をした第１開口部β１１は、円形をした第１開口部β１に比べてバンプの位置する開口面積を大きくできるため、第１バンプ１７の強度はより向上する。したがって、接続信頼性をより高めることができる。しかも、素子の配線スペースを有効に使用することができ、より面積を大きくすることができる。
また、図７に示すように、半導体基板２上に配した封止樹脂層６の外縁領域において、バンプ中心と半導体パッケージ中心とを結ぶ線に略直角を成す向きに、その一辺が配置されるように角形状をした第１開口部β２１を有し、この第１開口部β２１に第１バンプ２７が形成された半導体装置２１としても良い。
このように角形状をした第１開口部β２１を配置すると、バンプに加わる力を前記一辺の広い領域で分散して受け止めることになるため、第１バンプ２７に生じる最大応力が低下する。したがって、接続信頼性をさらに向上させることが可能となる。
次に、Ｌ字状もしくは円弧状としたものとしては、図８に示すように、半導体基板２上に配した封止樹脂層６の外縁領域にＬ字状をした第１開口部β３１を有し、この第１開口部β３１に第１バンプ３７が形成された半導体装置３１としても良い。
このようにＬ字状をした第１開口部β３１は、円形をした第１開口部β１や角形状をした第１開口部β１１，β２１に比べてバンプの位置する開口面積を大きくできるため、第１バンプ３７の強度をより向上させることができる。また、第１バンプ３７を形成する第１開口部β３１の面積が大きくなった分、基板実装時におけるセルフアライメントの効果がより大きくなるため、位置合わせ精度がよりラフであっても構わない。また、第２バンプ８のピッチをさらに狭くしても、外部の基板に接続することが可能になるため、更なる多ピン化が可能となる。この場合、第１開口部β３１の面積が大きい（長い）ため、バンプの形成において、開口位置にボールを２個あるいはそれ以上の個数を搭載することがかのうとなる。このため、バンプの形成においてボール搭載法を適用しても構わない。
また、図９に示すように、半導体基板２上に配した封止樹脂層６の外縁領域にＬ字の角部分に丸みをつけた第１開口部β４１を有し、この第１開口部β４１に第１バンプ４７が形成された半導体装置４１としたり、又は図１０に示すように半導体基板２上に配した封止樹脂層６の外縁領域に円弧状をした第１開口部β５１を有し、この第１開口部β５１に第１バンプ５７が形成された半導体装置５１としたりしても良い。
このようにＬ字の角部分に丸みをつけた第１開口部β４１や、円弧状とした第１開口部β５１は、第１バンプ４７又は５７に生じる最大応力が低下する。したがって、接続信頼性をさらに向上させることが可能となる。
さらに、本発明は、図１１に示すように、半導体基板２の外縁領域のうち角部近傍に、バンプ用の開口部βとして、電極３と電気的に導通しない第３開口部β３をさらに有し、第３開口部β３に第３バンプ９を形成するようにしても良い。この第３開口部β３は、補強用のバンプ形成開口部として作用し、他のバンプ用の開口部β（すなわち、第１開口部β１又は５１、や第２開口部β２）よりもパッケージの端に配置するのが望ましい。
このように第３開口部β３に第３バンプ９を形成することで、第３バンプ９には大きな応力が加わる一方で、他のバンプ（すなわち、第１バンプ７及び第２バンプ８）に加わる応力が相対的に減少する。したがって、更なる接続信頼性の向上が実現できる。
本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。また、ウエハレベルＣＳＰに限らず、バンプを介して接続されるＢＧＡパッケージ全般、あるいはフリップチップにも適用できる。
本発明に係る第一の半導体装置の構造例を示す平面図である。 図１のＩ−Ｉ線における断面図である。 第一の半導体装置を実装基板に実装した状態を示す断面図である。 第一の半導体装置に配されたバンプ用の開口部の構成を説明する平面図である。 第一の半導体装置の製造方法の一例を工程順に示す断面図である。 本発明に係る第二の半導体装置の構造例を示す平面図である。 本発明に係る第三の半導体装置の構造例を示す平面図である。 本発明に係る第四の半導体装置の構造例を示す平面図である。 本発明に係る第五の半導体装置の構造例を示す平面図である。 本発明に係る第六の半導体装置の構造例を示す平面図である。 本発明に係る半導体装置に配された第３開口部の構造例を示す部分拡大平面図である。 従来の半導体装置の構造例を示す断面図である。
符号の説明
α 電極用の開口部、β バンプ用の開口部、β１ 第１開口部、β２ 第２開口部、β３ 第３開口部、１ 半導体装置、２ 半導体基板、３ 電極、４ 絶縁樹脂層、５ 導電部、６ 封止樹脂層、７ 第１バンプ、８ 第２バンプ、９ 第３バンプ、１０ 実装基板、１２ 導電部。

Claims (5)

  1. 一面に電極を配してなる半導体基板と、
    前記半導体基板の一面を覆うように配され、前記電極と整合する位置に電極用の開口部αを有する絶縁樹脂層と、
    前記絶縁樹脂層の一部を覆うように配され、前記開口部αを通して前記電極と電気的に接続される導電部と、
    前記絶縁樹脂層及び前記導電部を覆い、前記導電部と整合する位置に複数のバンプ用の開口部βを有する封止樹脂層と、
    前記開口部βを通して前記導電部と電気的に接続されるバンプと、
    を少なくとも備える半導体装置であって、
    前記開口部βは、前記半導体基板の外縁領域に主に位置する第１開口部とその他の領域に位置する第２開口部とから構成され、少なくとも前記第１開口部の一部は、前記第２開口部より大きな開口面積を有することを特徴とする半導体装置。
  2. 前記第１開口部は、その一部が角形状であることを特徴とする請求項１記載の半導体装置。
  3. 前記外縁領域のうち角部近傍に配される前記第１開口部は、少なくともその一部がＬ字状もしくは円弧状であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記外縁領域のうち角部近傍に、前記開口部βとして、前記電極と電気的に導通しない第３開口部をさらに有することを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 前記請求項１から４の何れか１項に記載の半導体装置を用いたことを特徴とする電子装置。
JP2006061014A 2006-03-07 2006-03-07 半導体装置及び電子装置 Pending JP2007242782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006061014A JP2007242782A (ja) 2006-03-07 2006-03-07 半導体装置及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006061014A JP2007242782A (ja) 2006-03-07 2006-03-07 半導体装置及び電子装置

Publications (1)

Publication Number Publication Date
JP2007242782A true JP2007242782A (ja) 2007-09-20

Family

ID=38588049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006061014A Pending JP2007242782A (ja) 2006-03-07 2006-03-07 半導体装置及び電子装置

Country Status (1)

Country Link
JP (1) JP2007242782A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
WO2011104779A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 半導体集積回路装置
US8324740B2 (en) 2008-03-25 2012-12-04 Panasonic Corporation Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
US8405209B2 (en) 2008-11-17 2013-03-26 Renesas Electronics Corporation Semiconductor device with varying bump density regions and method of manufacturing the same
US8513818B2 (en) 2009-01-07 2013-08-20 Panasonic Corporation Semiconductor device and method for fabricating the same
FR2994304A1 (fr) * 2012-08-02 2014-02-07 St Microelectronics Tours Sas Puce a montage en surface
JP2015103593A (ja) * 2013-11-22 2015-06-04 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法
JP2015122457A (ja) * 2013-12-25 2015-07-02 日本電気株式会社 接合構造およびこれを用いた実装構造体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853837A (ja) * 1981-09-25 1983-03-30 Sharp Corp 電子回路部品の接続方法
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000332042A (ja) * 1999-05-17 2000-11-30 Nec Corp 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
JP2001210749A (ja) * 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
JP2005064227A (ja) * 2003-08-12 2005-03-10 Fujikura Ltd 電子部品およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853837A (ja) * 1981-09-25 1983-03-30 Sharp Corp 電子回路部品の接続方法
JPH08139233A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd モジュール部品
JPH10233398A (ja) * 1997-02-20 1998-09-02 Ricoh Co Ltd 半導体装置
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP2000124259A (ja) * 1998-10-12 2000-04-28 Sony Corp Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000332042A (ja) * 1999-05-17 2000-11-30 Nec Corp 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
JP2001210749A (ja) * 2000-01-26 2001-08-03 Kyocera Corp バンプ電極付き配線基板およびその製造方法
JP2005064227A (ja) * 2003-08-12 2005-03-10 Fujikura Ltd 電子部品およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US8324740B2 (en) 2008-03-25 2012-12-04 Panasonic Corporation Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
US8405209B2 (en) 2008-11-17 2013-03-26 Renesas Electronics Corporation Semiconductor device with varying bump density regions and method of manufacturing the same
US8513818B2 (en) 2009-01-07 2013-08-20 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
WO2011104779A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 半導体集積回路装置
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
KR20140041871A (ko) * 2011-07-21 2014-04-04 퀄컴 인코포레이티드 열 응력의 감소를 위해 필러와 다이 패드 사이의 패터닝된 구조를 이용하여 형성되거나 다이 상의 위치에 의존하는 배향 또는 지오메트리를 갖는 컴플리안트 상호접속부 필러
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
KR101614152B1 (ko) * 2011-07-21 2016-04-29 퀄컴 인코포레이티드 열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지
FR2994304A1 (fr) * 2012-08-02 2014-02-07 St Microelectronics Tours Sas Puce a montage en surface
JP2015103593A (ja) * 2013-11-22 2015-06-04 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法
JP2015122457A (ja) * 2013-12-25 2015-07-02 日本電気株式会社 接合構造およびこれを用いた実装構造体

Similar Documents

Publication Publication Date Title
JP5330184B2 (ja) 電子部品装置
JP2007242782A (ja) 半導体装置及び電子装置
US10242972B2 (en) Package structure and fabrication method thereof
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US20060273463A1 (en) Semiconductor device and mounting structure thereof
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
JP2007096198A (ja) 半導体装置及びその製造方法並びに電子装置
US20090146314A1 (en) Semiconductor Device
US6841884B2 (en) Semiconductor device
KR20180114512A (ko) 반도체 장치
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
US8901754B2 (en) Semiconductor device and manufacturing method thereof
JP2019050302A (ja) 半導体装置
JP4494249B2 (ja) 半導体装置
JP2007242783A (ja) 半導体装置及び電子装置
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006108284A (ja) 半導体パッケージ
JP2009267267A (ja) 電子部品搭載装置
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
US8603911B2 (en) Semiconductor device and fabrication method thereof
JP2001118959A (ja) 接続端子及びそれを用いた半導体装置
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011