KR101614152B1 - 열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지 - Google Patents

열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지 Download PDF

Info

Publication number
KR101614152B1
KR101614152B1 KR1020147004560A KR20147004560A KR101614152B1 KR 101614152 B1 KR101614152 B1 KR 101614152B1 KR 1020147004560 A KR1020147004560 A KR 1020147004560A KR 20147004560 A KR20147004560 A KR 20147004560A KR 101614152 B1 KR101614152 B1 KR 101614152B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
filler
conductive means
shape
substrate
Prior art date
Application number
KR1020147004560A
Other languages
English (en)
Other versions
KR20140041871A (ko
Inventor
총핑 바오
제임스 디. 버렐
쉬쿤 구
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140041871A publication Critical patent/KR20140041871A/ko
Application granted granted Critical
Publication of KR101614152B1 publication Critical patent/KR101614152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14142—Circular array, i.e. array with radial symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

지향된 컴플리안트 지오메트리를 갖는 필러들(300, 306, 502)은 반도체 다이(400, 500)를 기판에 커플링시키도록 배열된다. 각각의 필러(300, 306, 502)의 최대 컴플리안스의 방향은, 반도체 다이(400, 500) 및 기판의 균등하지 않은 열 팽창 및 수축에 의해 야기되는 최대 응력의 방향으로 정렬될 수도 있다. 필러들(300, 306, 502)은, 특정한 컴플리안스 특징들 및 최대 컴플리안스의 특정한 방향들(302, 304, 308, 310, 504)을 갖는 다양한 형상들을 이용하여 설계 및 구성될 수도 있다. 필러들(300, 306, 502)의 형상 및 배향은, 그들의 위치에서의 응력의 방향 및 크기를 수용하기 위해 다이(400, 500) 상의 그들의 위치의 함수로서 선택될 수도 있다. 필러들(610)은 또한, 필러(610)가 도금 또는 증착되는 표면적을 증가시키기 위해 다이(600) 상의 패드 상의 패시베이션 재료와 같은 재료(604)를 패터닝함으로써 특정한 형상들을 이용하여 제조될 수도 있다.

Description

열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지{METHOD AND APPARATUS FOR PACKAGING A SEMICONDUCTOR DIE TO REDUCE THERMAL STRESS AND A SEMICONDUCTOR PACKAGE}
본 발명은, 반도체 패키징 분야에 속하며, 더 상세하게는, 반도체 패키징 내의 구리 필러(pillar) 상호접속부들의 분야에 속한다.
집적 회로(IC) 제조 프로세스들은, 예를 들어, 48nm 및 28nm 노드들의 범위로 이격한 감소된 노드를 갖는 IC들을 생성해왔다. 극히 낮은 유전 상수(ELK)를 갖는 재료는, 감소된 노드 간격을 수용하고, 그러한 작은 노드 간격을 이용하여 제조된 IC들의 전기 성능을 향상시키는데 사용되어 왔다. ELK 재료는, 특정한 응력들에 응답하여 크랙킹(cracking)에 민감할 수도 있는 비교적 다공성인 재료를 포함할 수도 있다.
구리와 같은 더 단단한 도전성 재료들로부터 구성된 상호접속부 필러들은, 반도체 다이와 기판 사이의 특정한 땜납 범프(bump) 접속들 내의 땜납과 함께 사용되어 왔다. 전자 패키징에서, 예를 들어, 플립(flip) 칩은 다이 또는 웨이퍼 상의 콘택트(contact)로부터 기판 상의 땜납 접속까지 연장하는 필러를 포함할 수 있다. 땜납 접속은, 예를 들어, SOP(solder on pad) 접속일 수 있다.
필러들의 사용은, 매우 높은 밀도의 상호접속부들을 허용함으로써 더 이전의 반도체 상호접속 기술들에 비해 개선점을 제공한다. 더 이전의 땜납 구조들과 비교하여, 필러들의 야금(metallurgical) 속성들은 더 작은 피치 접속들이, 반도체 다이와 그것이 접속되는 기판 사이에서 적절한 스탠드오프(standoff) 거리를 유지하게 한다. 구리 필러들의 사용은 또한, 상호접속부들에서 전자이주(electromigration)를 감소시킨다. 그러나, 구리 필러들의 사용은 백엔드(backend) 실리콘 구조가 패키지 어셈블리 동안 크래킹에 더 민감하게 할 수 있다.
플립 칩들의 프로세싱 동안, 기판 및 반도체 다이는 상당한 가열 및 냉각을 겪는다. 반도체 다이는, 약 2.6x10-6/℃ 의 CTE(coefficient of thermal expansion)를 갖는 실리콘과 같은 재료로부터 구성될 수도 있으며, 기판은 약 15x10-6/℃ 내지 약 17x10-6/℃ 의 범위 내의 CTE를 가질 수도 있다. 기판과 다이 사이의 CTE 미스매치는 기판이, 가열 및 냉각 사이클 동안 다이보다 더 팽창 및 수축하게 한다. 더 정밀한 범프 피치를 수용하기 위해 종래의 땜납 범프들보다는 구리 필러들을 갖는 상호접속부들을 포함하는 패키지들에서, 필러들의 구리는, 다이와 기판 사이의 열 팽창 미스매치에 의해 야기되는 응력을 받아들일(take up)만큼 충분히 변형될 수 없을 수도 있다. 구리 필러의 더 높은 영의 모듈러스(Young's modulus)는 더 많은 응력이 다이의 민감한 ELK 층들에 "전달"되게 한다. 이것은, 플립 칩 타입 상호접속부들에 대해 ELK 층 크래킹에 대한 가능성을 증가시킨다. 극히 낮은 유전 상수(ELK) 층들에서의 높은 응력으로 인한 그러한 크래킹은 반도체 패키지들의 일반적인 실패이다.
본 발명의 더 완전한 이해를 위해, 다음의 상세한 설명 및 첨부한 도면들에 대한 참조가 이제 행해진다. 예시적인 실시예에서, 플립 칩 상호접속부에 대한 필러가 제공된다. 필러는 구리, 금 또는 은과 같은 전기적으로 도전성인 재료를 포함한다.
본 발명의 일 양상에 따른 장치는, 반도체 다이, 및 반도체 다이의 표면 상에 배치된 적어도 하나의 도전성 패드(pad)를 포함한다. 적어도 하나의 필러는 도전성 패드에 커플링된다. 필러(들)는, 각각의 필러에 대한 컴플리안트(compliant) 방향을 정의하는 비-균일한 컴플리안스 지오메트리(compliance geometry)를 갖는다.
본 발명의 다른 양상에 따르면, 장치는 반도체 다이, 및 반도체 다이의 표면 상에 배치된 다수의 도전성 패드들을 포함한다. 제 1 필러 지오메트리를 갖는 제 1 필러는, 도전성 패드들 중 반도체 다이 상의 제 1 위치에서의 패드에 커플링된다. 제 2 필러는 제 1 필러 지오메트리와는 상이한 제 2 필러 지오메트리를 갖는다. 제 2 필러는, 도전성 패드들 중 반도체 다이 상의 제 2 위치에서의 상이한 패드에 커플링된다.
본 발명의 다른 양상은 반도체 다이를 패키징하기 위한 방법을 제공한다. 방법은, 반도체 다이의 표면 상에 다수의 도전성 패드들을 제조하는 단계를 포함한다. 제 1 필러 지오메트리를 갖는 제 1 필러는, 도전성 패드들 중 반도체 다이 상의 제 1 위치에서의 패드 상에 증착된다. 제 1 필러 지오메트리와는 상이한 제 2 필러 지오메트리를 갖는 제 2 필러는, 도전성 패드들 중 반도체 다이 상의 제 2 위치에서의 상이한 패드 상에 증착된다.
본 발명의 또 다른 양상은 반도체 다이를 패키징하기 위한 장치를 제공한다. 장치는, 반도체 다이의 표면 상에 도전성 패드들을 제조하기 위한 수단, 및 도전성 패드들 중 반도체 다이 상의 제 1 위치에서의 패드 상에, 제 1 필러 지오메트리를 갖는 제 1 필러를 증착시키기 위한 수단을 포함한다. 장치는 또한, 도전성 패드들 중 반도체 다이 상의 제 2 위치에서의 상이한 패드 상에, 제 1 필러 지오메트리와는 상이한 제 2 필러 지오메트리를 갖는 제 2 필러를 증착시키기 위한 수단을 포함한다.
이것은, 후속하는 상세한 설명이 더 양호하게 이해될 수도 있기 위해, 본 발명의 특성들 및 기술적 이점들을 다소 광범위하게 약술하였다. 본 발명의 부가적인 특성들 및 이점들은 후술될 것이다. 본 발명의 동일한 목적들을 수행하기 위해 다른 구조들을 변형 또는 설계하기 위한 기반으로서 본 발명이 용이하게 이용될 수도 있음이 당업계의 당업자들에 의해 인식되어야 한다. 또한, 그러한 등가 구성들이, 첨부된 청구항들에 기재된 바와 같은 본 발명의 교시들을 벗어나지 않는다는 것이 당업계의 당업자들에 의해 인지되어야 한다. 추가적인 목적들 및 이점들과 함께, 본 발명의 구성 및 동작 방법 양자에 대해 본 발명의 특징인 것으로 믿어지는 신규한 특성들은, 첨부한 도면들과 관련하여 고려될 경우 다음의 설명으로부터 더 양호하게 이해될 것이다. 그러나, 도면들 각각이 단지 예시 및 설명의 목적을 위해 제공되며, 본 발명의 제한들의 정의로서 의도되지 않음이 명백히 이해될 것이다.
첨부한 도면들은 실시예들의 설명을 보조하도록 제공된다. 도면들은, 실시예들의 제한이 아니라 오직 실시예들의 예시를 위해 제공된다.
도 1은 부착 전의 종래의 플립 칩 패키지를 도시한 다이어그램이다.
도 2는 부착 이후의 도 1의 종래의 플립 패키지의 개략도이다.
도 3a 및 도 3b는 본 발명의 양상들에 따른, 최대 컴플리안스의 특정한 방향들을 갖는 필러의 개략도들이다.
도 4는 반도체 다이 상의 상이한 위치들에서의 상이한 응력 크기들을 도시한 다이어그램이다.
도 5는 본 발명의 양상에 따른 로컬 최대 응력으로 정렬된 최대 컴플리안스의 방향을 갖는 필러들의 배치 및 배향을 도시한 다이어그램이다.
도 6a-6f는 본 발명의 양상들에 따른, 형상화된 필러들을 반도체 다이 상에 형성하기 위한 프로세스들을 도시하는 개략도들이다.
도 7은 본 발명의 양상들에 따른, 기판으로의 반도체 다이의 커플링을 도시한 프로세스 흐름도이다.
도 8은, 형상화된 필러들을 갖는 기판에 커플링된 반도체 다이가 유리하게 이용될 수도 있는 예시적인 무선 통신 시스템을 도시한 블록도이다.
도 1을 참조하면, 종래의 플립 칩 패키지 설계가 설명된다. 플립 칩 패키지(100)는, 필러(104)가 그로부터 연장하는 다이 또는 웨이퍼(102)를 포함한다. 다이 또는 웨이퍼(102)가 기판(106)에 커플링될 경우, 플립 칩 패키지(100)가 완성된다. 땜납 범프(108)는 필러(104)에 커플링하기 위해 기판(106) 상에 배치된다. 도 2에서, 예를 들어, 땜납 재료(108)는 필러(104)에 커플링하고, 도전성 접속(200)을 형성한다. 도 2에 도시된 하나의 도전성 접속(200)만이 존재하지만, 필러들(104)과 땜납 범프들(108) 사이에 다수의 도전성 접속들이 존재할 수 있다.
종래의 필러는 대칭적인 지오메트리를 가지며, 임의의 특정한 방향성을 포함하지 않는다. 예를 들어, 반도체 패키징에서 사용되는 종래의 필러들은 실질적으로 원통형이며, SOP(solder on pad) 접속을 통해 기판과의 전기적으로 도전성인 상호접속부를 형성한다. 크래킹에 대한 ELK 층의 민감성을 감소시키고 ELK 층들의 강인성을 증가시키기 위해, 본 발명의 양상들은, 반도체 다이 또는 웨이퍼 상에 방향성 지향된 필러 설계를 제공한다. 이것은 ELK 층들 상의 응력을 감소시킨다.
도 3a를 참조하면, 본 발명의 일 양상에 따른 방향성 지향된 필러(300)가 설명되어 있다. 상면도에 도시된 이러한 실시예에서, 필러(300)는 일반적으로 직사각형 단면을 포함한다. 직사각형 지오메트리 때문에, 필러(300)는, "X" 방향으로서 도시된 직사각형의 더 긴 측면의 방향에서보다 "Y" 방향으로서 도시된 직사각형의 더 짧은 측면의 방향에서 응력들에 더 컴플리안트하다. 따라서, 필러(300)의 최대 컴플리안스(302, 304)의 방향들은 "X" 방향에 수직하다.
직사각형 필러(300)가 2개의 방향들(302, 304)에서 컴플리안트하지만, 동일한 라인을 따라, 본 발명의 대안적인 양상들은, 최대 컴플리안스의 단일 방향 또는 최대 컴플리안스의 다수의 상이한 방향들을 가질 수도 있는 상이한 형상들의 필러들을 제공한다. 예를 들어, 도 3b는, 상이한 라인들을 따라 지향된 2개의 컴플리안스 방향들(308 및 310)을 갖는 V 형상 필러(306)를 도시한다. 다른 양상에서, 도 6a-6f에 도시된 바와 같이, 필러 내의 상이한 높이들의 재료가 컴플리안스 지오메트리에 영향을 주도록 설계될 수 있다.
다이 및 기판의 미스매치된 열 팽창은, 다이의 몇몇 영역들에서 다이 및 기판의 더 상대적인 변위를 야기하고, 다이의 다른 영역들에서 덜 상대적인 변위를 야기한다. 예를 들어, 다이가 기판에 대해 중앙에 놓이면, 다이의 중앙 부분은 기판의 중앙 부분에 비해 변위를 거의 겪지 않거나 전혀 겪지 않을 수도 있다. 이와 대조적으로, 다이의 에지들은, 기판의 에지 부분들에 비해 상당한 변위를 겪을 수도 있다. 이들 상이한 상대적인 변위들은 필러 상의 응력이 다이 상의 위치의 함수로서 변하게 한다. 도 4는, 미스매치된 열 팽창으로 인한 필러 상의 응력이 화살표들의 길이에 의해 도시되는 다이(400)의 상면도를 도시한다.
도 5는, 필러들(502)이 최대 컴플리안스의 방향을 갖도록 형상화된 본 발명의 일 양상을 도시한다. 필러들(502)은, 각각의 필러(502)에 대한 최대 컴플리안스(504)의 필러들의 방향이 다이(500)와 기판(미도시)의 CTE 미스매치로 인한 최대 응력의 방향에 대응하도록, 다이(500) 상의 필러들의 위치의 함수로서 다이(500) 상에 지향된다.
유사하게 형상화된 필러들을 다이 상의 필러들의 위치의 함수로서 지향시키는 것에 부가하여, 본 발명의 양상들은 또한, 다이 상의 필러들의 위치의 함수에 따라 상이하게 형상화된 필러들을 사용하는 것을 포함할 수도 있다. 예를 들어, 다이의 중앙 근방에 위치되고, 그로 인해, CTE 미스매치로 인한 응력을 거의 겪지 않는 필러는, 최대 컴플리안스의 특정한 방향을 갖지 않는 원형 단면을 가질 수도 있다. 동일한 다이 상에서, 에지 근방에 위치된 필러는, CTE 미스매치로 인한 큰 응력들을 흡수하기 위해 직사각형 단면을 가질 수도 있다.
본 발명의 다른 양상은, 반도체 다이 상에 다양한 형상들의 필러들을 형성하기 위해 재료를 증착하기 위한 방법을 제공한다. 도 6a를 참조하면, 방법은, 필러가 제공될 다이(600)의 영역 상의 패시베이션(passivation) 재료와 같은 재료(604)에 패턴(602)을 증착 또는 에칭하는 단계를 포함한다. 패턴(602)은, 증가된 필러 높이가 바람직한 위치들에서의 증가된 표면적 및 더 작은 필러 높이가 바람직한 곳에서의 더 작은 표면적을 포함한다.
도 6a에서 단면으로서 도시된 예시적인 패턴(602)은, 여기서, 일련의 링들(603, 603', 603'')을 포함하고, 패턴 내의 상이한 위치들은 링들의 패턴 밀도에 따라 상이한 표면적을 제공한다. 패턴(602)의 표면적은 내측 링(603)쪽에서 비교적 더 크며, 여기서, 링들은 그들이 외측 링(603'') 근방에서 이격된 것보다 더 근접하게 이격된다. 본 발명의 양상들에 따르면, 내측 링(603)쪽에서 패턴(602)의 더 큰 표면적은, 패턴(602)의 중앙에서의 필러 높이를 증가시키고, 외측 링(603'')쪽에서 패턴(602)의 더 적은 표면적은 패턴(602)의 외측 에지쪽에서 감소된 필러 높이를 초래한다.
도 6b를 참조하면, UMB-1(first under bump metallization)층(606)이, 예를 들어, 물리 기상 증착(PVD) 프로세스를 사용하여 패시베이션 층(604) 위에 증착된다. 그 후, 도 6c를 참조하면, 포토 레지스트 패턴(608)이 필러 영역 주변에 도포된다. 도 6d에서, UBM-1 층의 더 높은 표면적이 존재하는 곳을 더 높은 두께로 도금함으로써 필러(610)를 형성하기 위해 높은 촉진제(accelerator) 도금이 수행된다. 도 6e에서, 땜납(612)이 필러(610)에 도포될 수도 있다. 도 6f에서, 포토 레지스트 패턴이 스트리핑되며, 필러에 인접한 UBM 재료가 다이(600)로부터 에칭된다.
도 7은 본 발명의 양상들에 따른, 기판에 반도체 다이를 커플링시키기 위한 프로세스 흐름도이다. 블록(702)에서, 반도체 다이의 표면 상의 상이한 위치들에 도전성 패드들이 제조된다. 블록(704)에서, 제 1 필러 지오메트리를 갖는 제 1 필러가 도전성 패드들 중 하나의 패드 상에 증착된다. 블록(706)에서, 제 1 필러와는 상이한 지오메트리를 갖는 제 2 필러가 도전성 패드들 중 상이한 패드 상으로 증착된다. 블록(708)에서, 기판은 필러들을 통해 반도체 다이에 커플링된다.
도 8은, 개선된 플립 칩 상호접속부를 갖는 전자 패키지의 실시예가 유리하게 이용될 수도 있는 예시적인 무선 통신 시스템(800)을 도시한다. 예시의 목적들을 위해, 도 8은 3개의 원격 유닛들(820, 830, 및 850) 및 2개의 기지국들(840)을 도시한다. 통상적인 무선 통신 시스템들이 더 많은 원격 유닛들 및 기지국들을 가질 수도 있음을 인식해야 한다. 원격 유닛들(820, 830, 및 850) 뿐만 아니라 기지국들(840) 중 임의의 것은, 여기에 기재된 바와 같은 개선된 플립 칩 상호접속부를 갖는 전자 패키지를 포함할 수도 있다. 도 8은, 기지국들(840)로부터 원격 유닛들(820, 830, 및 850)로의 순방향 링크 신호들(880), 및 원격 유닛들(820, 830, 및 850)로부터 기지국들(840)로의 역방향 링크 신호들(890)을 도시한다.
도 8에서, 원격 유닛(820)은 모바일 전화기로서 도시되어 있고, 원격 유닛(830)은 휴대용 컴퓨터로서 도시되어 있으며, 원격 유닛(850)은 무선 로컬 루프 시스템 내의 고정 위치 원격 유닛으로서 도시되어 있다. 예를 들어, 원격 유닛들은 셀 전화기들, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말과 같은 휴대용 데이터 유닛들, 또는 검침(meter reading) 장비와 같은 고정 위치 데이터 유닛들일 수도 있다. 도 8이 여기에 기재된 바와 같은 개선된 플립 칩 상호접속부를 갖는 전자 패키지를 포함할 수도 있는 특정한 예시적인 원격 유닛들을 도시하지만, 패키지는 이들 예시적인 도시된 유닛들로 제한되지 않는다. 실시예들은, 개선된 플립 칩 상호접속부를 갖는 전자 패키지가 바람직한 임의의 전자 디바이스에서 적절히 이용될 수도 있다.
본 발명의 특정한 양상들이 구리 필러의 관점들에서 설명되었지만, 니켈, 금 및 은과 같은 다른 재료들이 본 발명의 다양한 양상들에 따라 필러들을 형성하는데 또한 사용될 수도 있음을 이해해야 한다.
용어 "필러"가 기판에 반도체 다이를 커플링시키기 위한 특정한 구조를 설명하기 위해 본 발명 전반에 걸쳐 사용되지만, 예를 들어, "포스트(post)" 및 "범프"와 같은 다양한 다른 용어들이 동일한 일반적인 타입의 구조에 대해 일반적으로 사용됨을 이해해야 한다. 용어 "상호접속부"가 본 발명 전반에 걸쳐 사용되지만, 예를 들어, "접속부" 및 "접합부"와 같은 다양한 다른 용어들이 동일한 타입의 구조를 설명하기 위해 사용됨을 이해해야 한다.
본 발명의 원리들을 포함하는 예시적인 실시예들이 상기 기재되어 있지만, 본 발명은 기재된 실시예들로 제한되지 않는다. 대신, 본 출원은 그의 일반적인 원리들을 사용하는 본 발명의 임의의 변경들, 사용들, 또는 적응들을 커버하도록 의도된다. 추가적으로, 본 출원은, 본 발명이 관련되고 첨부된 청구항들의 제한들 내에 있는 당업계의 알려진 또는 관례적인 실시 내에 있는 것과 같은 본 발명으로부터의 이러한 변형(departure)들을 커버하도록 의도된다.

Claims (20)

  1. 반도체 패키지로서,
    반도체 다이;
    상기 반도체 다이와 커플링된 기판;
    상기 반도체 다이의 표면 상에 배치된 복수의 도전성 패드들; 및
    상기 복수의 도전성 패드들에 커플링된 복수의 필러(pillar)들을 포함하고,
    각각의 필러는 최대 컴플리안스(compliance)의 방향을 갖도록 형상화되고,
    상기 복수의 필러들은 상이한 형상들을 갖고, 상기 각각의 필러에 대한 최대 컴플리안스의 방향이 상기 반도체 다이와 상기 기판 사이의 CTE(coefficient of thermal expansion) 미스매치로 인한 최대 응력(stress)의 방향과 대응하도록, 상기 반도체 다이 상의 필러들의 위치에 관한 함수로서 상기 반도체 다이 상에서 지향되고(orient),
    상기 각각의 필러의 형상 역시 상기 반도체 다이 상의 각각의 필러의 위치에 관한 함수인,
    반도체 패키지.
  2. 제 1 항에 있어서,
    상기 최대 컴플리안스의 방향은, 상기 최대 응력의 방향으로 정렬되는, 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 최대 응력의 방향은 상기 다이의 최대 열 팽창의 방향인, 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 복수의 필러들은, 상기 반도체 다이의 표면 상의 상이한 위치들에 분산되고, 상기 상이한 위치들에 대응하는 상이한 최대 컴플리안스 방향들로 배열되는, 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 기판은 상기 복수의 필러들에 의해 상기 반도체 다이에 커플링되고
    상기 기판은 상기 복수의 필러들에 커플링된 복수의 땜납 접합부들을 포함하고,
    상기 필러들의 상이한 최대 컴플리안스 방향들은, 상기 상이한 위치들에 대해 상기 반도체 다이에 대해 상대적인 상기 기판의 최대 열 팽창의 방향에 대응하는, 반도체 패키지.
  6. 제 1 항에 있어서,
    모바일 전화기, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛 중 적어도 하나로 통합되는, 반도체 패키지.
  7. 반도체 패키지로서,
    반도체 다이;
    상기 반도체 다이에 커플링된 기판;
    상기 반도체 다이의 표면 상에 배치된 복수의 도전성 패드들; 및
    제 1 필러 및 제 2 필러를 포함하는 복수의 필러들을 포함하며,
    상기 제 1 필러는 제 1 필러 형상을 갖고, 상기 도전성 패드들 중 상기 반도체 다이 상의 제 1 위치의 패드에 커플링되고,
    상기 제 2 필러는 상기 제 1 필러 형상과 상이한 제 2 필러 형상을 갖고, 상기 제 2 필러는 상기 도전성 패드들 중 상기 반도체 다이 상의 제 2 위치의 상이한 패드에 커플링되고,
    상기 제 1 필러 및 상기 제 2 필러 각각은 최대 컴플리안스의 방향을 가지고,
    상기 제 1 필러 및 상기 제 2 필러 각각에 대한 최대 컴플리안스의 방향이 상기 반도체 다이와 상기 기판 사이의 CTE 미스매치로 인한 최대 응력의 방향과 대응하도록, 상기 제 1 필러 및 상기 제 2 필러 각각은 상기 반도체 다이 상의 필러들의 위치에 관한 함수로서 상기 반도체 다이 상에서 지향되고,
    상기 제 1 필러 및 상기 제 2 필러의 형상 역시 상기 반도체 다이 상의 필러의 위치에 관한 함수인,
    반도체 패키지.
  8. 제 7 항에 있어서,
    상기 제 1 필러 형상은, 상기 반도체 다이 상의 제 1 위치에서의 제 1 열 응력(thermal stress)에 대응하고;
    상기 제 2 필러 형상은, 상기 반도체 다이 상의 제 2 위치에서의 제 2 열 응력에 대응하는, 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 기판은 상기 제 1 필러 및 상기 제 2 필러를 통해 상기 반도체 다이에 커플링되는, 반도체 패키지.
  10. 제 7 항에 있어서,
    모바일 전화기, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛 중 적어도 하나로 통합되는, 반도체 패키지.
  11. 반도체 다이를 패키징하기 위한 방법으로서,
    상기 반도체 다이의 표면 상에 복수의 도전성 패드들을 제조하는 단계;
    제 1 필러 및 제 2 필러를 포함하는 복수의 필러들을 증착시키는 단계 ― 상기 제 1 필러는 상기 도전성 패드들 중 상기 반도체 다이 상의 제 1 위치의 패드 상에서 제 1 필러 형상를 갖고, 상기 제 2 필러는 상기 도전성 패드들 중 상기 반도체 다이 상의 제 2 위치의 상이한 패드 상에서 상기 제 1 필러 형상과 상이한 제 2 필러 형상을 가짐 ―; 및
    기판을 상기 반도체 다이에 커플링시키는 단계를 포함하고,
    상기 제 1 필러 및 상기 제 2 필러 각각은 최대 컴플리안스의 방향을 가지고,
    상기 제 1 필러 및 상기 제 2 필러 각각은, 상기 제 1 필러 및 상기 제 2 필러 각각에 대한 최대 컴플리안스의 방향이 상기 반도체 다이와 상기 기판 사이의 CTE 미스매치로 인한 최대 응력의 방향과 대응하도록, 상기 반도체 다이 상의 필러들의 위치에 관한 함수로서 상기 반도체 다이 상에서 지향되고,
    상기 제 1 필러 및 상기 제 2 필러의 형상 역시 상기 반도체 다이 상의 필러의 위치에 관한 함수인,
    반도체 다이를 패키징하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 기판은 상기 제 1 필러 및 상기 제 2 필러를 통해 상기 반도체 다이에 커플링되는, 반도체 다이를 패키징하기 위한 방법.
  13. 제 11 항에 있어서,
    상기 제 1 필러를 증착시키는 단계는,
    상기 제 1 위치에서 도전성 패드 상에 미리 결정된 표면적 분포들의 제 1 패턴을 형성하는 단계; 및
    상기 제 1 패턴의 상기 미리 결정된 표면적 분포들에 대응하는 미리 결정된 필러 높이들을 포함하여 상기 제 1 필러 형상을 생성하도록 상기 제 1 패턴 상으로 상기 제 1 필러를 증착시키는 단계를 포함하는, 반도체 다이를 패키징하기 위한 방법.
  14. 제 11 항에 있어서,
    모바일 전화기, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛 중 적어도 하나에서 수신, 분할 및 송신을 수행하는 단계를 더 포함하는, 반도체 다이를 패키징하기 위한 방법.
  15. 반도체 다이를 패키징하기 위한 장치로서,
    상기 반도체 다이의 표면 상의 제 1 도전(conducting) 수단들;
    상기 제 1 도전 수단들 중 상기 반도체 다이 상의 제 1 위치의 하나의 수단 상에서 제 1 형상을 갖는 제 2 도전 수단들; 및
    상기 제 1 도전 수단들 중 상기 반도체 다이 상의 제 2 위치의 상이한 수단 상에서 상기 제 1 형상과 상이한 제 2 형상을 갖는 제 3 도전 수단들; 및
    상기 제 1 도전 수단들 중 상기 반도체 다이 상의 제 3 위치의 상이한 수단 상에서 상기 제 1 형상 및 상기 제 2 형상과 상이한 제 3 형상을 갖는 제 4 도전 수단들을 포함하며,
    상기 제 2 도전 수단들, 상기 제 3 도전 수단들, 및 상기 제 4 도전 수단들 각각은 최대 컴플리안스의 방향을 갖고,
    상기 제 2 도전 수단들, 상기 제 3 도전 수단들 및 상기 제 4 도전 수단들 각각은, 상기 제 2 도전 수단들, 상기 제 3 도전 수단들 및 상기 제 4 도전 수단들 각각에 대한 최대 컴플리안스의 방향이 상기 반도체 다이와 기판 사이의 CTE 미스매치로 인한 최대 응력의 방향과 대응하도록, 상기 반도체 다이 상의 상기 제 2 도전 수단들, 상기 제 3 도전 수단들 및 상기 제 4 도전 수단들의 위치에 관한 함수로서 상기 반도체 다이 상에서 지향되고,
    상기 제 1 형상, 상기 제 2 형상 및 상기 제 3 형상 역시 상기 반도체 다이 상에서의 상기 제 2 도전 수단들, 상기 제 3 도전 수단들 및 상기 제 4 도전 수단들의 위치에 관한 함수인,
    반도체 다이를 패키징하기 위한 장치.
  16. 제 15 항에 있어서,
    상기 기판은 상기 제 2 도전 수단들 및 상기 제 3 도전 수단들을 통해 상기 반도체 다이에 커플링되는, 반도체 다이를 패키징하기 위한 장치.
  17. 제 15 항에 있어서,
    모바일 전화기, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드-헬드 개인용 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 및 고정 위치 데이터 유닛 중 적어도 하나로 통합되는, 반도체 다이를 패키징하기 위한 장치.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020147004560A 2011-07-21 2012-07-20 열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지 KR101614152B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/187,694 2011-07-21
US13/187,694 US9184144B2 (en) 2011-07-21 2011-07-21 Interconnect pillars with directed compliance geometry
PCT/US2012/047722 WO2013013204A2 (en) 2011-07-21 2012-07-20 Interconnect pillars with directed compliance geometry

Publications (2)

Publication Number Publication Date
KR20140041871A KR20140041871A (ko) 2014-04-04
KR101614152B1 true KR101614152B1 (ko) 2016-04-29

Family

ID=46750418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004560A KR101614152B1 (ko) 2011-07-21 2012-07-20 열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지

Country Status (7)

Country Link
US (1) US9184144B2 (ko)
EP (1) EP2735022A2 (ko)
JP (1) JP6109826B2 (ko)
KR (1) KR101614152B1 (ko)
CN (1) CN103748679B (ko)
IN (1) IN2014MN00206A (ko)
WO (1) WO2013013204A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833033B2 (en) * 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9754911B2 (en) 2015-10-05 2017-09-05 Globalfoundries Inc. IC structure with angled interconnect elements
US10014268B2 (en) * 2016-03-01 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor chip, semiconductor device and manufacturing process for manufacturing the same
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN109950270B (zh) * 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
CN111354647B (zh) * 2020-03-10 2021-12-28 芯创(天门)电子科技有限公司 一种多芯片堆叠封装结构及其制造方法
US11164837B1 (en) * 2020-05-20 2021-11-02 Micron Technology, Inc. Semiconductor device packages with angled pillars for decreasing stress

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001119A1 (en) 2004-05-10 2006-01-05 Evident Technologies, Inc. III-V semiconductor nanocrystal complexes and methods of making same
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
JP2709494B2 (ja) 1989-02-06 1998-02-04 新日本製鐵株式会社 半導体素子接続構造
JP2821777B2 (ja) 1989-09-29 1998-11-05 双葉電子工業株式会社 フリップチップ用ｉｃ及びその製造方法
JPH03190238A (ja) 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体チップおよびそれを用いた実装構造体
KR920022482A (ko) * 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
JPH05152381A (ja) 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
JPH0697347A (ja) 1992-09-14 1994-04-08 Toshiba Corp 半導体装置
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH0945733A (ja) 1995-07-28 1997-02-14 Matsushita Electric Ind Co Ltd 電子部品及び電子部品の実装方法
JPH11340352A (ja) 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 実装構造体
JP3577419B2 (ja) 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP2001156097A (ja) 1999-11-30 2001-06-08 Hitachi Ltd 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US6493238B1 (en) 2001-04-30 2002-12-10 General Dynamics Information Systems, Inc. Method and apparatus to compliantly interconnect area grid arrays and printed wiring boards
JP2003105584A (ja) 2001-07-26 2003-04-09 Electroplating Eng Of Japan Co 微細配線埋め込み用銅メッキ液及びそれを用いた銅メッキ方法
US7132736B2 (en) * 2001-10-31 2006-11-07 Georgia Tech Research Corporation Devices having compliant wafer-level packages with pillars and methods of fabrication
US8002962B2 (en) 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
JP3970694B2 (ja) 2002-06-06 2007-09-05 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US6974330B2 (en) * 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
US20040099716A1 (en) 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
US7005752B2 (en) 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7136770B2 (en) 2003-11-03 2006-11-14 Agilent Technologies, Inc. Using component-level calibration data to reduce system-level test
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4119866B2 (ja) 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US7183493B2 (en) 2004-06-30 2007-02-27 Intel Corporation Electronic assembly having multi-material interconnects
US20060055032A1 (en) 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
JP2006202969A (ja) 2005-01-20 2006-08-03 Taiyo Yuden Co Ltd 半導体装置およびその実装体
JP2007142017A (ja) 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI297205B (en) 2006-03-01 2008-05-21 Chipmos Technologies Inc Semiconductor element and manufaturing process thereof
JP2009218233A (ja) * 2008-03-06 2009-09-24 Nec Corp 半導体装置及びその製造方法
US7439170B1 (en) 2008-03-07 2008-10-21 International Business Machines Corporation Design structure for final via designs for chip stress reduction
US7902666B1 (en) 2009-10-05 2011-03-08 Powertech Technology Inc. Flip chip device having soldered metal posts by surface mounting
US8710629B2 (en) * 2009-12-17 2014-04-29 Qualcomm Incorporated Apparatus and method for controlling semiconductor die warpage
US8227924B2 (en) * 2010-07-13 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate stand-offs for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001119A1 (en) 2004-05-10 2006-01-05 Evident Technologies, Inc. III-V semiconductor nanocrystal complexes and methods of making same
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Also Published As

Publication number Publication date
IN2014MN00206A (ko) 2015-08-21
WO2013013204A2 (en) 2013-01-24
EP2735022A2 (en) 2014-05-28
WO2013013204A3 (en) 2013-03-14
JP6109826B2 (ja) 2017-04-05
US9184144B2 (en) 2015-11-10
US20130020711A1 (en) 2013-01-24
CN103748679A (zh) 2014-04-23
JP2015515737A (ja) 2015-05-28
KR20140041871A (ko) 2014-04-04
CN103748679B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
KR101614152B1 (ko) 열 응력을 감소시키기 위한 반도체 다이의 패키징 방법 및 장치, 그리고 반도체 패키지
US7550317B2 (en) Method for manufacture of wafer level package with air pads
KR101624852B1 (ko) 무연 ｃ４ 배선 신뢰성 개선 구조 및 방법
US7382049B2 (en) Chip package and bump connecting structure thereof
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US5977632A (en) Flip chip bump structure and method of making
JP6008431B2 (ja) Ｉｃデバイスのクラックアレストビア
US8519470B2 (en) Semiconductor chip, and semiconductor package and system each including the semiconductor chip
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
US6384343B1 (en) Semiconductor device
US20130241059A1 (en) Integrated Antennas in Wafer Level Package
US20080119029A1 (en) Wafer scale thin film package
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20150091932A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US7038309B2 (en) Chip package structure with glass substrate
US20240312887A1 (en) Semiconductor package
US20240096827A1 (en) Semiconductor device and method
US9431370B2 (en) Compliant dielectric layer for semiconductor device
US20240020260A1 (en) Communication interface structure and die-to-die package
KR20040051519A (ko) 3-ｄ 구조물 보호 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee