JP6008431B2 - Ｉｃデバイスのクラックアレストビア - Google Patents

Ｉｃデバイスのクラックアレストビア Download PDF

Info

Publication number
JP6008431B2
JP6008431B2 JP2013536926A JP2013536926A JP6008431B2 JP 6008431 B2 JP6008431 B2 JP 6008431B2 JP 2013536926 A JP2013536926 A JP 2013536926A JP 2013536926 A JP2013536926 A JP 2013536926A JP 6008431 B2 JP6008431 B2 JP 6008431B2
Authority
JP
Japan
Prior art keywords
dielectric
crack arrest
die
rdl
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536926A
Other languages
English (en)
Other versions
JP2013543272A (ja
JP2013543272A5 (ja
Inventor
エフ マッカーシー ロバート
エフ マッカーシー ロバート
シー ベディングフィールド スタンリー
シー ベディングフィールド スタンリー
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2013543272A publication Critical patent/JP2013543272A/ja
Publication of JP2013543272A5 publication Critical patent/JP2013543272A5/ja
Application granted granted Critical
Publication of JP6008431B2 publication Critical patent/JP6008431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

開示される実施例は、集積回路（ＩＣ）に関し、更に特定して言えばチップスケールパッケージに関連する。
機能性の増大した、より小さくより多くの携帯型電子的製品に対する需要が、多くの市場及び用途における成長を促進している。これらの製品を提供するため、設計者らは、チップスケールパッケージ（ＣＳＰ）など寸法が低減されたパック方法に移ってきている。ＣＳＰの１つの特定の実装例であるウエハＣＳＰ（ＷＣＳＰ）により、パッケージ寸法がダイ自体の寸法まで低減され得、一層大きなＣＳＰに典型的である一層大きな介在層の必要性がなくなる。
ＷＣＳＰは、ＩＣダイ自体をＷＣＳＰ基板として用いることにより、パッケージ基板へのダイボンディング、ワイヤボンディング、及びダイレベルフリップチップ取り付けプロセスなどの従来のパッケージング工程をなくす。ダイ自体をＷＣＳＰ基板として利用することは、より大きなフットプリントパッケージ基板（例えば、ＰＣＢ基板）に取り付けられる同じＩＣダイに比べ、ＩＣダイ自体に対するフットプリントを著しく低減する。
ＷＣＳＰは、ダイレクトバンプＷＣＳＰ又はリダイレクト層（ＲＤＬ）ＷＣＳＰとして組み込まれ得、ＲＤＬ ＷＣＳＰは、ダイレクトバンプＷＣＳＰとは異なり、所望の位置での外部入力／出力（Ｉ／Ｏ）端子の再位置決めを可能にするための再配線層として機能するＲＤＬを付加する。典型的なＲＤＬ ＷＣＳＰ製造フローにおいて、従来のバックエンドオブライン（ＢＥＯＬ）ウエハファブ処理の終了後、ＷＣＳＰダイは、概して、ダイパッド（ボンドパッドとしても知られている）と、ダイパッドの上のパッシベーション開口を除くＢＥＯＬ金属積層の上の誘電体パッシベーション層とを含んでいる。第１のＷＣＳＰ誘電体（例えば、ポリイミド）が堆積される。リソグラフィ／エッチングが、ダイパッドの上の第１のＷＣＳＰ誘電体内に第１の誘電体ビアを形成し、ダイパッドに接し且つそこからＲＤＬ捕捉パッドへ横方向に延びる複数のＲＤＬトレースを含むＲＤＬ金属の堆積及びパターニングがその後続く。第２のＷＣＳＰ誘電体（例えば、ポリイミド）がその後堆積され、ダイパッドの位置の横であるＲＤＬ捕捉パッド位置においてＲＤＬに達する第２の誘電体ビアが形成される。第１及び第２の誘電体ビアは、断面形状が、いずれも円形であることが都合がよく、又は場合によっては四角形である。
通常「ボールパッド」又は「バンプパッド」と呼ばれる、アンダーバンプメタライゼーション（ＵＢＭ）パッドが、第２の誘電体ビアの上に形成され、ＲＤＬ捕捉パッドに結合され且つ概してＲＤＬ捕捉パッドにより囲まれ、その後、ＵＢＭパッド上に金属（例えば、はんだ）ボール、ピラー、又は他のボンディングコネクタを形成することが続く。はんだボールなどの各ボンディングコネクタは、ＷＣＳＰダイに対し再配置された外部Ｉ／Ｏ接続を提供する。ＷＣＳＰウエハはその後シンギュレーションされて、通常、基板面積が貴重である携帯型デバイスのための基板上に用いるための、複数のシンギュレートされたＷＣＳＰダイを形成する。
ＷＣＳＰデバイスの１つの課題は信頼性である。典型的に、基板レベル信頼性（ＢＬＲ）テストは、温度サイクル（ＴＣ）、落下、及び湾曲テストを含む。ＢＬＲ−ＴＣでは、ＷＣＳＰは、従来通り有機印刷回路基板上に搭載され、ＴＣを受け、ＲＤＬ及びはんだボールの特性だけでなく、それらの間に用いられる任意の付着又は拡散障壁層の特性が評価される。ＷＣＳＰダイ寸法が増大すると、ＢＬＲ−ＴＣテストの間加速される形式で明らかになり得る信頼性が低減することが知られている。ＷＣＳＰダイに対するＢＬＲ−ＴＣ性能は、従来、ＷＣＳＰプロセス及び材料（例えば、代替の誘電体）に変更を行うことにより対処されており、これは、ＢＬＲ−ＴＣ性能を幾らか改善してきている。
本発明者らは、ＷＣＳＰなど、金属パッドへビアにより結合されるボンディング導体を含むＩ／Ｏを有する従来のＩＣデバイスが、ＢＬＲ−ＴＣテストにおいて、又はより一般的には実地の使用の間、ニュートラル応力ポイント（ＮＳＰ）までの距離に関連する問題に起因して、うまく機能し得ないことを認識している。ＮＳＰまでの距離の問題は、非周辺Ｉ／Ｏに比べてダイ上の周辺Ｉ／Ｏに対し実地の使用又はＢＬＲ−ＴＣテストの間一層高い頻度で故障する傾向となり得る。ＷＣＳＰダイに対するこのような故障は発明者らによって、はんだボール又は他の金属ボンディングコネクタの下の第２レベル誘電体ビア開口におけるＲＤＬパッドの破損に起因して起こると認識されている。回路動作の間、周辺Ｉ／Ｏの電気抵抗は、この破損位置がこのビア開口のまわりを伝播するにつれて増大し、結果として、開回路に起因する電気的故障となり得る。
ＷＣＳＰプロセス及び材料に対する変更が、ＢＬＲ−ＴＣ性能の間を含む信頼性を幾らか改善してきたが、故障率を低減するため更なる信頼性改善が必要とされている。従来の解決策とは対照的に、開示される実施例は、プロセス又は材料に影響を与えることなく実装され得るＣＳＰ設計特徴を変更することを含み、これが、ＷＣＳＰ信頼性を更に著しく改善することがわかっている。開示されるＩＣデバイスは、複数のダイパッドの上の第１の誘電体ビアを含む第１の誘電体層、第１の誘電体ビアの上の複数のダイパッドに結合される複数のＲＤＬ捕捉パッドを含むリダイレクト層（ＲＤＬ）、及び複数のＲＤＬ捕捉パッドの上の第２の誘電体ビアを含む第２の誘電体層を含む。少なくとも１つの第２の誘電体ビアが、本明細書において「クラックアレスト（arrest）ビア」と称するものである。クラックアレストビアは、ＩＣダイ上のＮＳＰから離れて面し且つＮＳＰからクラックアレストビアへのラインに沿って一実施例においてラインからプラスマイナス３０度、及びラインからプラスマイナス１５度の範囲で面する（向く）ように方向付けられる頂点を含むビア形状を有する。
開示される実施例によって提供されるＢＬＲ−ＴＣ改善は、（ｉ）クラックアレストビア形状が、従来の円形又は矩形ビアに比べてボンディング導体（例えば、はんだボール）とＲＤＬパッドとの間の第２の誘電体の量を増加させることにより、全体的な応力プロファイルを低減するため、ＲＤＬとＵＢＭとの間にある一層多い第２の誘電体材料に起因して第２の誘電体クラック／クラック発生率／密度及び寸法の低減を含むことがわかっている。また、ＢＬＲ−ＴＣ改善は、（ｉｉ）形成する第２の誘電体クラックの限定された数に対し、このようなクラックをクラックアレストビアから横方向に離れて向けるようにクラックアレストビア機能をラインからＮＳＰへのラインから離れて向ける頂点の方向付けによる、このようなクラックのＲＤＬパッドからの反りを含む。応力モデリング及び本発明者らが得た経験的データはいずれも開示されるクラックアレストビアが、故障までの平均時間（ＭＴＦ）を増加させることにより信頼性を改善し、更にＢＬＲ性能も改善することを示している。
図１は、例示のＷＣＳＰデバイス上のパッドに対する例示の応力分布を図示する。
図２Ａは、開示される一実施例に従った、ＷＣＳＰダイの最外ロー及びコラムに沿った三角形クラックアレストビアを有する例示のＷＣＳＰダイ部を図示する。
図２Ｂは、開示される一実施例に従った、ダイのＮＳＰへのラインから離れて面し且つ頂点を有する例示の三角形クラックアレストビアを図示する。
図３は、開示される一実施例に従ったクラックアレストビアを有する例示のＷＣＳＰダイの一部の断面図を図示する。
図４は、開示される実施例に従って、従来の円形のビアに比べた、開示されるクラックアレストビアを有するＷＣＳＰダイに対するＴＣ性能のＢＬＲ改善の証拠となる経験的結果を図示する。
本発明者らは、処理及び材料の変更がＷＣＳＰデバイス信頼性に対し限られた改善しか提供しないことを見出した。また、ＷＣＳＰデバイスの信頼性に影響を与える主な要因は、少なくとも多数のはんだボール（例えば、＞８０）を備えた９ｍｍ２を超えるダイ寸法では特に、ＷＣＳＰデバイスとＰＣＢ、特に有機ＰＣＢ、との間の熱膨張係数（ＣＴＥ）の差により誘導される応力であると認識されている。温度が変わるにつれてＰＣＢはＷＣＳＰデバイスに対して膨張し得、その結果、ＷＣＳＰダイ内の種々の層における圧縮及び引っ張り力となる。特に、このような力は、ダイの端部に一層近いＷＣＳＰダイの部分に対し増大され、特に、ＷＣＳＰダイのＵＢＭパッド（バンプパッド）に近接する、このような領域において応力を増大させる。従って、ＵＢＭパッドのＷＣＳＰダイ上の、通常ダイの中心である、ＮＳＰまでの距離が増加されるにつれて、ＵＢＭパッドにおける応力も増加され、これは、はんだボール又は他のボンディング導体の下の第２の誘電体において開始する誘電体クラックにつながり得ると本発明者らは認識している。
ＷＣＳＰダイ１００上のパッド１０８、１１０、及び１１２を含むＵＢＭパッド１０２の例示の応力分布パターンを図１に示す。上述の種々の力の結果、ＷＣＳＰダイ１００上のＵＢＭパッド１０２の各々に対する物理的応力の量は変化し得る。本発明者らは、ＷＣＳＰダイ１００における応力は、ＷＣＳＰダイ１００の端に沿った増大した撓みの量に起因して、本質的に概して放射状であることを見出している。従って、ＷＣＳＰダイ１００のＵＢＭパッド１０２とＮＳＰ１０６（「Ｘ」で示す）との間の距離が増大するにつれて、ＵＢＭパッド１０２への応力も増大し得る。しかし、応力パターンは、必ずしもＷＣＳＰダイ１００にわたって均一とは限らない。例えば、応力パターンは、ＷＣＳＰダイ１００の中央領域１０４において最小であり得る。この最小応力は、典型的に、ＷＣＳＰダイ１００のＮＳＰ１０６に最も近いＵＢＭパッド１０２（即ち、ＮＳＰまでのより短い距離１０６を有するＵＢＭパッド１０２は、）に関連する。
本明細書において用いられるようなＩＣダイのＮＳＰは、応力が最小化される又はゼロであるポイントを向ける。典型的に、ＮＳＰ１０６は、ＷＣＳＰダイ１００の幾何学的中心に又はその近くにある。幾つかの場合において、ＮＳＰ１０６は、ＷＣＳＰダイ上に形成される層の数、種類、及びパターンに基づいて、ＷＣＳＰダイ１００の幾何学的中心からオフセットし得る。例えば、機能的回路の高い及び低い密度領域を備えて形成される機能的回路の場合、密度の変動（及び従って、機能的回路層の変動）は、ダイ応力の変動となり得、この変動は、ＮＳＰをＷＣＳＰダイ１００の幾何学的中心からオフセットさせ得る。別の例では、ＷＣＳＰダイの形状が変化するにつれて、撓みの局地的及び全般的変動も、ＷＣＳＰダイ１００のＮＳＰをその幾何学的中心からオフセットさせ得る。
本明細書において用いられるような、ＮＳＰまでの距離は、ＮＳＰ１０６から特徴の中心までの距離を向ける。重なった及び調整された特徴の場合、ＮＳＰまでの距離は全ての特徴に対し同じであり得る。例えば、ビア及び導体の層を画定する同心の円形又は矩形の特徴のグループなど、一連の同心に重なった形状の場合、特徴の各々に対するＮＳＰまでの距離は、ＮＳＰ１０６からそれらの特徴の幾何学的中心まで測定される。しかし、幾つかの例において、形状が同心状ではない可能性がある。このような場合、特徴の各々に対するＮＳＰまでの距離は、各特徴の幾何学的中心から測定される。しかし、多数の関連する特徴が、一つの層内に形成され得、単一の特徴に関連付けされ得る。例えば、２つ又はそれ以上のビアを、異なる層内の２つのパッドを接続するために用いることができる。このような場合、これらの多数のビアは、単一の特徴を含むと考えられ得るため、ＮＳＰまでの距離がビアの幾何学的中心から測定され得る。
ＵＢＭパッド１０２のＮＳＰまでの全体的な距離１０６は、概して、信頼性に影響を与える主な要因であるが、これが唯一の要因ではない場合がある。例えば、典型的なダイにおいて、ＵＢＭパッド１０８における応力は、概して、ＵＢＭパッド１１０における応力より小さくなる。本発明者らは、ＵＢＭパッド１１０など、ダイの角の一層近くに形成されるＵＢＭパッドに対し、応力が概して更に強められる結果、一層高い故障の尤度となることを見出している。また、この応力は、他の影響に起因してＮＳＰまでの同じ距離を有するＵＢＭパッドに対し更に強められる場合もある。例えば、上述のような機能的回路密度の変動が、放射状応力パターンの局地的変動ともなり得る。別の例では、ＷＣＳＰダイの寸法及び形状の変動もまた、応力の変動となり得る。
図２Ａは、開示される一実施例に従った、その最外ロー及びコラムに沿った第２の誘電体層２２０内に三角形クラックアレストビア２５０を有する例示のＷＣＳＰダイ部（ダイ象限）２００を示す。ＷＣＳＰダイ部２００上に図示される他のビアは従来の円形のビア２４０である。ＷＣＳＰダイ部２００の角に示す特定のクラックアレストビア２５０の一つには２５０’と番号付けられている。三角形のビア形状は、正三角形（即ち、全ての３つの辺が同じ長さを有する）として示されている。
クラックアレストビアの向こうの環は、それぞれ、ＵＢＭパッド２３１、及びＵＢＭパッド２３１の下のＲＤＬパッド２３２を表す。ダイパッド２４２も示されている。ＷＣＳＰダイ部２００に対応するダイの中心が示されており、簡潔にするため、これはこのダイ上のＮＳＰ１０６であると仮定される。ＮＳＰ１０６から三角形クラックアレストビア２５０及び２５０’へのライン２１１が示されている。
これらの三角形クラックアレストビア２５０及び２５０’は、２５１として示すそれらの頂点の１つが、ＮＳＰ１０６から離れて面し、ＮＳＰ１０６から三角形クラックアレストビアへのライン２１１に沿って方向付けられる、又はより一般的にはこのラインからプラスマイナス３０度の範囲であるように、方向付けられることが分かる。頂点２５１のこの方向付けは、クラックアレストビア２５０及び２５０’（及びビア２４０）の各々の下にあるＲＤＬパッド２３２に向かって下へ垂直に伝搬することから形成する第２の誘電体内の低減された数のクラックから横方向に逸れることが分かっている。また、この方向付けは、頂点２５１が、三角形クラックアレストビア２５０の最高応力ポイントにあるようになされる。これは、ＮＳＰ１０６までのその距離が、三角形クラックアレストビア２５０及び２５０’の任意の端部の中で最も長いためである。
図２Ｂは、図２Ａに示すＷＣＳＰダイ部２００の角における三角形クラックアレストビア２５０’の拡大図を示し、三角形クラックアレストビア２５０’は、開示される一実施例に従って、ダイのＮＳＰ１０６から離れて面し且つ、ＮＳＰ１０６から三角形クラックアレストビア２５０’へのラインに沿って、そのラインからプラスマイナス３０度範囲で面するように調整される、その頂点２５１の一つを有する。曲線的ビアコーナー２５４が示されている。本明細書において用いられるような、「曲線的コーナー」は、少なくとも３０度の中心角に対する、三角形のビアの隣接する辺を接続する曲線的輪郭と定義される。発明者らは、曲線的コーナーが、尖った領域により生成される応力に比べて低減された応力集中により、クラックを更に低減することを見出している。
例示の三角形クラックアレストビア２５０は更に、従来の円形のビアに比べてＲＤＬとＵＢＭとの間の一層多い第２の誘電体に起因して第２の誘電体クラック／クラックの発生率／密度及び寸法の低減を提供する。開示される三角形クラックアレストビア２５０は、全ビア面積を、同じ半径を有する従来の円形のビアに比べて約４０％低減させ得、その結果、従来の円形のビアに比べて最大で約４０％多い誘電体材料を提供し得、これは、ボンディングコネクタ（例えば、はんだボール）とＲＤＬパッドとの間にある一層多い第２の誘電体材料に起因して全応力プロファイルを著しく低下させる。
図３は、開示される一実施例に従ったクラックアレストビアを有する例示のＩＣデバイス３００の断面図の一部を示す。ＩＣデバイス３００は、図示されたノード３０８を備えた複数のＩ／Ｏノードと、複数のＩ／Ｏノードに結合される複数のダイパッド３０２とを含む能動回路要素３０９を含む上面３０４を有する基板３０５を含む。第１の誘電体層３０６が、ダイパッド３０２の上の第１の誘電体ビア３１２を含む。ＲＤＬ３１４が、パッド３１６に接するダイパッド、ＲＤＬトレース３１８を含むＲＤＬトレース、及びＲＤＬトレース３１８により第１の誘電体ビア３１２の上のダイパッド３０２に結合されて図示されるＲＤＬ捕捉パッド３１９を備えた複数のＲＤＬ捕捉パッドを含む。第２の誘電体層３２０が、ＲＤＬパッド３１９を含む複数のＲＤＬ捕捉パッドの上の第２の誘電体ビア３２２を含む。第２の誘電体ビア３２２が、図２Ａ及び図２Ｂに示す三角形クラックアレストビア２５０又は２５０’など、開示されたクラックアレストビアを含んで図示される。
アンダーバンプメタライゼーション（ＵＢＭ）パッド３２４が、第２の誘電体ビア３２２の上のＲＤＬパッド３１９を含む複数のＲＤＬ捕捉パッドに結合される。はんだボールとして示す金属ボンディングコネクタ３２６が、ＵＢＭパッド３２４上にある。ボンディングコネクタ３２６がはんだボールとして示されているが、開示される実施例のボンディングコネクタは、ピラー（例えば銅ピラー）、基板貫通ビア、及びスタッド（例えば、金スタッド）など、他のボンディングコネクタを含み得る。一実施例において第１の誘電体層及び第２の誘電体層はいずれも、ポリイミド又はベンゾシクロブテン（ＢＣＢ）を含み、ＲＤＬは銅を含む。図３に示すカバー誘電体フィルム３２７が、第２の誘電体層３２０の上に形成され得る。
図４は、開示される実施例に従って、従来の円形のビアに比べた、開示されるクラックアレストビアを有するＷＣＳＰダイに対するＢＬＲ改善の証拠となるＴＣ性能の経験的結果を示す。ＴＣテストが、ＦＲ４（有機）基板にボンディングされたＷＣＳＰダイで−４０〜１２５℃で実行された。開示されるクラックアレストは、従来の円形の第２の誘電体ビアを含む従来のＷＣＳＰダイに比べて、５％故障率に基づいてＢＬＲ−ＴＣ性能（有機基板上のＷＣＳＰダイ）の１７７％の改善を提供することが分かる。
ウエハ半導体基板上に形成される能動回路要素は、一般的に、トランジスタ、ダイオード、コンデンサ、及びレジスタだけでなく、信号ライン及びこれらの種々の回路要素を相互接続する他の電気的導体を含む回路要素を含む。開示される実施例は、種々のデバイス及び関連する製品を形成するための種々のプロセスフローに統合することができる。半導体基板は、その中の種々の要素及び／又はその上の層を含み得る。これらは、障壁層、他の誘電体層、デバイス構造、或いは、ソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含む能動要素及び受動要素を含み得る。また、バイポーラ、ＣＭＯＳ、ＢｉＣＭＯＳ及びＭＥＭＳを含む種々のプロセスにおいて、開示された実施例を用いることができる。
本発明に関連する技術に習熟した者であれば、他の多くの実施例及び変形が本発明の特許請求の範囲内で成され得ること、及び本発明の特許請求の範囲から逸脱することなく、更なる付加、削除、代替、変形が成され得ることが分かるであろう。

Claims (9)

  1. 集積回路（ＩＣ）デバイスであって、
    複数の入力／出力（Ｉ／Ｏ）ノードと、前記複数のＩ／Ｏノードに結合される複数のダイパッドとを含む能動回路要素を含む上面を有する基板と、
    前記複数のダイパッドの上の第１の誘電体ビアを含む第１の誘電体層と、
    前記第１の誘電体ビアの上の前記複数のダイパッドに結合される複数のＲＤＬ捕捉パッドを含むリダイレクト層（ＲＤＬ）と、
    前記複数のＲＤＬ捕捉パッドの上の第２の誘電体ビアを含む第２の誘電体層であって、前記第２の誘電体ビアの少なくとも１つがクラックアレストビアであり、前記クラックアレストビアが、前記ＩＣデバイスのニュートラル応力ポイントから離れて面する頂点を含むビア形状を有し、前記頂点が、前記ニュートラル応力ポイントから前記クラックアレストビアへのラインに沿って前記ラインからプラスマイナス３０度の範囲で面するように方向付けられる、前記第２の誘電体層と、
    前記第２の誘電体ビアの上の前記複数のＲＤＬ捕捉パッドに結合されるアンダーバンプメタライゼーション（ＵＢＭ）パッドと、
    前記ＵＢＭパッド上の金属ボンディングコネクタと、
    を含む、ＩＣデバイス。
  2. 請求項１に記載のＩＣデバイスであって、
    前記頂点が、前記ラインからプラスマイナス１５度の範囲で面するように方向付けられる、ＩＣデバイス。
  3. 請求項１に記載のＩＣデバイスであって、
    前記クラックアレストビアのための前記ビア形状が曲線的コーナーを含む三角形である、ＩＣデバイス。
  4. 請求項１に記載のＩＣデバイスであって、
    前記少なくとも一つのクラックアレストビアが、前記ＩＣデバイスの最外周ロー及びコラムに沿った前記第２の誘電体ビアの全てに対し提供される複数のクラックアレストビアを含む、ＩＣデバイス。
  5. 請求項１に記載のＩＣデバイスであって、
    前記金属ボンディングコネクタがはんだボールを含む、ＩＣデバイス。
  6. 請求項１に記載のＩＣデバイスであって、
    前記第１の誘電体層と前記第２の誘電体層とがいずれも、ポリイミド又はベンゾシクロブテン（ＢＣＢ）を含み、前記ＲＤＬが銅を含む、ＩＣデバイス。
  7. 請求項１に記載のＩＣデバイスであって、
    前記ＩＣデバイスがウエハチップスケールパッケージ（ＷＣＳＰ）を含む、ＩＣデバイス。
  8. 集積回路（ＩＣ）デバイスであって、
    複数の入力／出力（Ｉ／Ｏ）ノードと、前記複数のＩ／Ｏノードに結合される複数のダイパッドとを含む能動回路要素を含む上面を有する基板と、
    前記複数のダイパッドの上の第１の誘電体ビアを含む第１の誘電体層と、
    前記第１の誘電体ビアの上の前記複数のダイパッドに結合される複数のＲＤＬ捕捉パッドを含むリダイレクト層（ＲＤＬ）と、
    前記複数のＲＤＬ捕捉パッドの上の第２の誘電体ビアを含む第２の誘電体層であって、前記第２の誘電体ビアの少なくとも１つがクラックアレストビアであり、前記クラックアレストビアが、前記ＩＣデバイスのニュートラル応力ポイントから離れて面する頂点を含むビア形状を有し、前記頂点が、前記ニュートラル応力ポイントから前記クラックアレストビアへのラインに沿って前記ラインからプラスマイナス１５度の範囲で面するように方向付けられる、前記第２の誘電体層と、
    前記第２の誘電体ビアの上の前記複数のＲＤＬ捕捉パッドに結合されるアンダーバンプメタライゼーション（ＵＢＭ）パッドと、
    前記ＵＢＭパッド上の金属ボンディングコネクタと、
    を含み、
    前記クラックアレストビアのための前記ビア形状が、曲線的コーナーを含む三角形であり、
    前記少なくとも一つのクラックアレストビアが、前記ＩＣデバイスの最外周ロー及びコラムに沿った前記第２の誘電体ビアの全てに対し提供される複数のクラックアレストビアを含む、ＩＣデバイス。
  9. 集積回路（ＩＣ）デバイスを形成する方法であって、
    複数のＩＣダイを含む頂部半導体表面を有するウエハを提供することであって、前記ＩＣダイが、複数の入力／出力（Ｉ／Ｏ）ノードと、前記複数のＩ／Ｏノードに結合される複数のダイパッドとを含む能動回路要素を含む、前記ウエハを提供することと、
    前記複数のダイパッドの上の第１の誘電体ビアを含む第１の誘電体層を形成することと、
    前記複数の第１の誘電体ビアの上の前記複数のダイパッドに結合される前記第１の誘電体層上に複数のＲＤＬ捕捉パッドを含むリダイレクト層（ＲＤＬ）を形成することと、
    前記複数のＲＤＬ捕捉パッドの上の第２の誘電体ビアを含む第２の誘電体層を形成することであって、前記第２の誘電体ビアの少なくとも１つがクラックアレストビアであり、前記クラックアレストビアが、前記ＩＣダイのニュートラル応力ポイントから離れて面する頂点を含むビア形状を有し、前記頂点が、前記ニュートラル応力ポイントから前記クラックアレストビアへのラインに沿って前記ラインからプラスマイナス３０度の範囲に面するように方向付けられる、前記第２の誘電体層を形成することと、
    前記複数のＲＤＬ捕捉パッドの各々の上の前記第２の誘電体ビアの上にアンダーバンプメタライゼーション（ＵＢＭ）パッドを形成することと、
    前記ＵＢＭパッド上に金属ボンディングコネクタを形成することと、
    を含む、方法。
JP2013536926A 2010-11-01 2011-11-01 Ｉｃデバイスのクラックアレストビア Active JP6008431B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/917,144 2010-11-01
US12/917,144 US8304867B2 (en) 2010-11-01 2010-11-01 Crack arrest vias for IC devices
PCT/US2011/058779 WO2012061381A2 (en) 2010-11-01 2011-11-01 Crack arrest vias for ic devices

Publications (3)

Publication Number Publication Date
JP2013543272A JP2013543272A (ja) 2013-11-28
JP2013543272A5 JP2013543272A5 (ja) 2014-12-04
JP6008431B2 true JP6008431B2 (ja) 2016-10-19

Family

ID=45995781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013536926A Active JP6008431B2 (ja) 2010-11-01 2011-11-01 Ｉｃデバイスのクラックアレストビア

Country Status (4)

Country Link
US (1) US8304867B2 (ja)
JP (1) JP6008431B2 (ja)
CN (1) CN103222050B (ja)
WO (1) WO2012061381A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569886B2 (en) 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
US9412689B2 (en) * 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
US9048149B2 (en) * 2013-07-12 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-alignment structure for wafer level chip scale package
JP6253439B2 (ja) * 2014-02-17 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
KR102109569B1 (ko) 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
CN106898589B (zh) 2015-12-18 2020-03-17 联华电子股份有限公司 集成电路
JP6672820B2 (ja) * 2016-01-18 2020-03-25 株式会社村田製作所 電子部品
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
KR102028715B1 (ko) * 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
US20190385962A1 (en) * 2018-06-15 2019-12-19 Texas Instruments Incorporated Semiconductor structure and method for wafer scale chip package
KR102073295B1 (ko) 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
US11063146B2 (en) 2019-01-10 2021-07-13 Texas Instruments Incorporated Back-to-back power field-effect transistors with associated current sensors
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10825789B1 (en) 2019-08-26 2020-11-03 Nxp B.V. Underbump metallization dimension variation with improved reliability
KR20220056309A (ko) * 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지
US11308257B1 (en) * 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots
US11862576B2 (en) * 2021-10-28 2024-01-02 Texas Instruments Incorporated IC having electrically isolated warpage prevention structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
KR100306842B1 (ko) 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3989152B2 (ja) * 2000-02-08 2007-10-10 株式会社リコー 半導体装置パッケージ
JP2003243569A (ja) * 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
TWI268564B (en) * 2005-04-11 2006-12-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
KR100804392B1 (ko) 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR100790527B1 (ko) 2006-07-27 2008-01-02 주식회사 네패스 웨이퍼레벨 패키지 및 그 제조 방법
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
US20090278263A1 (en) 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
CN101587873A (zh) * 2008-05-21 2009-11-25 福葆电子股份有限公司 降低应力的介电层结构及其制造方法
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
JP2010092930A (ja) * 2008-10-03 2010-04-22 Fujikura Ltd 半導体装置およびその製造方法
KR20100093357A (ko) 2009-02-16 2010-08-25 삼성전자주식회사 웨이퍼 레벨 칩스케일 패키지
US8084871B2 (en) * 2009-11-10 2011-12-27 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging

Also Published As

Publication number Publication date
US20120104604A1 (en) 2012-05-03
CN103222050A (zh) 2013-07-24
US8304867B2 (en) 2012-11-06
CN103222050B (zh) 2016-03-02
JP2013543272A (ja) 2013-11-28
WO2012061381A2 (en) 2012-05-10
WO2012061381A8 (en) 2014-12-04
WO2012061381A3 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
JP6008431B2 (ja) Ｉｃデバイスのクラックアレストビア
US10037955B2 (en) Packaging devices and methods of manufacture thereof
US11195804B2 (en) Semiconductor structure
US8912668B2 (en) Electrical connections for chip scale packaging
US9209140B2 (en) Semiconductor devices and methods of manufacture thereof
TWI710085B (zh) 半導體結構及其製造方法
US8269348B2 (en) IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US20080088019A1 (en) Structure and manufacturing method of a chip scale package
US9240387B2 (en) Wafer-level chip scale package with re-workable underfill
US8110922B2 (en) Wafer level semiconductor module and method for manufacturing the same
TW201535596A (zh) 堆疊式封裝裝置與其形成方法
TW201503303A (zh) 半導體裝置
TW201735197A (zh) 半導體結構及其製造方法
US9502364B2 (en) Semiconductor package and method of forming the same
US20130075907A1 (en) Interconnection Between Integrated Circuit and Package
US20090212428A1 (en) Re-distribution conductive line structure and the method of forming the same
US8901754B2 (en) Semiconductor device and manufacturing method thereof
KR100858242B1 (ko) 재배선 구조를 포함하는 반도체 소자 및 그 형성 방법
KR20140041871A (ko) 열 응력의 감소를 위해 필러와 다이 패드 사이의 패터닝된 구조를 이용하여 형성되거나 다이 상의 위치에 의존하는 배향 또는 지오메트리를 갖는 컴플리안트 상호접속부 필러
US9059004B2 (en) Method for chip scale package and package structure thereof
US20120329263A1 (en) Method of forming a bond pad design for improved routing and reduced package stress
TWI548052B (zh) 半導體中介板及封裝結構
JP2010050283A (ja) ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
TWI612632B (zh) 封裝結構、晶片結構及其製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6008431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250