JP6672820B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP6672820B2 JP6672820B2 JP2016006900A JP2016006900A JP6672820B2 JP 6672820 B2 JP6672820 B2 JP 6672820B2 JP 2016006900 A JP2016006900 A JP 2016006900A JP 2016006900 A JP2016006900 A JP 2016006900A JP 6672820 B2 JP6672820 B2 JP 6672820B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin layer
- substrate
- electronic component
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Description
この発明に係る電子部品の実施形態である電子部品100について、図1および図2を用いて説明する。ここでは、電子部品100の例として、ESD保護デバイスを取り上げる。
この発明に係る電子部品の実施形態の変形例である電子部品100Aについて、図3を用いて説明する。電子部品100Aの例として、電子部品100と同様にESD保護デバイスを取り上げる。
次に、この発明を実験例に基づいて具体的に説明する。この実験例では、2端子の電子部品における一方の端子電極に着目して評価が行なわれた。すなわち、連結部の形状、ならびに前述した比率MaXおよび比率MaYの違いによる熱衝撃試験の結果の違いが調べられた。なお、他方の端子電極についても同様の結果が得られるものと考えられるため、他方の端子電極についての評価は割愛した。
1 基板
2 機能部
3 樹脂層
3a 第1の樹脂層
3b 第2の樹脂層
4 機能素子
5a、5b 回路部
5a1、5b1 第1の電極
5a2、5b2 配線部
6a、6b 端子電極
6a1、6b1 第2の電極
6a2、6b2 連結部
7 保護層
7a 第1の保護層
7b 第2の保護層
A1a、A1b 第1の貫通孔
A2a、A2b 第2の貫通孔
MaX、MaX 第2の電極の平面図形の短軸の長さを分母とし、連結部の平面図形の短軸の長さを分子としたときの比率
MaY、MaY 第2の電極の平面図形の長軸の長さを分母とし、連結部の平面図形の長軸の長さを分子としたときの比率
Xa1、Xb1 第2の電極の平面図形の短軸の長さ
Xa2、Xb2 連結部の平面図形の短軸の長さ
Ya1、Yb1 第2の電極の平面図形の長軸の長さ
Ya2、Yb2 連結部の平面図形の長軸の長さ
Claims (8)
- 基板と、機能部と、樹脂層とを備えた電子部品であって、
前記機能部は、機能素子と、回路部と、端子電極とを含み、前記回路部および前記端子電極が前記基板の一方主面上に配置されており、
前記回路部は、第1の電極と、前記機能素子と前記第1の電極とに接続された配線部とを含み、
前記端子電極は、第2の電極と、前記第1の電極と前記第2の電極とに接続された連結部とを含み、
前記樹脂層は、第1の樹脂層を含み、
前記第1の樹脂層は、前記基板の一方主面上に配置され、かつ第1の貫通孔を有しており、
前記第2の電極は、前記基板の一方主面側から見たときの平面図形が、矩形状または角部が円弧となっている矩形状であり、かつ前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置されており、
前記連結部は、前記基板の一方主面側から見たときの平面図形が、角部が円弧となっている矩形状であり、かつ前記第1の貫通孔内に配置されており、
前記第2の電極の前記平面図形の短軸の長さを分母とし、前記連結部の前記平面図形の短軸の長さを分子としたときの比率が1/2ないし1の間にあり、
前記第2の電極の前記平面図形の長軸の長さを分母とし、前記連結部の前記平面図形の長軸の長さを分子としたときの比率が1/2ないし1の間にある、電子部品。 - 前記第2の電極の前記平面図形の短軸の長さを分母とし、前記連結部の前記平面図形の短軸の長さを分子としたときの比率が1/2ないし3/4の間にあり、
前記第2の電極の前記平面図形の長軸の長さを分母とし、前記連結部の前記平面図形の長軸の長さを分子としたときの比率が1/2ないし3/4の間にある、請求項1に記載の電子部品。 - 前記樹脂層は、第2の樹脂層をさらに含み、
前記第2の樹脂層は、前記第1の樹脂層の前記基板の一方主面と対向していない表面側に配置され、かつ第2の貫通孔を有しており、
前記第2の電極は、前記第2の樹脂層から前記第2の貫通孔を介して一部が露出している、請求項1または請求項2に記載の電子部品。 - 前記第2の電極は、前記基板の一方主面側から見たときの平面図形が、長方形である、請求項1から請求項3のいずれか1項に記載の電子部品。
- 前記連結部における前記角部の前記円弧の半径は、0より大きく、かつ前記連結部の前記平面図形の短軸の長さの半分以下である、請求項1から請求項4のいずれか1項に記載の電子部品。
- 前記連結部は、前記基板の一方主面側から見たときの平面図形が、長円形である、請求項5に記載の電子部品。
- 前記機能素子は、前記基板の一方主面側から見たときに、前記端子電極に重ならない位置に設けられている、請求項1から請求項6のいずれか1項に記載の電子部品。
- 前記機能部は、前記端子電極として第1端子電極と第2端子電極とを含み、
前記機能素子は、前記基板の一方主面側から見たときに、前記第1端子電極と前記第2端子電極との間に設けられている、請求項7に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016006900A JP6672820B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016006900A JP6672820B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017130480A JP2017130480A (ja) | 2017-07-27 |
JP6672820B2 true JP6672820B2 (ja) | 2020-03-25 |
Family
ID=59395786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016006900A Active JP6672820B2 (ja) | 2016-01-18 | 2016-01-18 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6672820B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117223074A (zh) * | 2021-05-10 | 2023-12-12 | 株式会社村田制作所 | 半导体装置 |
CN113594326B (zh) * | 2021-07-29 | 2022-12-20 | 厦门三安光电有限公司 | 一种发光二极管、发光模块及显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217224A (ja) * | 2001-01-17 | 2002-08-02 | Sanyo Electric Co Ltd | バンプ電極構造の形成方法 |
EP1790008A1 (en) * | 2004-08-31 | 2007-05-30 | Koninklijke Philips Electronics N.V. | Chip comprising at least one test contact configuration |
US8227926B2 (en) * | 2009-10-23 | 2012-07-24 | Ati Technologies Ulc | Routing layer for mitigating stress in a semiconductor die |
JP2011129662A (ja) * | 2009-12-17 | 2011-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
US8304867B2 (en) * | 2010-11-01 | 2012-11-06 | Texas Instruments Incorporated | Crack arrest vias for IC devices |
JP5865630B2 (ja) * | 2011-08-23 | 2016-02-17 | 京セラ株式会社 | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
JP5837783B2 (ja) * | 2011-09-08 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP6176817B2 (ja) * | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP6068326B2 (ja) * | 2013-12-27 | 2017-01-25 | 日本電信電話株式会社 | 多層配線用パッド構造の製造方法 |
-
2016
- 2016-01-18 JP JP2016006900A patent/JP6672820B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017130480A (ja) | 2017-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10068873B2 (en) | Method and apparatus for connecting packages onto printed circuit boards | |
TWI710085B (zh) | 半導體結構及其製造方法 | |
TWI485814B (zh) | 半導體裝置及其製造方法 | |
US7772698B2 (en) | Package structure for integrated circuit device | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
US20150061116A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6672820B2 (ja) | 電子部品 | |
KR20200035197A (ko) | 반도체 장치 및 그 제조 방법 | |
TW201801269A (zh) | 積體電路上的導電端子 | |
US8847391B2 (en) | Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking | |
JP2012243984A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100805503B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기 | |
US9087843B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor element | |
US20140097542A1 (en) | Flip packaging device | |
US8802556B2 (en) | Barrier layer on bump and non-wettable coating on trace | |
JP6668771B2 (ja) | 電子部品 | |
JP2016208036A (ja) | 配線基板 | |
US20190096837A1 (en) | Method for preparing a semiconductor structure | |
JP5407307B2 (ja) | 半導体装置 | |
WO2012124539A1 (ja) | 電子部品およびその製造方法 | |
US11127705B2 (en) | Semiconductor structure and manufacturing method thereof | |
US7176581B2 (en) | Semiconductor device having conductive bumps, method of manufacturing thereof, circuit board and electronic apparatus | |
US10847317B2 (en) | Electronic component | |
US20140175658A1 (en) | Anchoring a trace on a substrate to reduce peeling of the trace | |
JP6219695B2 (ja) | 配線基板およびそれを備えた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6672820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |