JP2002217224A - バンプ電極構造の形成方法 - Google Patents
バンプ電極構造の形成方法Info
- Publication number
- JP2002217224A JP2002217224A JP2001009364A JP2001009364A JP2002217224A JP 2002217224 A JP2002217224 A JP 2002217224A JP 2001009364 A JP2001009364 A JP 2001009364A JP 2001009364 A JP2001009364 A JP 2001009364A JP 2002217224 A JP2002217224 A JP 2002217224A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- bump electrode
- protective film
- electrode structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】バンプ電極構造を有する集積回路チップを実装
する際に、せん断応力に起因したクラックＣＫ不良を防
止する。 【解決手段】集積回路チップ上に形成された接続用電極
２と、この接続用電極２の周辺部を被覆すると共に中央
部に開口部Ｈが設けられた保護膜３と、この開口部Ｈに
おいて露出された接続用電極２上に形成されたバンプ電
極６と、を具備するバンプ電極構造の形成方法におい
て、フォトリソグラフィー法により保護膜３の開口部Ｈ
を形成する際に、開口部Ｈの角部ＫＤを円弧状のマスク
パターン形状を有するフォトマスクを用いる。
する際に、せん断応力に起因したクラックＣＫ不良を防
止する。 【解決手段】集積回路チップ上に形成された接続用電極
２と、この接続用電極２の周辺部を被覆すると共に中央
部に開口部Ｈが設けられた保護膜３と、この開口部Ｈに
おいて露出された接続用電極２上に形成されたバンプ電
極６と、を具備するバンプ電極構造の形成方法におい
て、フォトリソグラフィー法により保護膜３の開口部Ｈ
を形成する際に、開口部Ｈの角部ＫＤを円弧状のマスク
パターン形状を有するフォトマスクを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプ電極構造の
形成方法に関する。
形成方法に関する。
【０００２】
【従来の技術】高密度実装技術の一つとして金バンプ電
極構造が知られている。図８に金バンプ電極構造の一例
を示す。図８（Ａ）は金バンプ電極構造の平面図、図８
（Ｂ）は図８（Ａ）におけるＸ−Ｘ線断面図である。
極構造が知られている。図８に金バンプ電極構造の一例
を示す。図８（Ａ）は金バンプ電極構造の平面図、図８
（Ｂ）は図８（Ａ）におけるＸ−Ｘ線断面図である。
【０００３】所望の半導体集積回路（不図示）が形成さ
れた集積回路チップ１（シリコン基板等）上に半導体集
積回路と外部接続端子（不図示）との接続を担うＡｌ薄
膜から成る接続用電極（パッド電極とも呼ばれる）２が
形成されている。接続用電極２は通常、正方形の形状を
呈している。
れた集積回路チップ１（シリコン基板等）上に半導体集
積回路と外部接続端子（不図示）との接続を担うＡｌ薄
膜から成る接続用電極（パッド電極とも呼ばれる）２が
形成されている。接続用電極２は通常、正方形の形状を
呈している。
【０００４】集積回路チップ１及び接続用電極２の周辺
部はシリコン窒化膜（Si3N4膜）等から成る保護膜３に
よって被覆されている。接続用電極２の中央部について
は保護膜３は部分的に除去される結果、開口部Ｈが設け
られている。この開口部Ｈにおいて露出された接続用電
極２にバリアメタル層４を介して、金バンプ電極６が形
成されている。
部はシリコン窒化膜（Si3N4膜）等から成る保護膜３に
よって被覆されている。接続用電極２の中央部について
は保護膜３は部分的に除去される結果、開口部Ｈが設け
られている。この開口部Ｈにおいて露出された接続用電
極２にバリアメタル層４を介して、金バンプ電極６が形
成されている。
【０００５】上述した金バンプ電極構造は集積回路チッ
プ１上に複数設けられ、この集積回路チップ１は金バン
プ電極６がプリント基板上の所定の配線上に圧着される
ことにより高密度の実装構造が可能となる。
プ１上に複数設けられ、この集積回路チップ１は金バン
プ電極６がプリント基板上の所定の配線上に圧着される
ことにより高密度の実装構造が可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た金バンプ電極構造を有する集積回路チップ１をプリン
ト基板上に実装した状態で、図８（Ａ）に示すように、
開口部Ｈの角部ＫＤにおいて、保護膜３にクラックＣＫ
が発生した。そしてクラックＣＫが発生する結果、耐湿
性の劣化等の信頼性不良を招くおそれがあった。
た金バンプ電極構造を有する集積回路チップ１をプリン
ト基板上に実装した状態で、図８（Ａ）に示すように、
開口部Ｈの角部ＫＤにおいて、保護膜３にクラックＣＫ
が発生した。そしてクラックＣＫが発生する結果、耐湿
性の劣化等の信頼性不良を招くおそれがあった。
【０００７】そこで本発明は、開口部Ｈの角部ＫＤにお
いて、保護膜３にクラックＣＫが発生するのを防止し、
金バンプ電極構造の信頼性を向上させることを目的とす
る。
いて、保護膜３にクラックＣＫが発生するのを防止し、
金バンプ電極構造の信頼性を向上させることを目的とす
る。
【０００８】
【課題を解決するための手段】本発明者は、その原因を
究明すべく、図８（Ｂ）に示すように、金バンプ電極６
の側面からせん断応力ＦSを加えるせん断応力試験を行
った。その結果、開口部Ｈの角部ＫＤにおいて、保護膜
３に同様のクラックＣＫが発生した。これにより、実装
状態において金バンプ電極６に加わるせん断応力ＦS
が、開口部Ｈの角部ＫＤに集中し、保護膜３にクラック
ＣＫが生じることが推定された。
究明すべく、図８（Ｂ）に示すように、金バンプ電極６
の側面からせん断応力ＦSを加えるせん断応力試験を行
った。その結果、開口部Ｈの角部ＫＤにおいて、保護膜
３に同様のクラックＣＫが発生した。これにより、実装
状態において金バンプ電極６に加わるせん断応力ＦS
が、開口部Ｈの角部ＫＤに集中し、保護膜３にクラック
ＣＫが生じることが推定された。
【０００９】そこで、本発明者はこの問題を解決するた
めに、保護膜３の開口部Ｈの角部ＫＤを丸みの帯びた形
状にすることにより、この部分における保護膜３への応
力集中を緩和することを検討した。
めに、保護膜３の開口部Ｈの角部ＫＤを丸みの帯びた形
状にすることにより、この部分における保護膜３への応
力集中を緩和することを検討した。
【００１０】従来、保護膜３に開口部Ｈを形成するため
のマスクパターンは正方形若しくは長方形の形状を呈し
ていたが、開口部Ｈの角部ＫＤを丸みを帯びた形状にす
る方法として、まずマスクパターン上で開口部Ｈの角部
を直線的に落とすことを試みたが、クラックＣＫ不良を
防止するには十分でないことが実験的に明らかとなっ
た。そこで、次にマスクパターン上で開口部Ｈの角部を
円弧状の形状にした結果、せん断応力に起因したクラッ
クＣＫ不良が完全に防止されることがわかった。
のマスクパターンは正方形若しくは長方形の形状を呈し
ていたが、開口部Ｈの角部ＫＤを丸みを帯びた形状にす
る方法として、まずマスクパターン上で開口部Ｈの角部
を直線的に落とすことを試みたが、クラックＣＫ不良を
防止するには十分でないことが実験的に明らかとなっ
た。そこで、次にマスクパターン上で開口部Ｈの角部を
円弧状の形状にした結果、せん断応力に起因したクラッ
クＣＫ不良が完全に防止されることがわかった。
【００１１】すなわち、本発明の要点は、接続用電極上
の保護膜３に、フォトリソグラフィー法により開口部Ｈ
を形成する際に、開口部Ｈの角部を円弧状の形状とした
フォトマスクを用いることである。
の保護膜３に、フォトリソグラフィー法により開口部Ｈ
を形成する際に、開口部Ｈの角部を円弧状の形状とした
フォトマスクを用いることである。
【００１２】
【発明の実施の形態】図１〜図６は本発明のバンプ電極
構造の形成方法を示す断面図である。また、図７は、本
発明のバンプ電極構造の形成方法を示す平面図である。
構造の形成方法を示す断面図である。また、図７は、本
発明のバンプ電極構造の形成方法を示す平面図である。
【００１３】以下、工程の順に金バンプ電極構造の形成
方法を説明する。図１に示すように、所望の集積回路
（例えばＬＣＤドライバー）が形成された集積回路チッ
プ１上にＡｌから成る接続用電極２（パッド電極とも呼
ばれる）を形成する。接続用電極２の厚さは約１μｍで
ある。次に、ＣＶＤ法によりシリコン窒化膜（Si3N4
膜）から成る保護膜３を全面に形成する。保護膜３の厚
さは０．８μｍ〜１μｍ程度が適当である。ここで、シ
リコン窒化膜（Si3N4膜）の代わりに、シリコン窒化膜
（Si3N4膜）とシリコン酸化膜（SiO2膜）の積層膜を形
成してもよい。
方法を説明する。図１に示すように、所望の集積回路
（例えばＬＣＤドライバー）が形成された集積回路チッ
プ１上にＡｌから成る接続用電極２（パッド電極とも呼
ばれる）を形成する。接続用電極２の厚さは約１μｍで
ある。次に、ＣＶＤ法によりシリコン窒化膜（Si3N4
膜）から成る保護膜３を全面に形成する。保護膜３の厚
さは０．８μｍ〜１μｍ程度が適当である。ここで、シ
リコン窒化膜（Si3N4膜）の代わりに、シリコン窒化膜
（Si3N4膜）とシリコン酸化膜（SiO2膜）の積層膜を形
成してもよい。
【００１４】そして、フォトリソグラフィ法により、保
護膜３の中央部に開口部Ｈを形成する。すなわち、保護
膜３上にフォトレジスト（不図示）を塗布形成し、開口
部に対応したマスクパターンを有するフォトマスクを用
いて当該フォトレジストを露光及び現像することによ
り、フォトレジストに開口部を形成する。そして、当該
フォトレジストをマスクとしてドライエッチングを施
し、保護膜３をエッチングし、開口部Ｈを形成する。
護膜３の中央部に開口部Ｈを形成する。すなわち、保護
膜３上にフォトレジスト（不図示）を塗布形成し、開口
部に対応したマスクパターンを有するフォトマスクを用
いて当該フォトレジストを露光及び現像することによ
り、フォトレジストに開口部を形成する。そして、当該
フォトレジストをマスクとしてドライエッチングを施
し、保護膜３をエッチングし、開口部Ｈを形成する。
【００１５】このとき、図７（Ｂ）に示すように、フォ
トマスク上において開口部Ｈの角部ＨＤは円弧状のマス
クパターン形状１０に加工されている。マスクパターン
形状１０はガラス基板上に形成されたクロム薄膜を電子
ビームにより加工することにより形成されるため、実際
には円弧に沿った０．１μｍ〜０．２μｍステップの階
段形状となっている。そして、フォトレジストの露光及
び現像後、角部ＫＤにおけるフォトレジスト形状１１は
滑らかな円弧状の形状となる。
トマスク上において開口部Ｈの角部ＨＤは円弧状のマス
クパターン形状１０に加工されている。マスクパターン
形状１０はガラス基板上に形成されたクロム薄膜を電子
ビームにより加工することにより形成されるため、実際
には円弧に沿った０．１μｍ〜０．２μｍステップの階
段形状となっている。そして、フォトレジストの露光及
び現像後、角部ＫＤにおけるフォトレジスト形状１１は
滑らかな円弧状の形状となる。
【００１６】こうして、このフォトレジストをマスクと
して保護膜３に対してドライエッチングを施し開口部Ｈ
を形成すると、その開口部Ｈの角部の形状は図７（Ａ）
に示すように、円弧状の形状に加工される。このときの
ドライエッチングの条件は、保護膜３がシリコン窒化膜
から成る場合は、CF4+02ガスを用いた化学的ドライエッ
チング（Chemical Dry Etching）を用いることが適当で
ある。また、保護膜３がシリコン窒化膜（Si3N4膜）と
シリコン酸化膜（SiO2膜）の積層膜から成る場合、CHF3
+02ガスを用いた反応性イオンエッチング（Reactive Io
n Etching）を用いることが適当である。このドライエ
ッチング後、フォトレジストは除去される。
して保護膜３に対してドライエッチングを施し開口部Ｈ
を形成すると、その開口部Ｈの角部の形状は図７（Ａ）
に示すように、円弧状の形状に加工される。このときの
ドライエッチングの条件は、保護膜３がシリコン窒化膜
から成る場合は、CF4+02ガスを用いた化学的ドライエッ
チング（Chemical Dry Etching）を用いることが適当で
ある。また、保護膜３がシリコン窒化膜（Si3N4膜）と
シリコン酸化膜（SiO2膜）の積層膜から成る場合、CHF3
+02ガスを用いた反応性イオンエッチング（Reactive Io
n Etching）を用いることが適当である。このドライエ
ッチング後、フォトレジストは除去される。
【００１７】次に、図２に示すように、全面にメッキ電
極４を形成する。このメッキ電極４は後の工程で金バン
プ電極下に位置するため、ＵＢＭ（Under Bump Metal）
とも呼ばれる。このメッキ電極４は、例えばチタンタン
グステン合金（TiW）、金（Au）を順次スパッタして成
る、Au/ TiW層である。ここで、上層のAu層の厚さは１
００ｎｍ〜２００ｎｍ、下層のTiW層は２００ｎｍ程度
が適当である。次に、図３に示すように、メッキ電極４
上にフォトレジスト５を塗布し、所定の露光現像を行う
ことにより、金バンプ電極形成領域にフォトレジスト５
の開口部を設ける。ここで、フォトレジストとしては、
膜厚２５μｍ〜３２μｍのネガレジストを用いることが
適当である。そして、図４に示すように、電解メッキ法
により、フォトレジスト５の開口部に露出されたメッキ
電極４上に金バンプ電極６を形成する。このとき、金バ
ンプ電極６の高さは１５μｍ程度が適当である。次に、
図５に示すように、フォトレジスト５を除去する。次
に、図６に示すように、金バンプ電極６をマスクとした
薬品処理によって不要部分のメッキ電極４を除去する。
ここで、メッキ電極４の上層のAu層をエッチングするた
めには王水、下層のTiW層をエッチングするためには過
酸化水素水H2O2が用いられる。これにより、メッキ電極
４は金バンプ電極６の下にのみ残存し、文字通りＵＢＭ
（Under Bump Metal）となる。ＵＢＭはバリアメタル層
として機能する。このようにして形成された金バンプ電
極構造に対して、本発明者がせん断応力試験を行ったと
ころ、せん断応力を加えることにより金バンプ電極６の
剥離が先に生じ、保護膜３にクラックＣＫが発生しない
ことが確認された。
極４を形成する。このメッキ電極４は後の工程で金バン
プ電極下に位置するため、ＵＢＭ（Under Bump Metal）
とも呼ばれる。このメッキ電極４は、例えばチタンタン
グステン合金（TiW）、金（Au）を順次スパッタして成
る、Au/ TiW層である。ここで、上層のAu層の厚さは１
００ｎｍ〜２００ｎｍ、下層のTiW層は２００ｎｍ程度
が適当である。次に、図３に示すように、メッキ電極４
上にフォトレジスト５を塗布し、所定の露光現像を行う
ことにより、金バンプ電極形成領域にフォトレジスト５
の開口部を設ける。ここで、フォトレジストとしては、
膜厚２５μｍ〜３２μｍのネガレジストを用いることが
適当である。そして、図４に示すように、電解メッキ法
により、フォトレジスト５の開口部に露出されたメッキ
電極４上に金バンプ電極６を形成する。このとき、金バ
ンプ電極６の高さは１５μｍ程度が適当である。次に、
図５に示すように、フォトレジスト５を除去する。次
に、図６に示すように、金バンプ電極６をマスクとした
薬品処理によって不要部分のメッキ電極４を除去する。
ここで、メッキ電極４の上層のAu層をエッチングするた
めには王水、下層のTiW層をエッチングするためには過
酸化水素水H2O2が用いられる。これにより、メッキ電極
４は金バンプ電極６の下にのみ残存し、文字通りＵＢＭ
（Under Bump Metal）となる。ＵＢＭはバリアメタル層
として機能する。このようにして形成された金バンプ電
極構造に対して、本発明者がせん断応力試験を行ったと
ころ、せん断応力を加えることにより金バンプ電極６の
剥離が先に生じ、保護膜３にクラックＣＫが発生しない
ことが確認された。
【００１８】
【発明の効果】本発明によれば、集積回路チップ上に形
成された接続用電極と、この接続用電極の周辺部を被覆
すると共に中央部に開口部が設けられた保護膜と、この
開口部において露出された接続用電極上に形成されたバ
ンプ電極と、を具備するバンプ電極構造の形成方法にお
いて、フォトリソグラフィー法により前記保護膜の開口
部を形成する際に、開口部の角部を円弧状のマスクパタ
ーン形状を有するフォトマスクを用いているので、当該
バンプ電極構造を有する集積回路チップを実装する際
に、せん断応力に起因したクラックＣＫ不良を防止する
ことが可能となる。
成された接続用電極と、この接続用電極の周辺部を被覆
すると共に中央部に開口部が設けられた保護膜と、この
開口部において露出された接続用電極上に形成されたバ
ンプ電極と、を具備するバンプ電極構造の形成方法にお
いて、フォトリソグラフィー法により前記保護膜の開口
部を形成する際に、開口部の角部を円弧状のマスクパタ
ーン形状を有するフォトマスクを用いているので、当該
バンプ電極構造を有する集積回路チップを実装する際
に、せん断応力に起因したクラックＣＫ不良を防止する
ことが可能となる。
【図１】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図２】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図３】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図４】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図５】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図６】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図７】本発明の実施の形態に係る金バンプ電極構造の
形成方法を示す平面図である。
形成方法を示す平面図である。
【図８】従来例に係る金バンプ電極構造を示す断面図で
ある。
ある。
Claims (1)
- 【請求項１】 集積回路チップ上に形成された接続用電
極と、この接続用電極の周辺部を被覆すると共に中央部
に開口部が設けられた保護膜と、この開口部において露
出された接続用電極上に形成されたバンプ電極と、を具
備するバンプ電極構造の形成方法において、 フォトリソグラフィー法により前記保護膜の開口部を形
成する際に、開口部の角部を円弧状のマスクパターン形
状を有するフォトマスクを用いることにより、保護膜に
クラックが発生することを防止したことを特徴とするバ
ンプ電極構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009364A JP2002217224A (ja) | 2001-01-17 | 2001-01-17 | バンプ電極構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009364A JP2002217224A (ja) | 2001-01-17 | 2001-01-17 | バンプ電極構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217224A true JP2002217224A (ja) | 2002-08-02 |
Family
ID=18876862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009364A Pending JP2002217224A (ja) | 2001-01-17 | 2001-01-17 | バンプ電極構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9152038B2 (en) | 2012-05-29 | 2015-10-06 | Apple Inc. | Photomasks and methods for using same |
| JP2017130480A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社村田製作所 | 電子部品 |
-
2001
- 2001-01-17 JP JP2001009364A patent/JP2002217224A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9152038B2 (en) | 2012-05-29 | 2015-10-06 | Apple Inc. | Photomasks and methods for using same |
| JP2017130480A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社村田製作所 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764007B2 (en) | Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer | |
| JP2001144125A (ja) | 半導体装置および半導体装置の形成方法 | |
| JP4360293B2 (ja) | 半田バンプ電極構造 | |
| JP2006291242A (ja) | 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置 | |
| JP2002217224A (ja) | バンプ電極構造の形成方法 | |
| JPH09199505A (ja) | 半導体装置およびその製造方法 | |
| JP2001176966A (ja) | 半導体装置 | |
| JP3275306B2 (ja) | 半導体装置の製造方法 | |
| JP2003023022A (ja) | バンプ電極の導通試験構造 | |
| JPH0845918A (ja) | 金属層のエッチング方法 | |
| JP2002231748A (ja) | バンプ電極の形成方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP2003318212A (ja) | 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法 | |
| JPH05235003A (ja) | 半田バンプ形成方法およびそのためのマスク | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JP2002217225A (ja) | バンプ電極の形成方法 | |
| KR100620911B1 (ko) | 반도체 소자의 골드 범프 제조방법 | |
| JP2000294585A (ja) | バンプ構造及びその形成方法 | |
| JP2002261110A (ja) | バンプ電極の形成方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JP2000003925A (ja) | 半田バンプ用下地バリア膜を備えた半導体装置及びその製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |