JPH05283412A - 半導体装置,およびその製造方法 - Google Patents

半導体装置,およびその製造方法

Info

Publication number
JPH05283412A
JPH05283412A JP2636392A JP2636392A JPH05283412A JP H05283412 A JPH05283412 A JP H05283412A JP 2636392 A JP2636392 A JP 2636392A JP 2636392 A JP2636392 A JP 2636392A JP H05283412 A JPH05283412 A JP H05283412A
Authority
JP
Japan
Prior art keywords
bump
metal film
electrode pad
resist pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2636392A
Other languages
English (en)
Inventor
Hiroshi Tobimatsu
博 飛松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2636392A priority Critical patent/JPH05283412A/ja
Publication of JPH05283412A publication Critical patent/JPH05283412A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電極パッド上のバンプ下地金属膜に対するバ
ンプの密着強度の低下,電極パッドのエッチング液によ
る腐食などを防止し、かつバンプに対するフィルムキャ
リアのリード端子の電気的接続時の熱的かつ機械的スト
レスの局部的集中を避けて接合強度を高める。 【構成】 電極パッドの表面保護膜によって覆われた周
辺部を含んで設けられるバンプ下地金属膜上に、この周
辺部対応に凸部を有する第1のバンプを設け、かつ第1
のバンプ上の周辺凸部を含まない範囲に、可及的に表面
平坦化して形成される第2のバンプを設けて構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置,および
半導体装置の製造方法に関し、さらに詳しくは、半導体
装置におけるバンプ構造,およびその製造方法の改良に
係るものである。
【0002】
【従来の技術】半導体素子でのパッケージングの一形式
としてのフィルムキャリア方式においては、通常の場
合,当該半導体素子の電極パッドと、フィルムキャリア
のリード端子とが、電極パッド上に形成されたバンプと
呼ばれる突起電極を介して接合される。
【0003】こゝで、従来例による電極パッド上に形成
されたバンプ構造の概要構成を図10に模式的に示し、
また、同上バンプ構造の製造過程を図11ないし図14
に順次模式的に示す。
【0004】すなわち、図10の従来例によるバンプ構
造において、符号11は集積回路を形成した半導体基板
を示し、また、12は前記半導体基板11の半導体素子
(図示省略)上にパターニング形成された回路入,出力
端子としての電極パッド、13は当該電極パッド12の
周辺一部を含んで半導体基板11上にパターニング形成
された表面保護膜であり、さらに、14は前記電極パッ
ド12の露出表面を含んで表面保護膜13上にパターニ
ング形成されたバリアメタルとしてのバンプ下地金属
膜、19は当該バンプ下地金属膜14上にパターニング
形成されたバンプである。
【0005】しかして、上記バンプ構造の製造は、図1
1ないし図14に示されているように、まず、集積回路
(図示省略)が形成されている半導体基板11上での半
導体素子の回路入,出力端子としての集積回路を形成し
た電極パッド12の周辺一部を含む表面保護膜13をパ
ターニング形成して、当該電極パッド12の表面を選択
的に露出させておき、この状態で、これらの上部の全表
面にバリアメタルとしてのバンプ下地金属膜14aを成
膜する(図11)が、通常の場合,当該バンプ下地金属
膜14aについては、電極パッド12,および後のバン
プ19との密着性の高い金属を用いる必要のあることか
ら、多層構造に形成される場合が多く、そして、このバ
ンプ下地金属膜14aは、後工程での電気メッキなどで
形成されるバンプ19のための導電層となる。
【0006】また、前記バンプ下地金属膜14a上に、
写真製版法によってレジストパターン27を形成し(図
12)た後、電気メッキなどにより、このバンプ下地金
属膜14a上に対してバンプ19を選択的に形成する
(図13)が、このとき当該形成されたバンプ19の断
面形状は、表面部が前記電極パッド12上での表面保護
膜13の開口による段差を反映した凹凸状の形態にな
り、かつ側壁部が前記レジストパターン27のパターン
開口に対応した垂直面相当になる。
【0007】さらに、前記レジストパターン27の除去
(図14)後、前記バンプ19をマスクに用い、前記バ
ンプ下地金属膜14aをエッチング成形してパターニン
グされたバンプ下地金属膜14を形成するもので、この
ようにして前記図10に示す所期通りのバンプ構造を製
造し得るのである。
【0008】そして、上記各過程を経て製造されるバン
プ構造において、バンプ19に対してフィルムキャリア
のリード端子20を電気的に接続させた態様は、図15
に示した通りである。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来例によるバンプ構造,およびその製造方法では、バン
プ19をマスクに用いたバンプ下地金属膜14aのエッ
チング成形に際して、例えば、図15に見られるよう
に、オーバーエッチングによってパターニング成形され
るバンプ19の直下でのバンプ下地金属膜14の部分ま
でがエッチング除去されてしまう場合があり、このため
に、バンプ19におけるバンプ下地金属膜14との密着
強度の低下とか、電極パッド12に対してエッチング液
による腐食などを生ずるという不利を有している。
【0010】また一方では、パターニング形成されるバ
ンプ19の表面部断面が、電極パッド12上での表面保
護膜13の開口による段差を反映した凹凸状の形態にな
るために、当該バンプ19の凹凸状表面に対するフィル
ムキャリアのリード端子20の電気的接続に際して、熱
的かつ機械的ストレスが局部的に集中し、バンプ19下
での構成材料が破壊されてしまったり、あるいは、リー
ド端子20との接合強度が低下するなどの問題点があっ
た。
【0011】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、上記のバンプの直下でのオーバーエッチングによる
バンプ下地金属膜の部分的な除去に基づいたバンプ下地
金属膜との密着強度の低下,電極パッドのエッチング液
による腐食などを防止すると共に、併せて、バンプに対
するフィルムキャリアのリード端子との電気的接続時に
おける熱的かつ機械的ストレスの局部的集中を避けて接
合強度を高め、これらの各手段によって装置の信頼性を
向上し得るようにした,この種の半導体装置,およびそ
の製造方法,こゝでは、半導体装置におけるバンプ構
造,およびその製造方法を提供することである。
【0012】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置は、電極パッドの表面保
護膜によって覆われた周辺部を含んで設けられるバンプ
下地金属膜上に、この周辺部対応に凸部を有する第1の
バンプを設け、かつ第1のバンプ上の周辺凸部を含まな
い範囲に、可及的に表面平坦化して形成される第2のバ
ンプを設けたものである。
【0013】また、この発明に係る半導体装置の製造方
法は、電極パッドの周辺部を含んで形成される表面保護
膜により、電極パッドの表面を選択的に露出させた状態
で下地金属膜を成膜した後、下地金属膜上の該当面を開
口させて第1のレジストパターンを形成し、かつこの第
1のレジストパターンをマスクに用い、該当面上に周辺
部対応の凸部を有する第1のバンプを選択的に形成する
と共に、第1のバンプの周辺凸部を除いた表面部上の該
当面を開口させて第2のレジストパターンを形成し、か
つこの第2のレジストパターンをマスクに用い、該当面
上に可及的に表面平坦化した第2のバンプを選択的に形
成し、これらの第2,および第1の各バンプをマスクに
用い、成膜された下地金属膜を選択的に除去してバンプ
下地金属膜を形成するようにしたものである。
【0014】すなわち、この発明は、集積回路を形成し
た半導体基板での回路入,出力端子としての,表面保護
膜によって周辺部が覆われた電極パッド上に対し、外部
端子との接続に用いるために、バンプ下地金属膜を介し
てバンプを設ける半導体装置の構成において、前記電極
パッドの表面保護膜によって覆われた周辺部を含んで設
けられるバンプ下地金属膜上には、当該周辺部対応に凸
部を有して形成される第1のバンプを設け、前記第1の
バンプ上の周辺凸部を含まない範囲には、可及的に表面
平坦化して形成される第2のバンプを設けたことを特徴
とする半導体装置である。
【0015】また、この発明は、集積回路を形成した半
導体基板での回路入,出力端子としての,表面保護膜に
よって周辺部が覆われた電極パッド上に対し、外部端子
との接続に用いるために、バンプ下地金属膜を介してバ
ンプを設ける半導体装置の製造方法であって、前記電極
パッドの周辺部を含んで形成される表面保護膜によっ
て、当該電極パッドの表面を選択的に露出させた状態
で、その全表面上に下地金属膜を成膜する工程と、前記
下地金属膜上の該当面を開口させて第1のレジストパタ
ーンを形成し、かつ当該第1のレジストパターンをマス
クにして、該当面上に前記周辺部対応に凸部を有する第
1のバンプを選択的に形成する工程と、前記第1のレジ
ストパターンの除去後、前記第1のバンプの周辺凸部を
除いた表面部上の該当面を開口させて第2のレジストパ
ターンを形成し、かつ当該第2のレジストパターンをマ
スクにして、該当面上に可及的に表面平坦化した第2の
バンプを選択的に形成する工程と、前記第2のレジスト
パターンの除去後、前記第2,および第1の各バンプを
マスクにして、前記成膜された下地金属膜を選択的に除
去してバンプ下地金属膜を形成する工程とを少なくとも
含むことを特徴とする半導体装置の製造方法である。
【0016】
【作用】従って、この発明による半導体装置の構成で
は、電極パッドの表面保護膜によって覆われた周辺部を
含んで設けられるバンプ下地金属膜上に、この周辺部対
応に凸部を有する第1のバンプを設けることにより、こ
ゝでのバンプ下地金属膜のエッチング成形に際して発生
するところの,オーバーエッチングによるバンプ下地金
属膜との密着強度の低下とか、電極パッドのエッチング
液による腐食などを防止でき、かつ第1のバンプ上の周
辺凸部を含まない範囲に、可及的に表面平坦化して形成
される第2のバンプを設けることにより、この第2のバ
ンプに対するフィルムキャリアのリード端子との電気的
接続に際して発生するところの,熱的かつ機械的ストレ
スの局部的集中を避けて接合強度を増加できる。
【0017】また、この発明に係る半導体装置の製造方
法では、電極パッドの周辺部を含んで形成される表面保
護膜により、電極パッドの表面を選択的に露出させた状
態において、まず、下地金属膜を成膜した後、下地金属
膜上の該当面を開口させて第1のレジストパターンを形
成し、かつこの第1のレジストパターンをマスクに用
い、該当面上に周辺部対応の凸部を有する第1のバンプ
を選択的に形成させ、ついで、第1のバンプの周辺凸部
を除いた表面部上の該当面を開口させて第2のレジスト
パターンを形成し、かつこの第2のレジストパターンを
マスクに用い、該当面上に可及的に表面平坦化した第2
のバンプを選択的に形成させ、その後,これらの第2,
および第1の各バンプをマスクに用い、成膜された下地
金属膜を選択的に除去してバンプ下地金属膜を形成する
ようにしたので、上記バンプ構造を精度よく構成し得
る。
【0018】
【実施例】以下,この発明に係る半導体装置,およびそ
の製造方法の実施例につき、図1ないし図9を参照して
詳細に説明する。
【0019】図1はこの発明の一実施例を適用した半導
体装置,こゝでは、半導体装置におけるバンプ構造の概
要構成を模式的に示す断面図であり、また、図2ないし
図7は同上バンプ構造の製造方法の主要な工程を順次模
式的に示すそれぞれに断面図であって、これらの実施例
各図中,上記従来例各図と同一符号は、同一または相当
部分を示している。
【0020】すなわち、図1の実施例構成によるバンプ
構造においても、符号11は集積回路を形成した半導体
基板を示し、また、12は前記半導体基板11の半導体
素子(図示省略)上にパターニング形成されて入,出力
端子となる電極パッド、13は当該電極パッド12の周
辺一部を含んで半導体基板11上にパターニング形成さ
れた表面保護膜であり、さらに、14は前記電極パッド
12の露出表面を含んで表面保護膜13上にパターニン
グ形成されたバリアメタルとしてのバンプ下地金属膜、
15は当該バンプ下地金属膜14上にパターニング形成
された第1のバンプ、16は当該第1のバンプ15にお
ける表面平坦部分上にパターニング形成されて外部端子
との接続に用いる第2のバンプである。
【0021】しかして、上記実施例構成によるバンプ構
造の製造は、図2ないし図7に示されているように、ま
ず、従来例方法の場合と同様に、集積回路(図示省略)
が形成されている半導体基板11上での電極パッド12
の周辺一部を含む表面保護膜13をパターニング形成し
て、当該電極パッド12の表面を選択的に露出させてお
き、この状態で、これらの上部の全表面にバリアメタル
としてのバンプ下地金属膜14aを成膜する(図2)
が、この場合,当該バンプ下地金属膜14aについて
は、単層,または多層の何れであってもよく、そして、
このバンプ下地金属膜14aは、後の工程での電気メッ
キなどでそれぞれに形成される第1のバンプ15,およ
び第2のバンプ16のための導電層となる。
【0022】また、前記バンプ下地金属膜14a上に、
写真製版法によって第1のバンプ16の形成のための第
1のレジストパターン17を形成し(図3)た後、当該
第1のレジストパターン17をマスクに用い、第1の電
気メッキなどにより、このバンプ下地金属膜14a上に
対して第1のバンプ15を選択的に形成する(図4)
が、こゝでの当該第1のレジストパターン17の厚さに
ついては、特に制限されるものではないが、後の工程で
の当該バンプ下地金属膜14aのエッチングマスクとし
て用いるためには、可及的に厚く形成するのが好ましい
反面,狭ピッチによる当該第1のバンプ15の形成に
は、当該第1のレジストパターン17の厚さを薄くした
方がより一層,容易であることから、この場合,その厚
さを比較的薄く,例えば、2μm 程度にさせるのが適当
し、また、その開口寸法については、前記電極パッド1
2上でのバンプ下地金属膜14aの開口寸法よりも十分
に大きくされるもので、従って、このときに当該形成さ
れる第1のバンプ15の断面形状は、従来例方法の場合
と全く同様に、表面部が前記電極パッド12上での表面
保護膜13の開口による段差を反映した凹凸状の形態,
つまり、こゝでは、周辺部に凸部15aを有する形態に
なり、かつ側壁部が前記第1のレジストパターン17の
パターン開口に対応した垂直面相当になる。
【0023】ついで、前記第1のレジストパターン17
を除去した後、再度,写真製版法によって第2のバンプ
16の形成のための第2のレジストパターン18を形成
する(図5)が、当該第2のレジストパターン18の開
口寸法については、第2のバンプ16の平面寸法を前記
第1のバンプ15の平面寸法よりも小さくして、その表
面における周辺凸部15aの範囲内,つまり、これを換
言すると、周辺凸部15aの部分を除いた比較的平坦な
表面部内に納めるために、前記表面保護膜13の開口寸
法よりも十分に小さく設定する。
【0024】引き続き、前記第2のレジストパターン1
8をマスクに用い、再度,第2の電気メッキなどによ
り、前記第1のバンプ15の表面上,ひいては、当該第
2のレジストパターン18の開口によって設定された当
該第1のバンプ15での周辺凸部15aの部分を除いた
比較的平坦な表面上に対して第2のバンプ16を選択的
に形成する(図6)が、このように第1のバンプ15で
の比較的平坦な表面上に対して選択形成される第2のバ
ンプ16では、その表面もまた比較的平坦化されている
ために、こゝでは、あらためて図示してはいないが、先
の従来例方法で述べた如く、当該第2のバンプ16の表
面に対してフィルムキャリアのリード端子20を電気的
に接続させる場合には、従来例方法の場合とは異なっ
て、当該表面部が前記電極パッド12上での表面保護膜
13の開口による段差を反映した凹凸状の形態になって
はおらず、従って、従来例方法でのような表面部におけ
る凹凸状形態の存在に伴う弊害,すなわち、第1のバン
プ15に対するフィルムキャリアでのリード端子20の
電気的接続時におけるところの,これらの第1のバンプ
15,および第2のバンプ16に対する熱的かつ機械的
ストレスの局部的集中を避けて接合強度を高めることが
できる。
【0025】さらに、前記第2のレジストパターン18
を除去し(図7)た後、前記第2のバンプ16,および
第1のバンプ15のそれぞれをマスクに用い、前記バン
プ下地金属膜14aをエッチング成形してパターニング
されたバンプ下地金属膜14を形成するのであるが、こ
のとき、当該第1のバンプ15の平面寸法の大きさが前
記電極パッド12上での表面保護膜13の開口寸法より
も十分に大きくされていることから、こゝでパターニン
グ形成されるバンプ下地金属膜14に対してのオーバー
エッチングによる電極パッド12の露出などを良好に避
け得るもので、第2のバンプ16の第1のバンプ15を
介したバンプ下地金属膜14との密着強度の低下,電極
パッド12のエッチング液による腐食などを効果的に防
止できるのであり、このようにして前記図1に示す所期
通りのバンプ構造を容易に製造し得るのである。
【0026】こゝで、上記実施例方法においては、第1
のレジストパターン17を一旦,除去した後に、あらた
めて、第2のレジストパターン18を形成するようにし
ているが、図8に示されているように、第1のバンプ1
5の形成後、第1のレジストパターン17を除去せず
に、当該第1のレジストパターン17を含み、かつ周辺
凸部15aを含んだ第1のバンプ15上に対して、第2
のレジストパターン18を形成してもよいことは勿論で
あり、このように第1のレジストパターン17を残す方
法では、当該残された第1のレジストパターン17によ
って表面全体が平坦化されるために、第2のレジストパ
ターン18の形成が、より一層,容易になる。
【0027】また、上記実施例構造,および方法におい
ては、第1のバンプ15,および第2のバンプ16の両
者を共に、側壁面が垂直な,いわゆる、縦断面ストレー
トサイド形式によるバンプ形状のものについて述べた
が、それぞれの各バンプの形成時にあって、レジストパ
ターンの厚さよりも厚いバンプにすることで得られると
ころの,いわゆる、縦断面マッシュルーム形式によるバ
ンプ形状のものにしてもよいもので、図9には、この種
の縦断面マッシュルーム形式による第2のバンプ26を
形成した場合の実施例構造を示してある。
【0028】
【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、集積回路を形成した半導体基板
での回路入,出力端子としての,表面保護膜によって周
辺部が覆われた電極パッド上に対し、外部端子との接続
に用いるために、バンプ下地金属膜を介してバンプを設
ける半導体装置のバンプ構造において、電極パッドの表
面保護膜によって覆われた周辺部を含んで設けられるバ
ンプ下地金属膜上には、この周辺部対応に凸部を有する
第1のバンプを設け、かつ第1のバンプ上の周辺凸部を
含まない範囲には、可及的に表面平坦化して形成される
第2のバンプを設けるようにしたから、前者のバンプ下
地金属膜上への周辺凸部を有する第1のバンプの設定で
は、こゝでのバンプ下地金属膜のエッチング成形に際し
て発生するところの,オーバーエッチングによるバンプ
下地金属膜との密着強度の低下とか、電極パッドのエッ
チング液による腐食などをそれぞれ容易に防止でき、か
つ後者の第1のバンプ上の周辺凸部を含まない範囲への
第2のバンプの設定では、この第2のバンプの表面部が
可及的に平坦化して形成されるために、その表面部に対
するフィルムキャリアのリード端子との電気的接続に際
して発生するところの,熱的かつ機械的ストレスの局部
的集中を避けて接合強度を格段に増加でき、結果的に
は、これらの各手段によってバンプ構造,ひいては、装
置の信頼性を効果的かつ十分に向上し得るのである。
【0029】また、この発明によれば、集積回路を形成
した半導体基板での回路入,出力端子としての,表面保
護膜によって周辺部が覆われた電極パッド上に対し、外
部端子との接続に用いるために、バンプ下地金属膜を介
してバンプを設ける半導体装置のバンプ構造の製造方法
において、電極パッドの周辺部を含んで形成される表面
保護膜により、電極パッドの表面を選択的に露出させた
状態で下地金属膜を成膜した後、この下地金属膜上の該
当面を開口させて第1のレジストパターンを形成し、か
つこの第1のレジストパターンをマスクに用い、該当面
上に周辺部対応の凸部を有する第1のバンプを選択的に
形成すると共に、第1のバンプの周辺凸部を除いた表面
部上の該当面を開口させて第2のレジストパターンを形
成し、かつこの第2のレジストパターンをマスクに用
い、該当面上に可及的に表面平坦化した第2のバンプを
選択的に形成し、これらの第2,および第1の各バンプ
をマスクに用い、成膜された下地金属膜を選択的に除去
してバンプ下地金属膜を形成するようにしたから、こゝ
での比較的複雑なバンプ構造を容易にしかも精度よく製
造し得るのである。
【図面の簡単な説明】
【図1】この発明の一実施例を適用した半導体装置にお
けるバンプ構造の概要構成を模式的に示す断面図であ
る。
【図2】同上バンプ構造の製造方法の第1の工程を模式
的に示す断面図である。
【図3】同上バンプ構造の製造方法の第2の工程を模式
的に示す断面図である。
【図4】同上バンプ構造の製造方法の第3の工程を模式
的に示す断面図である。
【図5】同上バンプ構造の製造方法の第4の工程を模式
的に示す断面図である。
【図6】同上バンプ構造の製造方法の第5の工程を模式
的に示す断面図である。
【図7】同上バンプ構造の製造方法の第6の工程を模式
的に示す断面図である。
【図8】同上実施例でのバンプ構造の製造過程における
変形例を模式的に示す断面図である。
【図9】同上他の実施例によるバンプ構造の概要構成を
模式的に示す断面図である。
【図10】従来例での半導体装置におけるバンプ構造の
概要構成を模式的に示す断面図である。
【図11】同上バンプ構造の製造方法の第1の工程を模
式的に示す断面図である。
【図12】同上バンプ構造の製造方法の第2の工程を模
式的に示す断面図である。
【図13】同上バンプ構造の製造方法の第3の工程を模
式的に示す断面図である。
【図14】同上バンプ構造の製造方法の第4の工程を模
式的に示す断面図である。
【図15】同上バンプ構造に対するリード端子の接合態
様の一例を模式的に示す断面図である。
【図16】同上バンプ構造の製造方法において発生する
バンプ下地金属膜のオーバーエッチング状態を模式的に
示す断面図である。
【符号の説明】
11 半導体基板 12 電極パッド 13 表面保護膜 14a 成形前のバンプ下地金属膜 14 成形後のバンプ下地金属膜 15 第1のバンプ 15a 第1のバンプの周辺凸部 16,26 第2のバンプ 17 第1のレジストパターン 18 第2のレジストパターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路を形成した半導体基板での回路
    入,出力端子としての,表面保護膜によって周辺部が覆
    われた電極パッド上に対し、外部端子との接続に用いる
    ために、バンプ下地金属膜を介してバンプを設ける半導
    体装置の構成において、 前記電極パッドの表面保護膜によって覆われた周辺部を
    含んで設けられるバンプ下地金属膜上には、当該周辺部
    対応に凸部を有して形成される第1のバンプを設け、 前記第1のバンプ上の周辺凸部を含まない範囲には、可
    及的に表面平坦化して形成される第2のバンプを設けた
    ことを特徴とする半導体装置。
  2. 【請求項2】 集積回路を形成した半導体基板での回路
    入,出力端子としての,表面保護膜によって周辺部が覆
    われた電極パッド上に対し、外部端子との接続に用いる
    ために、バンプ下地金属膜を介してバンプを設ける半導
    体装置の製造方法であって、 前記電極パッドの周辺部を含んで形成される表面保護膜
    により、当該電極パッドの表面を選択的に露出させた状
    態で、その全表面上に下地金属膜を成膜する工程と、 前記下地金属膜上の該当面を開口させて第1のレジスト
    パターンを形成し、かつ当該第1のレジストパターンを
    マスクにして、該当面上に前記周辺部対応に凸部を有す
    る第1のバンプを選択的に形成する工程と、 前記第1のレジストパターンの除去後、前記第1のバン
    プの周辺凸部を除いた表面部上の該当面を開口させて第
    2のレジストパターンを形成し、かつ当該第2のレジス
    トパターンをマスクにして、該当面上に可及的に表面平
    坦化した第2のバンプを選択的に形成する工程と、 前記第2のレジストパターンの除去後、前記第2,およ
    び第1の各バンプをマスクにして、前記成膜された下地
    金属膜を選択的に除去してバンプ下地金属膜を形成する
    工程とを少なくとも含むことを特徴とする半導体装置の
    製造方法。
JP2636392A 1992-02-13 1992-02-13 半導体装置,およびその製造方法 Pending JPH05283412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2636392A JPH05283412A (ja) 1992-02-13 1992-02-13 半導体装置,およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2636392A JPH05283412A (ja) 1992-02-13 1992-02-13 半導体装置,およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05283412A true JPH05283412A (ja) 1993-10-29

Family

ID=12191414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2636392A Pending JPH05283412A (ja) 1992-02-13 1992-02-13 半導体装置,およびその製造方法

Country Status (1)

Country Link
JP (1) JPH05283412A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514602A (ja) * 2005-11-02 2009-04-09 セカンド サイト メディカル プロダクツ インコーポレイテッド 植え込み型マイクロ電子デバイス及びその作製方法
JP2010157698A (ja) * 2008-12-29 2010-07-15 Internatl Business Mach Corp <Ibm> 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法
JP2012023528A (ja) * 2010-07-14 2012-02-02 Daishinku Corp 圧電振動片、および圧電振動子
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス
JP2012204391A (ja) * 2011-03-23 2012-10-22 Sony Corp 半導体装置、半導体装置の製造方法、及び配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514602A (ja) * 2005-11-02 2009-04-09 セカンド サイト メディカル プロダクツ インコーポレイテッド 植え込み型マイクロ電子デバイス及びその作製方法
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス
JP2010157698A (ja) * 2008-12-29 2010-07-15 Internatl Business Mach Corp <Ibm> 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法
US8916464B2 (en) 2008-12-29 2014-12-23 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US9087754B2 (en) 2008-12-29 2015-07-21 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
JP2012023528A (ja) * 2010-07-14 2012-02-02 Daishinku Corp 圧電振動片、および圧電振動子
JP2012204391A (ja) * 2011-03-23 2012-10-22 Sony Corp 半導体装置、半導体装置の製造方法、及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
JPH098205A (ja) 樹脂封止型半導体装置
JPH04155835A (ja) 集積回路装置の製造方法
JPH053159B2 (ja)
JPH08222682A (ja) リードフレームおよびその製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP2985426B2 (ja) 半導体装置およびその製造方法
JP2666383B2 (ja) 半導体装置
JP2001077142A (ja) 半導体装置及びその製造方法
JPH0479333A (ja) 半導体集積回路
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법
JP2874184B2 (ja) 半導体装置の製造方法
JP2820008B2 (ja) 半導体装置の膜厚モニタ構造及びモニタ方法
JPS58202555A (ja) 半導体装置の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPH0795556B2 (ja) テープキャリアの製造方法
KR100212496B1 (ko) 플립칩용 반도체 장치의 제조방법
JPH0463434A (ja) 半導体装置
JPH0480536B2 (ja)
JPH023234A (ja) 半導体装置及びその製造方法
JP2008098417A (ja) 加速度センサー製造用基板及びその製造方法
JPS58196035A (ja) 半導体素子の電極形成方法
JPH11176860A (ja) ハンダバンプ構造とその形成方法
JPS61141157A (ja) 半導体素子の製造方法
JPH0290618A (ja) 半導体装置の製造方法