KR100212496B1 - 플립칩용 반도체 장치의 제조방법 - Google Patents
플립칩용 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR100212496B1 KR100212496B1 KR1019960030581A KR19960030581A KR100212496B1 KR 100212496 B1 KR100212496 B1 KR 100212496B1 KR 1019960030581 A KR1019960030581 A KR 1019960030581A KR 19960030581 A KR19960030581 A KR 19960030581A KR 100212496 B1 KR100212496 B1 KR 100212496B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- electrode pattern
- insulating film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 229910052738 indium Inorganic materials 0.000 claims description 28
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 41
- 239000010409 thin film Substances 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 전극패턴에 솔더 범프가 형성되지 않은 플립칩용 반도체 장치의 제조방법 에 관한 것으로서, 전극패턴에 솔더 범프가 형성되지 않기 때문에 제작비용이 줄어들고, 상기 전극패턴 이외의 부분에 포토 레지스트막이 형성되어 있기 때문에 인접 전극패턴간에 쇼트, 위치 틀어질, 접속불량 등의 접속 에러를 방지할 수 있어 접속 신뢰성을 크게 향상시킬 수 있는 잇점이 있다.
Description
제1도는 종래의 플립칩용 반도체 장치 및 회로기판을 나타내는 도면.
제2도는 종래의 플립칩용 반도체 장치와 회로기판의 각종 접속 상태를 나타내는 도면.
제3도는 본 발명에 의한 플립칩용 반도체 장치 및 회로기판을 나타내는 도면.
제4도는 본 발명에 의한 플립칩용 반도체 장치의 제조과정의 일 실시예를 나타내는 도면.
제5도는 본 발명 에 의한 플립칩용 반도체 장치의 제조과정의 또 다른 실시예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 21a : 전극패턴
22 : 절연막 23 : 비엘엠층
24 : 인듐 증착막 25 : 포지티브 포토레지스트막
26 : 리프트 오프용 포토레지스트막 27 : 네거티브 포토레지스트막
본 발명은 플립칩용 반도체 장치의 제조방법에 관한 것으로서, 특히 전극패턴에 솔더 범프가 형성되지 않은 플립칩용 반도체 장치의 제조방법 에 관한 것이다.
종래의 플립칩용 반도체 장치는 제1도에 도시된 바와 같이 전극패턴 (la)이 형성된 반도체 기판(1)과, 상기 전극패턴 (la) 위에 형성된 솔더 범프(2)와, 상기 솔더 범프(2)에 형성된 인듐 박막(3)으로 구성된다.
상기와 같이 구성된 종래의 플립칩용 반도체 장치는 제1도에 도시된 바와 같이 전극패턴 (11a)이 형성되고, 상기 전극패턴 (11a) 위에 솔더 범프(12)가 형성되며, 상기 솔더 범프(12)에 인듐 박막(13)이 형성된 회로기판(11)과 접속된다.
한편, 상기 솔더 범프(2, 12)는 납과 주석의 합금으로 형성된다.
상기한 종래의 플립칩용 반도체 장치와 회로기판(11 )을 제1도에 도시된 바와 같이 페이스 다운한 다음 가열 가압하면 제2도에 도시된 A 부분과 같이 양측 솔더 범프(2, 12)가 용융되어 상기 플립칩용 반도체 장치와 회로기판(11)은 상호 접속된다.
그러나, 종래에는 플립칩용 반도체 장치와 회로기판의 접속시 가열 온도, 압력 및 방법 등의 변화에 따라 제2도에 도시된 B 부분과 같이 양측 솔더 범프간의 접속 불량이 발생되거나, C 부분과 같이 위치 틀어짐이 발생되고, 상기 플립칩용 반도체 장치의 전극패턴 간격이 조밀할 경우 제2도의 D 부분과 같이 인접 전극패턴 간에 쇼트가 발생되기 때문에 접속 신뢰성이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전극패턴에 솔더 범프를 형성하지 않고, 반도체 기판 중 상기 전극패턴이 형성되지 않은 부분에 포토레지스트막을 형성함으로써 회로기판과의 접속시 에러를 방지하여 접속 신뢰성을 향상시킬 수 있는 플립칩 실장용 반도체 장치의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 플립칩용 반도체 장치의 제조방법은 반도체 기판의 전극패턴 이외의 부분에 절연막을 형성하는 제1 공정과, 상기 제1 공정 후 상기 전극패턴과 절연막 위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 비엘엠층을 형성하는 제2 공정 과, 상기 제2 공정 후 상기 전극패턴에 형성된 비엘엠층 위에만 인듐 증착막을 형성하는 제3 공정과, 상기 제 3 공정 후 상기 절연막 위에 형성된 비엘엠층을 제거하는 제4 공정과, 상기 제4 공정 후 상기 절연막 위 에 포토레지스트막을 형성하는 제5 공정으로 이루어진 것을 특징으로 한다.
또한, 본 발명에 의한 플립칩용 반도체 장치의 제조방법은 반도체 기판의 전극패턴 이외의 부분에 절연막을 형성하는 제1 공정과, 상기 제1 공정 후 상기 전극패턴과 절연막 위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 비엘엠층을 형성하는 제2 공정과, 상기 제2 공정 후 상기 비엘엠층 위에 인듐 증착막을 형성하는 제 3공정과, 상기 제3 공정 후 상기 절연막 상부에 형성된 상기 인듐 증착막과 비엘엠층을 순차적으로 제거 하는 제4 공정과, 상기 제4 공정 후 상기 절연막 위에 포토레지스트막을 형성하는 제5 공정으로 이루어진 것을 특징으로 한다.
이하, 본 발명에 의한 플립칩용 반도체 장치의 제조방법의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 의한 플립칩용 반도체 장치는 제3도에 도시된 바와 같이 전극패턴 (21a)이 형성된 반도체 기판(21 )과 상기 반도체 기판(21)중 상기 전극패턴 (21a) 이외의 부분에 형성된 절연막(22)과; 상기 전극 패턴 (21a) 위에 티타늄, 텅스텐 및 금이 순차적으로 증착되어 형성된 비엘엠층(23)과; 상기 비엘엠층(23) 위에 형성된 인듐 증착막(24)과; 상기 절연막(22) 위에 형성된 포지티브 포토레지스트막(25)으로 구성된다.
상기와 같이 구성된 본 발명에 의한 플립칩용 반도체 장치와 종래 기술에서 설명된 회로기판과의 접속방법은 다음과 같다.
제3도에 도시된 바와 같이 플립칩용 반도체 장치와 회로기판 (11)을 페이스 다운하여 상기 회로기판(11)의 솔더 범프(12)를 플립칩용 반도체 장치의 인듐 증착막(24) 측으로 함치시킨 다음 약 200로 가열하고, 약 15/으로 가압하면 상기 플립칩용 반도체 장치와 회로기판(11 )이 상호 접속된다.
한편, 본 발명에 의한 플립칩용 반도체 장치의 제조방법의 일 실시예를 제4도를 참조하여 설명하면 다음과 같다.
먼저 반도체 기판(21 )의 전극패턴 (21a) 이외의 부분에 절연막(22)을 형성한 다음 스퍼터를 이용하여 상기 전극패턴 (21a)과 절연막(22) 위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 약 50006000두께의 비엘엠층(23)을 형성한다. (제1, 2 공정 )
상기 제 2 공정 후 비엘엠층(23) 위에 리프트 오프용 포토레지스트 (26)를 약 1두께로 코팅한 다음 마스크를 이용한 익스포우져 (exposure) 및 디벨로프(develop) 공정을 통해 전극패턴(21a)에 형성된 비엘엠층(23) 부분을 오픈시킨다. (제1 과정 )
상기 제1 과정 후 전극패턴 (21a)에 형성된 비엘엠층(23) 위에서 서멀 히트(thermal heat) 장치를 이용하여 약 10002000두께의 인듐 증착막(24)을 형성한 다음 스트리퍼(stripper)를 이용하여 리프트 오프용 포토레지스트막(26)을 제거하면 상기 전극패턴 (21a) 위에 형성된 비엘엠층(23) 위에만 인듐 증착막(24)이 형성된다. (제2, 3 과정 및 제3 공정 )
상기 제3 공정 후 비엘엠층(23) 및 인듐 증착막(24) 위에 네거티브 포토레지스트(27)를 약 5두께로 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 인듐 증착막(24) 위에만 상기 네거티브 포토레지스트막(27)을 형성한다. (제1 과정 )
상기 제1 과정 후 에천트(etchant)를 이용하여 절연막(22) 위에 형성된 비엘엠층(23) 즉, 금과 텅스텐과 티타늄을 순차적으로 에칭하여 제거한 다음 스트리퍼를 이용하여 상기 네거티브 포토레 지스트막(27)을 제거한다. (제2, 3 과정 및 제4 공정 )
상기 제4공정 후 절연막(22) 및 인듐 증착막(24) 위에 포지티브 포토레지스트(25)를 약 20두께로 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 절연막(22) 위 에만 상기 포지티브 포토레지스트막(25)을 형성한다. (제5 공정 )
그 후, 반도체 기판(21)을 소잉 (sawing)하여 반도체 장치를 형성한다.
또한, 본 발명에 의한 플립칩용 반도체 장치의 제조방법의 또 다른 실시예를 제5도를 참조하여 설명하면 다음과 같다.
먼저 반도체 기판(21)의 전극패턴(21a) 이외의 부분에 절연막(22)을 형성한 다음 스퍼터를 이용하여 상기 전극패턴(21a)과 절연막(22)위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 비엘엠층(23)을 형성하고, 상기 비엘엠층(23) 위에 인듐 증착막(24)을 형성한다. (제1, 2, 3공정)
상기 제3 공정 후 인듐 증착막(24) 위에 네거티브 포토레지스트 (27)를 약 5두께로 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 전극패턴(21a)의 상부에 형성된 인듐 증착막(24) 위에만 상기 네거티브 포토레지스트막(27)을 형성한다. (제1 과정 )
상기 제1 과정 후 절연막(22)의 상부에 형성된 인듐 증착막(24)과 상기 절연막(22) 위에 형성된 비엘엠층(23)을 해당 금속에 적합한 에천트를 이용하여 순차적으로 제거한 다음 스트리퍼를 이용하여 상기 네거티브 포토레지스트막(27)을 제거한다 (제 2, 3, 4 과정 및 계 4 공정 )
상기 제4 공정 후 절연막(22) 및 인듐 증착막(24) 위에 포지티브 포토레지스트(25)를 약 20두께로 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 절연막(22) 위 에만 상기 포지티브 포토레지스트막(25)을 형성한다. (제5 공정 )
그 후, 반도체 기판(21)을 소잉하여 반도체 장치를 형성한다.
이와 같이 본 발명에 의한 플립칩용 반도체 장치의 제조방법은 전극패턴에 솔더 범프가 형성되지 않기 때문에 제작비용이 줄어들고, 상기 전극패턴 이외의 부분에 포토레지스트막이 형성되어 있기 때문에 인접 전극패턴간에 쇼트, 위치 틀어짐, 접속불량 등의 접속 에러를 방지 할 수 있어 접속 신뢰성을 크게 향상시킬 수 있는 잇점이 있다.
Claims (6)
- 반도체 기판의 전극패턴 이외의 부분에 절연막을 형성하는 제1 공정과, 상기 제1 공정 후 상기 전극패턴과 절역막 위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 비엘엠층을 형성하는 제2 공정과, 상기 제2 공정 후 상기 전극패턴에 형성된 비엘엠층 위에만 인듐 증착막을 형성하는 제3 공정과, 상기 제3 공정 후 상기 절연막 위에 형성된 비엘엠층을 제거하는 제4 공정과, 상기 제4 공정 후 상기 절연막 위에 포토레지스트막을 형성하는 제5 공정으로 이루어진 것을 특징으로 하는 플립칩용 반도체용 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제3 공정은 상기 비엘엠층 위에 리프트 오프용 포토레지스트를 코팅한 다음 마스크를 이용한 익스포우져(exposure) 및 디벨로프(develop) 공정을 통해 상기 전극패턴에 형성된 비엘엠층 부분을 오픈시키는 제1 과정과, 상기 제1 과정 후 상기 전극패턴에 형성된 비엘엠층 위에 인듐 증착막을 형성하는 제2 과정과, 상기 제2 과정 후 상기 리프트 오프용 포토레지스트막을 제거하는 제3 과정으로 이루어진 것을 특징으로 하는 플립칩용 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제4 공정은 상기 비엘엠층 및 인듐 증착막 위에 네가티브 포토레지스트를 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 인듐 증착막 위에만 상기 네거티브 포토레지스트막을 형성하는 제1 과정과, 상기 제1 과정 후 상기 절연막 위에 형성된 비엘엠층을 제거하는 제2 과정과, 상기 제2 과정 후 상기 네거티브 포트레지스트막을 제거하는 제3 과정으로 이루어진 것을 특징으로 하는 플립칩용 반도체 장치의 제조방법.
- 반도체 기판의 전극패턴 이외의 부분에 절연막을 형성하는 제1 공정과 상기 제1 공정 후 상기 전극패턴과 절연막 위에 티타늄, 텅스텐 및 금을 순차적으로 증착하여 비엘엠층을 형성하는 제2 공정과, 상기 제2 공정 후 상기 비엘엠층 위에 인듐 증착막을 형성하는 제3 공정과, 상기 제3 공정 후 상기 절연막 상부에 형성된 상기 인듐 증착막과 비엘엠층을 순차적으로 제거하는 제4 공정과, 상기 제4 공정 후 상기 절연막 위에 포토레지스트막을 형성하는 제5 공정으로 이루어진 것을 특징으로 하는 플립칩용 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 제4 공정은 상기 인듐 증착막 위에 네거티브 포토레지스트를 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 전극패턴의 상부에 형성된 인듐 증착막 위에만 상기 네거티브 프토레지스트막을 형성하는 제1 과정 과, 상기 제1 과정 후 상기 절연막의 상부에 형성된 인듐 증착막을 제거하는 제2 과정과, 상기 제2 과정 후 상기 절연막 위에 형성된 비엘엠층을 제거 하는 제3 과정과, 상기 제3 과정 후 상기 네거티브 포토레지스트막을 제거하는 제4 과정으로 이루어 진 것을 특징으로 하는 플립칩용 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 제5 공정은 상기 절연막 및 인듐 증착막 위에 포지티브 포토레지스트를 코팅한 다음 마스크를 이용한 익스포우져 및 디벨로프 공정을 통해 상기 절연막 위에만 상기 절연막 위에만 상기 포지티브 포토레지스트막을 형성하는 것을 특징으로 하는 플립칩용 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030581A KR100212496B1 (ko) | 1996-07-26 | 1996-07-26 | 플립칩용 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030581A KR100212496B1 (ko) | 1996-07-26 | 1996-07-26 | 플립칩용 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012156A KR980012156A (ko) | 1998-04-30 |
| KR100212496B1 true KR100212496B1 (ko) | 1999-08-02 |
Family
ID=19467629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960030581A KR100212496B1 (ko) | 1996-07-26 | 1996-07-26 | 플립칩용 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100212496B1 (ko) |
-
1996
- 1996-07-26 KR KR1019960030581A patent/KR100212496B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012156A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2116766C (en) | Solder bump fabrication method and solder bumps formed thereby | |
| US6232212B1 (en) | Flip chip bump bonding | |
| EP0469216B1 (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| US6130141A (en) | Flip chip metallization | |
| KR20050020236A (ko) | 표면 결함이 제거된 범프 형성 방법 | |
| JP4477213B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP2000133667A (ja) | 突起電極の形成方法 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| US7015130B2 (en) | Method for making UBM pads and bumps on wafer | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| US5895271A (en) | Metal film forming method | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH0226780B2 (ko) | ||
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| CN118541017A (zh) | 量子芯片的制备方法及超导量子芯片 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH07304Y2 (ja) | 半田ペ−スト印刷用マスク | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH05144814A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPH05102160A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020510 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |