JPS5850421B2 - 薄膜回路 - Google Patents
薄膜回路Info
- Publication number
- JPS5850421B2 JPS5850421B2 JP53088111A JP8811178A JPS5850421B2 JP S5850421 B2 JPS5850421 B2 JP S5850421B2 JP 53088111 A JP53088111 A JP 53088111A JP 8811178 A JP8811178 A JP 8811178A JP S5850421 B2 JPS5850421 B2 JP S5850421B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- solder
- layer
- metal layer
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
この発明は、配線導体としてAu薄膜を用い、かつ外部
回路または能動、受動素子との接続を半田付けにより行
なう薄膜回路に関し、特に接続端子の構成に関する。
回路または能動、受動素子との接続を半田付けにより行
なう薄膜回路に関し、特に接続端子の構成に関する。
薄膜回路、特に薄膜混成集積回路においては、配線導体
として耐蝕性が非常に良く、信頼性が高いという点から
Au薄膜が多く用いられている。
として耐蝕性が非常に良く、信頼性が高いという点から
Au薄膜が多く用いられている。
一方、この薄膜回路上のAu薄膜と、外部回路または能
動素子(半導体素子)や受動素子との接続には、半田付
けを用いることが多い。
動素子(半導体素子)や受動素子との接続には、半田付
けを用いることが多い。
しかし、Au薄膜上の半田付けは、AuとSnが金属間
化合物や合金を作る、いわゆるAuの半田によろくわれ
のため、信頼性が悪く、場合によってはAu薄膜の抵抗
値が増大したり、断線が生じたりして不良品が多発し易
い問題があった。
化合物や合金を作る、いわゆるAuの半田によろくわれ
のため、信頼性が悪く、場合によってはAu薄膜の抵抗
値が増大したり、断線が生じたりして不良品が多発し易
い問題があった。
この発明の目的は、Au薄膜に外部回路または能動、受
動素子を半田付けにより接続するに際し、信頼性の高い
半田付けを行なうことができる接続端子を備えた薄膜回
路を提供するにある。
動素子を半田付けにより接続するに際し、信頼性の高い
半田付けを行なうことができる接続端子を備えた薄膜回
路を提供するにある。
ところで、前述したAuと半田との反応を防ぐためには
、Au薄膜と半田層とが直接接触しないように、両者に
適当な中間層を介在させればよい。
、Au薄膜と半田層とが直接接触しないように、両者に
適当な中間層を介在させればよい。
この際、Au薄膜と半田層との間に介在させる中間層と
して要求される条件は、(1)半田層を拡散によりAu
薄膜まで到達させないこと、は勿論、(2)Au薄膜と
の接着力が良いこと、(3)製造工程中あるいは製品化
された後の使用中に、Au薄膜との間で信頼性に悪影響
を及ぼすような不安定な化合物や拡散層を形成しないこ
と。
して要求される条件は、(1)半田層を拡散によりAu
薄膜まで到達させないこと、は勿論、(2)Au薄膜と
の接着力が良いこと、(3)製造工程中あるいは製品化
された後の使用中に、Au薄膜との間で信頼性に悪影響
を及ぼすような不安定な化合物や拡散層を形成しないこ
と。
さらに(4)半田のぬれ性が良く、(5)半田層との間
にも不安定な化合物を形成しないこと、等である。
にも不安定な化合物を形成しないこと、等である。
しかし、以上のような条件を一種類の金属層で満足する
ことは困難である。
ことは困難である。
これは(1)のいわゆる半田の拡散の障壁となる性質と
、(2)の半田のぬれ性の良い性質とが相反するためで
ある。
、(2)の半田のぬれ性の良い性質とが相反するためで
ある。
そこで、この発明ではAu薄膜の上にまず半田の拡散の
障壁となる金属層を積層し、さらにその上に半田のぬれ
性の良い金属層を積層し、かつ半田拡散の障壁となる金
属層がAu薄膜上に突出するように、半田ぬれ性の良い
金属層を半田拡散の障壁となる金属層より短く形成する
。
障壁となる金属層を積層し、さらにその上に半田のぬれ
性の良い金属層を積層し、かつ半田拡散の障壁となる金
属層がAu薄膜上に突出するように、半田ぬれ性の良い
金属層を半田拡散の障壁となる金属層より短く形成する
。
このようにすることで、Au薄膜の半田層にまるくわれ
がなくなると共に、半田層が確実に付着するようになり
、もって接続端子への外部回路や能動、受動素子の半田
付は接続の信頼性を増すことができる。
がなくなると共に、半田層が確実に付着するようになり
、もって接続端子への外部回路や能動、受動素子の半田
付は接続の信頼性を増すことができる。
なお、上記の半田の拡散の障壁となる金属としては、N
i、Ti、Cr、Mo、W、Taが有効であり、また半
田のぬれ性の良い金属としてはCu y S n yP
b、Zn、Agが有効であることが確認された。
i、Ti、Cr、Mo、W、Taが有効であり、また半
田のぬれ性の良い金属としてはCu y S n yP
b、Zn、Agが有効であることが確認された。
以下、この発明を図示の実施例により説明する3図はA
u薄膜の配線導体上にフリップチップ素子を半田付は接
続する場合の例を示したもので、第1図は半田層溶融前
の状態、第2図は溶融後の状態、第3図はフリップチッ
プ素子の接続後の状態をそれぞれ示す。
u薄膜の配線導体上にフリップチップ素子を半田付は接
続する場合の例を示したもので、第1図は半田層溶融前
の状態、第2図は溶融後の状態、第3図はフリップチッ
プ素子の接続後の状態をそれぞれ示す。
すなわち、第1図において1は耐熱性絶縁基板、例えば
アルミナ基板であり、その上にCr膜2が500A、A
u膜3が2μの厚さに順次全面に蒸着等により被着され
る。
アルミナ基板であり、その上にCr膜2が500A、A
u膜3が2μの厚さに順次全面に蒸着等により被着され
る。
これらの金属膜は例えば写真蝕刻法によりAu膜3、C
r膜2の順で所望のパターンにエツチング除去されて、
薄膜配線導体を形成する。
r膜2の順で所望のパターンにエツチング除去されて、
薄膜配線導体を形成する。
ここで、Cr膜2はAu薄膜3と基板1との接着層とし
ての役目を果している。
ての役目を果している。
次いで、フォトレジストを用いてAu薄膜3上のフリッ
プチップ素子との接続端子部よりやや広めにAu薄膜3
を露出させるようにマスクをし、この露出したAu薄膜
3上に、例えばメッキ法により半田の拡散の障壁となる
金属層として、Ni層4を2μ析出させ、その後一旦フ
オドレジストを剥離する。
プチップ素子との接続端子部よりやや広めにAu薄膜3
を露出させるようにマスクをし、この露出したAu薄膜
3上に、例えばメッキ法により半田の拡散の障壁となる
金属層として、Ni層4を2μ析出させ、その後一旦フ
オドレジストを剥離する。
しかる後、再度フォトレジストを用いてフリップチップ
素子との接続端子部のNi層4が一部露出するようにマ
スクをし、この露出したNi層4の上に半田のぬれ性の
良い金属層として、Cu層5を5μの厚さに、次いで半
田層6を15μの厚さに順次メッキ法で析出させ、フォ
トレジストを剥離する。
素子との接続端子部のNi層4が一部露出するようにマ
スクをし、この露出したNi層4の上に半田のぬれ性の
良い金属層として、Cu層5を5μの厚さに、次いで半
田層6を15μの厚さに順次メッキ法で析出させ、フォ
トレジストを剥離する。
このようにして、Ni層4、Cu層5および半田層を接
続端子とする第1図の薄膜回路が得られる。
続端子とする第1図の薄膜回路が得られる。
このようにして得られた薄膜回路を200℃に加熱し、
半田層6を再溶融させると第2図のようになる。
半田層6を再溶融させると第2図のようになる。
この際、半田の拡散の障壁となるNi層4は、半田のぬ
れ性が悪いが、図の如<Cu層5より長く形成されてA
u薄膜3上に突出した形となっているため、再溶融され
た半田層6に対する流れ防止膜としての役割を果たす。
れ性が悪いが、図の如<Cu層5より長く形成されてA
u薄膜3上に突出した形となっているため、再溶融され
た半田層6に対する流れ防止膜としての役割を果たす。
すなわち、再溶融された半田層6は接続端子部の位置に
とどまり、Au薄膜3上に流れ出ることはない。
とどまり、Au薄膜3上に流れ出ることはない。
次いで、第3図に示すようにフリップチップ素子7のバ
ンプ(電極端子)を薄膜回路上の接続端子と相対向する
ように位置合せしてボンディングした後、半田層6を2
00℃に再溶融させることにより、半田付けによるフリ
ップチップ素子1の接続が完了する。
ンプ(電極端子)を薄膜回路上の接続端子と相対向する
ように位置合せしてボンディングした後、半田層6を2
00℃に再溶融させることにより、半田付けによるフリ
ップチップ素子1の接続が完了する。
この半田付は接続は、半田層6とAu薄膜3とが直接接
触しないことから、高い信頼性を保証することができる
。
触しないことから、高い信頼性を保証することができる
。
以上述べたように、この発明によれば薄膜配線導体とな
るAu薄膜の上に半田の拡散の障壁となる金属層および
半田のぬれ性の良い金属層を順次弁して半田層を被着し
、接続端子を形成したことにより、Au薄膜と外部回路
または能動、受動素子との半田付は接続の信頼性を高め
ることができる。
るAu薄膜の上に半田の拡散の障壁となる金属層および
半田のぬれ性の良い金属層を順次弁して半田層を被着し
、接続端子を形成したことにより、Au薄膜と外部回路
または能動、受動素子との半田付は接続の信頼性を高め
ることができる。
また、本発明によれば半田の拡散の障壁となる金属層が
一般的に半田のぬれ性が悪い性質を有することを利用し
て、この金属層を半田のぬれ性の良い金属層より長く形
成しAu薄膜上に突出させたことにより、半田層が再溶
融時にAu薄膜上に流れ出るのを防止でき、従って信頼
性を一層増すことができる。
一般的に半田のぬれ性が悪い性質を有することを利用し
て、この金属層を半田のぬれ性の良い金属層より長く形
成しAu薄膜上に突出させたことにより、半田層が再溶
融時にAu薄膜上に流れ出るのを防止でき、従って信頼
性を一層増すことができる。
第1図はこの発明の一実施例による薄膜回路の半田層溶
融前の状態を示す断面図、第2図は同じく半田層溶融後
の状態を示す断面図、第3図は同薄膜回路にフリップチ
ップ素子を半田付は接続した状態を示す断面図である。 1・・・・・・アルミナ基板、2・・・・・・Cr層、
3・・・・・・Au薄膜、4・・・・・・Ni層(半田
の拡散の障壁となる金属層)、5・・・・・・Cu層(
半田のぬれ性の良い金属層)、6・・・・・・半田層、
1・・・・・・フリップチップ素子。
融前の状態を示す断面図、第2図は同じく半田層溶融後
の状態を示す断面図、第3図は同薄膜回路にフリップチ
ップ素子を半田付は接続した状態を示す断面図である。 1・・・・・・アルミナ基板、2・・・・・・Cr層、
3・・・・・・Au薄膜、4・・・・・・Ni層(半田
の拡散の障壁となる金属層)、5・・・・・・Cu層(
半田のぬれ性の良い金属層)、6・・・・・・半田層、
1・・・・・・フリップチップ素子。
Claims (1)
- 【特許請求の範囲】 1 配線導体としてAu薄膜を用い、かつこのAu薄膜
と外部回路または能動、受動素子との接続に半田付けを
用いる薄膜回路において、前期Au薄膜上に半田の拡散
の障壁となる性質を有する金属層、半田のぬれ性の良い
金属層および半田層を順次積層してなる接続端子を形成
し、かつ上記半田拡散の障壁となる金属層を前記Au薄
膜上に突出するよう上記半田ぬれ性の良い金属層より長
く形成したことを特徴とする薄膜回路。 2 半田の拡散の障壁となる金属層をNi、Ti。 Cr、Mo、W、Taのいずれか1つで形成した特許請
求の範囲第1項記載の薄膜回路。 3 半田のぬれ性の良い金属層をCu、5ntPb。 Zn、Agのいずれか1つで形成した特許請求の範囲第
1項記載の薄膜回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53088111A JPS5850421B2 (ja) | 1978-07-19 | 1978-07-19 | 薄膜回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53088111A JPS5850421B2 (ja) | 1978-07-19 | 1978-07-19 | 薄膜回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5515235A JPS5515235A (en) | 1980-02-02 |
JPS5850421B2 true JPS5850421B2 (ja) | 1983-11-10 |
Family
ID=13933764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53088111A Expired JPS5850421B2 (ja) | 1978-07-19 | 1978-07-19 | 薄膜回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5850421B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4576659A (en) * | 1982-12-02 | 1986-03-18 | International Business Machines Corporation | Process for inhibiting metal migration during heat cycling of multilayer thin metal film structures |
US4929516A (en) * | 1985-03-14 | 1990-05-29 | Olin Corporation | Semiconductor die attach system |
JP2517929B2 (ja) * | 1986-10-31 | 1996-07-24 | ソニー株式会社 | 半田電極構造 |
US4978052A (en) * | 1986-11-07 | 1990-12-18 | Olin Corporation | Semiconductor die attach system |
US5021300A (en) * | 1989-09-05 | 1991-06-04 | Raytheon Company | Solder back contact |
US5427983A (en) * | 1992-12-29 | 1995-06-27 | International Business Machines Corporation | Process for corrosion free multi-layer metal conductors |
-
1978
- 1978-07-19 JP JP53088111A patent/JPS5850421B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5515235A (en) | 1980-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
JP3373324B2 (ja) | バンプicパッケージ用薄膜回路金属システム | |
US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
JPH0145976B2 (ja) | ||
JPH07201864A (ja) | 突起電極形成方法 | |
JPH04133330A (ja) | 半導体装置およびその接続方法 | |
JPS5850421B2 (ja) | 薄膜回路 | |
EP0262580A2 (en) | Method of electrically bonding two objects | |
JP3089943B2 (ja) | 半導体装置の電極装置 | |
JPH09232506A (ja) | 半導体装置およびその製造方法 | |
JPS59188147A (ja) | 半導体装置およびその製造方法 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JPH0137876B2 (ja) | ||
JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
JPS61225839A (ja) | バンプ電極の形成方法 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
JPH03250628A (ja) | 半導体装置 | |
JPH0845938A (ja) | 半導体装置及びその製造方法 | |
JPH04236469A (ja) | 超伝導集積回路実装用半田バンプ形成方法 | |
JP2553265B2 (ja) | Tab用テープキャリア | |
JPS61251152A (ja) | バンプ形成方法 | |
JPH11307688A (ja) | 配線基板及びその製造方法 | |
JPS60198761A (ja) | ろう付け方法 | |
JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 |