JP2553265B2 - Ｔａｂ用テープキャリア - Google Patents
Ｔａｂ用テープキャリアInfo
- Publication number
- JP2553265B2 JP2553265B2 JP3212582A JP21258291A JP2553265B2 JP 2553265 B2 JP2553265 B2 JP 2553265B2 JP 3212582 A JP3212582 A JP 3212582A JP 21258291 A JP21258291 A JP 21258291A JP 2553265 B2 JP2553265 B2 JP 2553265B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tape carrier
- copper foil
- plating
- tab tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等が組みこまれ
るＴＡＢ用テープキャリアに関する。
るＴＡＢ用テープキャリアに関する。
【０００２】
【従来の技術】半導体素子の実装技術においては、一定
水準以上の性能を持つ製品を高速で量産するために自動
化が図られている。
水準以上の性能を持つ製品を高速で量産するために自動
化が図られている。
【０００３】この自動化を目的として開発された半導体
素子の実装技術の一つに、長尺のテープキャリアにワイ
ヤレスボンディングにより半導体素子を組込んでいくＴ
ＡＢ(Tape Automated Bonding)方式がある。
素子の実装技術の一つに、長尺のテープキャリアにワイ
ヤレスボンディングにより半導体素子を組込んでいくＴ
ＡＢ(Tape Automated Bonding)方式がある。
【０００４】このＴＡＢでは、半導体素子の各電極端子
にバンプを設け、このバンプと対応するテープキャリア
のインナーリードとをボンディングツールにより熱圧着
した後、絶縁性の流動レジンにより樹脂封止され、さら
に表面保護コートが施されるという操作が連続的に行な
われる。
にバンプを設け、このバンプと対応するテープキャリア
のインナーリードとをボンディングツールにより熱圧着
した後、絶縁性の流動レジンにより樹脂封止され、さら
に表面保護コートが施されるという操作が連続的に行な
われる。
【０００５】最近前記ＴＡＢ用テープキャリアによるＩ
Ｃパッケージは、従来の時計用等の民生機からパソコ
ン、高品質液晶テレビ等にも応用が広がり、いわゆる高
級民生機から営業用の分野にも実用化が急速に進んでい
る。
Ｃパッケージは、従来の時計用等の民生機からパソコ
ン、高品質液晶テレビ等にも応用が広がり、いわゆる高
級民生機から営業用の分野にも実用化が急速に進んでい
る。
【０００６】ここで問題となっているのが、高信頼性化
であるが、ＴＡＢ特有の大きな問題がクローズアップさ
れてきた。
であるが、ＴＡＢ特有の大きな問題がクローズアップさ
れてきた。
【０００７】それは、温度サイクル試験を行なうと、銅
箔パターンリードのインナーリードが破断するという問
題である。
箔パターンリードのインナーリードが破断するという問
題である。
【０００８】この問題点について、図７に、従来のＴＡ
Ｂ用テープキャリアを用い、実装にいたるまでの構成例
を示す。
Ｂ用テープキャリアを用い、実装にいたるまでの構成例
を示す。
【０００９】同図に示すように、従来のＴＡＢ用テープ
キャリアは、銅箔パターンリード１１の表面に表面処理
層１２を形成し、さらに半導体素子１４の電極のバンプ
１５を介して表面処理層１２と接合し、封止用樹脂７で
半導体素子１４および表面処理済みの銅箔パターンリー
ド１１を封止し、その上に保護層が施され組み立てられ
ていた。
キャリアは、銅箔パターンリード１１の表面に表面処理
層１２を形成し、さらに半導体素子１４の電極のバンプ
１５を介して表面処理層１２と接合し、封止用樹脂７で
半導体素子１４および表面処理済みの銅箔パターンリー
ド１１を封止し、その上に保護層が施され組み立てられ
ていた。
【００１０】しかし、銅箔パターンリード１１のインナ
ーリード部と樹脂との熱膨張の差は大きいため、温度サ
イクル試験のような温度の変化によってインナーリード
が樹脂の大きな熱膨張に耐えきれず、破断するといった
恐れが生じていた。
ーリード部と樹脂との熱膨張の差は大きいため、温度サ
イクル試験のような温度の変化によってインナーリード
が樹脂の大きな熱膨張に耐えきれず、破断するといった
恐れが生じていた。
【００１１】このため、高級機器への切替えがなかなか
進まない状況にある。この破断の原因は表面処理層１２
が通常ＳｎまたはＳｎ−Ｐｂ合金めっきなのでＳｎとＣ
ｕの反応により金属間化合物層が、表面にでき（５〜６
μｍｔ）この表面層が硬いために破断寿命を著しく短縮
していることも原因となっている。
進まない状況にある。この破断の原因は表面処理層１２
が通常ＳｎまたはＳｎ−Ｐｂ合金めっきなのでＳｎとＣ
ｕの反応により金属間化合物層が、表面にでき（５〜６
μｍｔ）この表面層が硬いために破断寿命を著しく短縮
していることも原因となっている。
【００１２】この対策としては、銅箔の強度アップ目的
に合金銅箔等の構想もあるが、まだ実現されていない。
に合金銅箔等の構想もあるが、まだ実現されていない。
【００１３】別の方策としては、低熱膨張係数の封止用
樹脂の採用や、銅箔パターンリードへの表面処理等も考
えられているが同様に実現されていない。それは、これ
らの手法が必然的にコストアップにつながるからであ
り、他の簡単な耐温度サイクル性能を持つＴＡＢ用テー
プキャリアの開発が待たれていた。
樹脂の採用や、銅箔パターンリードへの表面処理等も考
えられているが同様に実現されていない。それは、これ
らの手法が必然的にコストアップにつながるからであ
り、他の簡単な耐温度サイクル性能を持つＴＡＢ用テー
プキャリアの開発が待たれていた。
【００１４】９は基板（プリント板）、１０はポリイミ
ドフィルムである。
ドフィルムである。
【００１５】
【発明が解決しようとする課題】従来技術の中で解決す
べき問題点を挙げると下記のようになる。 （１）ＳｎまたはＳｎ−Ｐｂ合金めっき中のＳｎとＣｕ
との反応によりＣｕ−Ｓｎの金属間化合物が形成され
て、Ｃｕ箔パターンリードが硬くなり曲げ実装部等で破
断がおこる（図８のアウターリード曲げ加工部３２ａ参
照）。 （２）（１）と同様の原因により曲げ実装部でなくても
インナーリード部が封止樹脂との熱膨張差に基づく温度
サイクルストレスに耐えられなくなり、インナーリード
が破断しやすくなる。 （３）Ｃｕ−Ｓｎの金属間化合物とは、ε相Ｃｕ3 Ｓ
ｎ、η相Ｃｕ6 Ｓｕ5 等であり、ＳｎとＣｕの接合面に
おいて加熱時の相互拡散により化合物層が形成される。
この層は加熱時間に比例して成長するので、薄い銅箔パ
ターンリードを持つＴＡＢ用テープキャリアでは銅箔パ
ターンリードの厚み全体が金属間化合物層となってしま
う場合があり、危険である。 （４）ＬＳＩを組み込んだＴＡＢパッケージ（ＴＣＰ＝
Tape Carrier Packageとも言う）については、１２０〜
１５０℃の高温保持試験や−５０〜１５０℃の温度サイ
クル試験等がある。これは車載用等で９０〜１００℃に
もなる実負荷温度を想定しているものである。ＴＣＰ技
術は、まだ新しいが、Ｃｕ−Ｓｎの反応によるＣｕ箔パ
ターンリードの破断、折れ、クラック等が懸念されてお
り、実際に上記の耐久試験に十分耐えられないことが大
きな問題となっている。 （５）また、上層のＳｎめっきまたは半田めっき等が、
ＬＳＩバンプとの接続前にＴＡＢ用テープキャリア製造
工程中でＣｕ−Ｓｎの金属間化合物を形成してしまう
と、ＬＳＩバンプとの接続が困難になるという問題が生
じている。実際の接続に必要な上層のめっき厚さが減じ
るためである。この金属間化合物ばかりでなく単なる拡
散層は常温でも６か月間で０．３μｍ程度進行するので
問題となっている。即ち、拡散層でも上層のめっき層の
めっき厚さを減じさせるからである。 （６）Ｃｕ−Ｓｎの反応バリア的考え方に基づきＮｉめ
っきを施して、ＮｉがＣｕともＳｎとも拡散しにくい原
理を応用することを試みたが、Ｎｉめっきはそれ自身が
硬いため曲げると折れやすく、またＮｉめっきはマイグ
レーションをおこしやすくバイヤス電圧負荷時の危険が
高いことが判明して採用を断念した。下地のニッケルめ
っきでも上層のめっきの薄い部分や欠陥部よりマイグレ
ーションをおこることがその理由である。
べき問題点を挙げると下記のようになる。 （１）ＳｎまたはＳｎ−Ｐｂ合金めっき中のＳｎとＣｕ
との反応によりＣｕ−Ｓｎの金属間化合物が形成され
て、Ｃｕ箔パターンリードが硬くなり曲げ実装部等で破
断がおこる（図８のアウターリード曲げ加工部３２ａ参
照）。 （２）（１）と同様の原因により曲げ実装部でなくても
インナーリード部が封止樹脂との熱膨張差に基づく温度
サイクルストレスに耐えられなくなり、インナーリード
が破断しやすくなる。 （３）Ｃｕ−Ｓｎの金属間化合物とは、ε相Ｃｕ3 Ｓ
ｎ、η相Ｃｕ6 Ｓｕ5 等であり、ＳｎとＣｕの接合面に
おいて加熱時の相互拡散により化合物層が形成される。
この層は加熱時間に比例して成長するので、薄い銅箔パ
ターンリードを持つＴＡＢ用テープキャリアでは銅箔パ
ターンリードの厚み全体が金属間化合物層となってしま
う場合があり、危険である。 （４）ＬＳＩを組み込んだＴＡＢパッケージ（ＴＣＰ＝
Tape Carrier Packageとも言う）については、１２０〜
１５０℃の高温保持試験や−５０〜１５０℃の温度サイ
クル試験等がある。これは車載用等で９０〜１００℃に
もなる実負荷温度を想定しているものである。ＴＣＰ技
術は、まだ新しいが、Ｃｕ−Ｓｎの反応によるＣｕ箔パ
ターンリードの破断、折れ、クラック等が懸念されてお
り、実際に上記の耐久試験に十分耐えられないことが大
きな問題となっている。 （５）また、上層のＳｎめっきまたは半田めっき等が、
ＬＳＩバンプとの接続前にＴＡＢ用テープキャリア製造
工程中でＣｕ−Ｓｎの金属間化合物を形成してしまう
と、ＬＳＩバンプとの接続が困難になるという問題が生
じている。実際の接続に必要な上層のめっき厚さが減じ
るためである。この金属間化合物ばかりでなく単なる拡
散層は常温でも６か月間で０．３μｍ程度進行するので
問題となっている。即ち、拡散層でも上層のめっき層の
めっき厚さを減じさせるからである。 （６）Ｃｕ−Ｓｎの反応バリア的考え方に基づきＮｉめ
っきを施して、ＮｉがＣｕともＳｎとも拡散しにくい原
理を応用することを試みたが、Ｎｉめっきはそれ自身が
硬いため曲げると折れやすく、またＮｉめっきはマイグ
レーションをおこしやすくバイヤス電圧負荷時の危険が
高いことが判明して採用を断念した。下地のニッケルめ
っきでも上層のめっきの薄い部分や欠陥部よりマイグレ
ーションをおこることがその理由である。
【００１６】本発明の目的は、前記問題を解決し、Ｃｕ
−Ｓｎ金属間化合物の形成を抑止してインナーリードの
破断を防止したＴＡＢ用テープキャリアを提供すること
にある。
−Ｓｎ金属間化合物の形成を抑止してインナーリードの
破断を防止したＴＡＢ用テープキャリアを提供すること
にある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、半導体素子取付用デバイスホールを
有し、その表面に貼り付けられたデバイスホール開口部
に向って伸びる銅箔パターンリードを有し、前記半導体
素子の電極と銅箔パターンリードのインナーリードとを
前記インナーリードの先端部で接合した後、樹脂封止し
て実装する際に用いられるＴＡＢ用テープキャリアにお
いて、前記銅箔パターンリードの少なくともインナーリ
ードを除く部分の表面にＺｎを含有するＳｎまたはＳｎ
−Ｐｂめっきを有することを特徴とするＴＡＢ用テープ
キャリアが提供される。
に本発明によれば、半導体素子取付用デバイスホールを
有し、その表面に貼り付けられたデバイスホール開口部
に向って伸びる銅箔パターンリードを有し、前記半導体
素子の電極と銅箔パターンリードのインナーリードとを
前記インナーリードの先端部で接合した後、樹脂封止し
て実装する際に用いられるＴＡＢ用テープキャリアにお
いて、前記銅箔パターンリードの少なくともインナーリ
ードを除く部分の表面にＺｎを含有するＳｎまたはＳｎ
−Ｐｂめっきを有することを特徴とするＴＡＢ用テープ
キャリアが提供される。
【００１８】ここで、前記ＳｎまたはＳｎ−Ｐｂめっき
中のＺｎの含有量は、１〜３０％の範囲であるのが好ま
しい。
中のＺｎの含有量は、１〜３０％の範囲であるのが好ま
しい。
【００１９】以下に本発明をさらに詳細に説明する。
【００２０】本発明のＴＡＢ用テープキャリアは、可撓
性の絶縁フィルムにデバイス孔、スプロケット孔等の必
要な貫通孔を開け、このフィルムに導体箔を貼着し、こ
の導体箔をエッチング加工にて加工し、半導体素子と電
気的に接続されるインナーリードと、アウターリードを
有するリードパターンを形成したものである。
性の絶縁フィルムにデバイス孔、スプロケット孔等の必
要な貫通孔を開け、このフィルムに導体箔を貼着し、こ
の導体箔をエッチング加工にて加工し、半導体素子と電
気的に接続されるインナーリードと、アウターリードを
有するリードパターンを形成したものである。
【００２１】本発明のＴＡＢ用テープキャリアは、構造
上接着剤無しに絶縁フィルムを導体箔にコーティングし
た２層テープキャリアおよび接着剤を用いた３層テープ
キャリアのいずれでもよい。
上接着剤無しに絶縁フィルムを導体箔にコーティングし
た２層テープキャリアおよび接着剤を用いた３層テープ
キャリアのいずれでもよい。
【００２２】前記導体箔としては、銅箔が用いられる。
【００２３】この銅箔パターンリードを用い、インナー
リードと半導体素子の電極とを接合し、樹脂で封止す
る。
リードと半導体素子の電極とを接合し、樹脂で封止す
る。
【００２４】以下、本発明のＴＡＢ用テープキャリアに
ついて添付図面に示す好適実施例に基づいて説明する。
ついて添付図面に示す好適実施例に基づいて説明する。
【００２５】図１は、ＴＡＢ用テープキャリア１の部分
平面図である。 同図に示すように、ＴＡＢ用テープキ
ャリア１は、ポリイミド樹脂、ポリエチレン樹脂、ポリ
エステル樹脂、可撓性エポキシ樹脂等の樹脂類や、紙類
等の可撓性、絶縁性を有する材料で構成されるフィルム
２上に、所望のパターンの銅箔を貼着したリード３が接
着剤等により貼着されている。
平面図である。 同図に示すように、ＴＡＢ用テープキ
ャリア１は、ポリイミド樹脂、ポリエチレン樹脂、ポリ
エステル樹脂、可撓性エポキシ樹脂等の樹脂類や、紙類
等の可撓性、絶縁性を有する材料で構成されるフィルム
２上に、所望のパターンの銅箔を貼着したリード３が接
着剤等により貼着されている。
【００２６】前記銅箔を貼着したリード３（以下、銅箔
パターンリード１１という）の銅箔は圧延銅箔または電
解銅箔とするのがよい。 このリード３は、先端のイン
ナーリード３１と外部面を接続するためのアウターリー
ド３２とを有している。
パターンリード１１という）の銅箔は圧延銅箔または電
解銅箔とするのがよい。 このリード３は、先端のイン
ナーリード３１と外部面を接続するためのアウターリー
ド３２とを有している。
【００２７】アウターリード３２は、実装時にフィルム
から切断、あるいは接着剤を溶解等により剥離し、外部
端子と半田付等によって接続される。
から切断、あるいは接着剤を溶解等により剥離し、外部
端子と半田付等によって接続される。
【００２８】前記銅箔パターンリード１１は、その少な
くともインナーリードを除く部分の表面にＺｎを含有す
るＳｎまたはＳｎ−Ｐｂめっき層３０が形成されている
（図２参照）。
くともインナーリードを除く部分の表面にＺｎを含有す
るＳｎまたはＳｎ−Ｐｂめっき層３０が形成されている
（図２参照）。
【００２９】このようにＺｎを含有するＳｎまたはＳｎ
−Ｐｂめっきを施すことにより、ＣｕとＳｎとの反応に
よって生ずる硬い金属間化合物の形成を防止することが
でき、インナーリードの破断が防止できる。
−Ｐｂめっきを施すことにより、ＣｕとＳｎとの反応に
よって生ずる硬い金属間化合物の形成を防止することが
でき、インナーリードの破断が防止できる。
【００３０】前記Ｚｎを含有するＳｎまたはＳｎ−Ｐｂ
めっき層３０は、めっきまたは蒸着等によって被覆する
ことができる。このめっき層３０の厚さは、０．３〜
１．０μｍとするのがよい。これは、素子との接合性を
良くするためである。
めっき層３０は、めっきまたは蒸着等によって被覆する
ことができる。このめっき層３０の厚さは、０．３〜
１．０μｍとするのがよい。これは、素子との接合性を
良くするためである。
【００３１】前記ＳｎまたはＳｎ−Ｐｂめっき中のＺｎ
の含有量は、１〜３０％の範囲が好ましい。Ｚｎが１％
未満では高温保持試験での耐曲げ特性の効果があまり発
揮されない。また、３０％超ではＺｎ含有効果の向上が
見られず、５０％以上になるとギャングボンディング性
が低下する傾向がある。
の含有量は、１〜３０％の範囲が好ましい。Ｚｎが１％
未満では高温保持試験での耐曲げ特性の効果があまり発
揮されない。また、３０％超ではＺｎ含有効果の向上が
見られず、５０％以上になるとギャングボンディング性
が低下する傾向がある。
【００３２】テープキャリア１の中央部付近には半導体
素子をマウントするためのデバイスホール４が、また外
周には位置決めと送り操作を容易にするためのスプロケ
ットホール６が形成されている。
素子をマウントするためのデバイスホール４が、また外
周には位置決めと送り操作を容易にするためのスプロケ
ットホール６が形成されている。
【００３３】そして、このデバイスホール４内に突出し
ているインナーリード３１と図２に示すように半導体素
子１４の対応する各電極のバンプ１５とは接合される。
ているインナーリード３１と図２に示すように半導体素
子１４の対応する各電極のバンプ１５とは接合される。
【００３４】そして、前記インナーリード３１と、半導
体素子１４とを樹脂７で封止する。この封止用の樹脂７
は、エポキシ等が一般的に、用いられる。
体素子１４とを樹脂７で封止する。この封止用の樹脂７
は、エポキシ等が一般的に、用いられる。
【００３５】一般にテープキャリア１は図１に示す一テ
ープキャリアが連続して存在する長尺物である。
ープキャリアが連続して存在する長尺物である。
【００３６】
【実施例】以下、実施例に基づき、本発明を具体的に説
明する。 （実施例１）３５ｍｍ幅の２００ピン、ＴＡＢ用テープ
キャリアをまず製造した。フィルムベースには７５μｍ
ｔのポリイミドフィルムを、接着剤にはエポキシ系の箔
２０μｍ厚さのものを用いた。また、銅箔には２５μｍ
厚さの電解銅箔を使用した。インナーリードのＣｕ箔パ
ターンリードの幅は５０μｍ、アウターリードの銅箔パ
ターンリードの幅は１００μｍとした。また、ピッチは
それぞれ１００μｍ、２００μｍとした。
明する。 （実施例１）３５ｍｍ幅の２００ピン、ＴＡＢ用テープ
キャリアをまず製造した。フィルムベースには７５μｍ
ｔのポリイミドフィルムを、接着剤にはエポキシ系の箔
２０μｍ厚さのものを用いた。また、銅箔には２５μｍ
厚さの電解銅箔を使用した。インナーリードのＣｕ箔パ
ターンリードの幅は５０μｍ、アウターリードの銅箔パ
ターンリードの幅は１００μｍとした。また、ピッチは
それぞれ１００μｍ、２００μｍとした。
【００３７】このＴＡＢ用テープキャリアの銅箔パター
ンリードの全面にＺｎ添加の電気半田めっき浴により電
気めっきを施した。めっき液とめっき膜の組成は次の通
りである。 （２）めっき膜組成 ７０％Ｓｎ−２０％Ｐｂ−１０％Ｚｎ （３）めっき厚さ （２）の合金組成で０．８μｍ 比較のためにＺｎ無添加の８０％Ｓｎ−２０％Ｐｂめっ
き浴で０．８μｍの厚さを施した試料（比較例１）を同
時作成して評価を行った。試験結果を表１に示す。ま
た、高温保持後の曲げ試験を行った（図３参照）。
ンリードの全面にＺｎ添加の電気半田めっき浴により電
気めっきを施した。めっき液とめっき膜の組成は次の通
りである。 （２）めっき膜組成 ７０％Ｓｎ−２０％Ｐｂ−１０％Ｚｎ （３）めっき厚さ （２）の合金組成で０．８μｍ 比較のためにＺｎ無添加の８０％Ｓｎ−２０％Ｐｂめっ
き浴で０．８μｍの厚さを施した試料（比較例１）を同
時作成して評価を行った。試験結果を表１に示す。ま
た、高温保持後の曲げ試験を行った（図３参照）。
【００３８】（実施例２）実施例１と同様のパターン形
状で接着剤なしの２層ＴＡＢ用テープキャリアを製造し
評価を行なった。２層ＴＡＢ用テープキャリアの製法と
しては、電解銅箔２５μｍにポリイミドワニスをキャス
ティング（ワニスをローラーコート法等により膜形成す
る）して、ポリイミドフィルム層を形成する方法を採用
した。
状で接着剤なしの２層ＴＡＢ用テープキャリアを製造し
評価を行なった。２層ＴＡＢ用テープキャリアの製法と
しては、電解銅箔２５μｍにポリイミドワニスをキャス
ティング（ワニスをローラーコート法等により膜形成す
る）して、ポリイミドフィルム層を形成する方法を採用
した。
【００３９】デバイスホールはホトレジスト膜を形成し
て、アルカリ−ヒドラジン液でポリイミドを溶解除去後
マスクとしてのホトレジスト膜を剥膜する方法を採用し
た。比較試験は実施例１と同様にＺｎ無添加の試料で行
った（比較例２）。試験結果を表１に示す。曲げ試験は
銅箔膜が同じなので実施を省略した。
て、アルカリ−ヒドラジン液でポリイミドを溶解除去後
マスクとしてのホトレジスト膜を剥膜する方法を採用し
た。比較試験は実施例１と同様にＺｎ無添加の試料で行
った（比較例２）。試験結果を表１に示す。曲げ試験は
銅箔膜が同じなので実施を省略した。
【００４０】（実施例３〜６）実施例１および比較例１
ならびにＺｎ、ＳｎおよびＰｂの比率を下表のようにし
た試料（実施例３〜６）を常温で保管して、保管期間と
ギャングボンディング性（ＬＳＩのバンプとインナーリ
ードをヒートツールにより加熱圧接する方法）との関係
を調査し、その結果をインナーリードの引き剥し強度試
験（各試験数２０）により評価した（図４参照）。ま
た、高温保持後の曲げ試験を行った（図５参照）。
ならびにＺｎ、ＳｎおよびＰｂの比率を下表のようにし
た試料（実施例３〜６）を常温で保管して、保管期間と
ギャングボンディング性（ＬＳＩのバンプとインナーリ
ードをヒートツールにより加熱圧接する方法）との関係
を調査し、その結果をインナーリードの引き剥し強度試
験（各試験数２０）により評価した（図４参照）。ま
た、高温保持後の曲げ試験を行った（図５参照）。
【００４１】＜試験方法＞温度サイクル試験は、ＥＩＡ
Ｊ１Ｃ−１２１により、下記の条件で高温低温域を、一
定時間ずつ交互に保持し、この環境変化によって生じる
リード切れ個数を求めた。
Ｊ１Ｃ−１２１により、下記の条件で高温低温域を、一
定時間ずつ交互に保持し、この環境変化によって生じる
リード切れ個数を求めた。
【００４２】 高温側１５０℃、低温側−５０℃ 高温側保持時間： ３０分 低温側保持時間： ３０分 常温（中間温度２５℃）： ３０分 雰囲気： 空気中
【００４３】サイクル数１００〜５００後のインナーリ
ード破断発生のパッケージ数を破断率とした。試験パッ
ケージ数は各２０個とし、破断は軟Ｘ線透過法により観
察した。封止レジンはエポキシ系（熱膨張係数６．３×
１０-5／ｄｅｇ）を用いた。
ード破断発生のパッケージ数を破断率とした。試験パッ
ケージ数は各２０個とし、破断は軟Ｘ線透過法により観
察した。封止レジンはエポキシ系（熱膨張係数６．３×
１０-5／ｄｅｇ）を用いた。
【００４４】高温保持後曲げ試験は、１２０℃で５００
時間まで大気中に保持したのち、手曲げにより０．１Ｒ
曲げ試験（図６に示すように試料４０を垂直位置から
右、左に曲げ角度９０度でＡ→Ｂ→Ｃ→Ｄの順序に曲
げ、これを曲げ回数４として破断にいたるまでの回数で
示した。
時間まで大気中に保持したのち、手曲げにより０．１Ｒ
曲げ試験（図６に示すように試料４０を垂直位置から
右、左に曲げ角度９０度でＡ→Ｂ→Ｃ→Ｄの順序に曲
げ、これを曲げ回数４として破断にいたるまでの回数で
示した。
【００４５】
【００４６】以上のように、本発明のリードは、従来の
ものと比べ、かなり耐久性の優れたものであることがわ
かる。
ものと比べ、かなり耐久性の優れたものであることがわ
かる。
【００４７】
【発明の効果】本発明は以上説明したように構成されて
いるので、Ｃｕ−Ｓｎ金属間化合物の形成を抑止してイ
ンナーリードの破断および腐食環境下での腐食断線を防
ぐことができるようになった。このため、高級精密機器
を作る際も、ＴＡＢ用テープキャリアを用いて量産する
ことが可能となった。
いるので、Ｃｕ−Ｓｎ金属間化合物の形成を抑止してイ
ンナーリードの破断および腐食環境下での腐食断線を防
ぐことができるようになった。このため、高級精密機器
を作る際も、ＴＡＢ用テープキャリアを用いて量産する
ことが可能となった。
【図１】本発明のＴＡＢ用テープキャリアの部分平面図
である。
である。
【図２】本発明の銅箔パターンリードを用いて基板実装
したときの概略断面図である。
したときの概略断面図である。
【図３】実施例１について、高温保持後曲げ試験時の加
熱時間と破断までの曲げ回数との関係を示すグラフであ
る。
熱時間と破断までの曲げ回数との関係を示すグラフであ
る。
【図４】保管期間とリード１本当りの引き剥し強度との
関係を示すグラフである。
関係を示すグラフである。
【図５】実施例３〜６について、高温保持後曲げ試験時
の加熱時間と破断までの曲げ回数との関係を示すグラフ
である。
の加熱時間と破断までの曲げ回数との関係を示すグラフ
である。
【図６】高温保持後曲げ試験における曲げ回数の説明図
である。
である。
【図７】従来のインナーリードボンディングの概略断面
図である。
図である。
【図８】アウターリード曲げ加工部の説明図である。
１ ＴＡＢ用テープキャリア １１ 銅箔パターンリード １２ 表面処理層 １３ 保護層、 １４ 半導体素子 １５ バンプ ２ フィルム ３ リード ３１ インナーリード ３２ アウターリード ３２ａ アウターリード曲げ加工部 ４ デバイスホール ６ スプロケットホール ７ 封止用樹脂 ９ 基板（プリント板） １０ ポリイミドフィルム ３０ ＳｎまたはＳｎ−Ｐｂめっき層 ４０ 試料
フロントページの続き (56)参考文献 特開 平３−64939（ＪＰ，Ａ) 特開 平３−276654（ＪＰ，Ａ) 特開 平３−276738（ＪＰ，Ａ) 特開 平２−213495（ＪＰ，Ａ) 特開 平３−276739（ＪＰ，Ａ) 特開 平４−357847（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体素子取付用デバイスホールを有し、
その表面に貼り付けられたデバイスホール開口部に向っ
て伸びる銅箔パターンリードを有し、 前記半導体素子の電極と銅箔パターンリードのインナー
リードとを前記インナーリードの先端部で接合した後、
樹脂封止して実装する際に用いられるＴＡＢ用テープキ
ャリアにおいて、 前記銅箔パターンリードの少なくともインナーリードを
除く部分の表面にＺｎを含有するＳｎまたはＳｎ−Ｐｂ
めっきを有することを特徴とするＴＡＢ用テープキャリ
ア。 - 【請求項２】前記ＳｎまたはＳｎ−Ｐｂめっき中のＺｎ
の含有量は、１〜３０％の範囲である請求項１に記載の
ＴＡＢ用テープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212582A JP2553265B2 (ja) | 1991-08-26 | 1991-08-26 | Ｔａｂ用テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212582A JP2553265B2 (ja) | 1991-08-26 | 1991-08-26 | Ｔａｂ用テープキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555299A JPH0555299A (ja) | 1993-03-05 |
| JP2553265B2 true JP2553265B2 (ja) | 1996-11-13 |
Family
ID=16625090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212582A Expired - Lifetime JP2553265B2 (ja) | 1991-08-26 | 1991-08-26 | Ｔａｂ用テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553265B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4685979B2 (ja) * | 2000-02-21 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
-
1991
- 1991-08-26 JP JP3212582A patent/JP2553265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555299A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597470A (en) | Method for making a flexible lead for a microelectronic device | |
| US6329722B1 (en) | Bonding pads for integrated circuits having copper interconnect metallization | |
| US7245006B2 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| JPS6231819B2 (ja) | ||
| CN85108637A (zh) | 电子电路器件及其制造方法 | |
| KR100710090B1 (ko) | 반도체 장치용 알루미늄 리드 프레임과 제조 방법 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| JP2006114827A (ja) | 半導体装置 | |
| JP2553265B2 (ja) | Ｔａｂ用テープキャリア | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JPH0445985B2 (ja) | ||
| JP2553264B2 (ja) | Ｔａｂ用テープキャリア | |
| KR100591235B1 (ko) | 반도체 장치 | |
| JPH0590465A (ja) | 半導体装置 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JP2006352175A (ja) | 半導体集積回路装置 | |
| JPS6142941A (ja) | 半導体用リ−ドフレ−ム | |
| JP3311376B2 (ja) | バンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |