JPH061789B2 - 半導体装置用フイルムキヤリア - Google Patents
半導体装置用フイルムキヤリアInfo
- Publication number
- JPH061789B2 JPH061789B2 JP61209248A JP20924886A JPH061789B2 JP H061789 B2 JPH061789 B2 JP H061789B2 JP 61209248 A JP61209248 A JP 61209248A JP 20924886 A JP20924886 A JP 20924886A JP H061789 B2 JPH061789 B2 JP H061789B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- lead
- film carrier
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ＜従来の技術＞ 半導体素子の実装技術においては、一定水準以上の性能
を持つ製品を高速で量産するために、自動化が図られて
いる。
を持つ製品を高速で量産するために、自動化が図られて
いる。
この自動化を目的として開発されたものの一つに、長尺
のスプロケットホール付きフィルムキャリアにワイヤレ
スボンディングにより半導体素子（以下ＩＣチップとい
う）を連続的に組み込んでゆくフィルムキャリア方式
（Tape Automated Bonding（TABと略称される））があ
る。
のスプロケットホール付きフィルムキャリアにワイヤレ
スボンディングにより半導体素子（以下ＩＣチップとい
う）を連続的に組み込んでゆくフィルムキャリア方式
（Tape Automated Bonding（TABと略称される））があ
る。
このフィルムキャリア方式は、ＩＣチップ上に形成され
た微小の電極にフィルムキャリア上の対応するインナー
リードを、加熱されたボンディングツールにより熱圧着
し、インナーリードボンディング（ギャングボンディン
グ）を行う。この熱圧着操作は、ボンディングツールの
上下運動、フィルムキャリアの送りおよびＩＣチップを
列状に配置したＩＣチップホルダーの送り等を連動させ
ることにより、連続的に行われる。
た微小の電極にフィルムキャリア上の対応するインナー
リードを、加熱されたボンディングツールにより熱圧着
し、インナーリードボンディング（ギャングボンディン
グ）を行う。この熱圧着操作は、ボンディングツールの
上下運動、フィルムキャリアの送りおよびＩＣチップを
列状に配置したＩＣチップホルダーの送り等を連動させ
ることにより、連続的に行われる。
このフィルムキャリア方式に用いられるフィルムキャリ
アは、通常ポリイミド樹脂、ポリエステル樹脂等の可と
う性の絶縁フィルムにデバイスホールやスプロケットホ
ール等の必要な貫通孔を打ち抜きにより形成し、そのフ
ィルムに銅箔を貼着し、次いで該銅箔のフォトレジスト
を塗布、乾燥し所定パターンのフォトマスクを通して露
光し、現像して所定のパターン形状のフォトレジスト層
を形成した後、前記フォトレジスト層をマスクとしてエ
ッチングを行い、所望の銅箔パターンによるリードを形
成する方法により製造される。
アは、通常ポリイミド樹脂、ポリエステル樹脂等の可と
う性の絶縁フィルムにデバイスホールやスプロケットホ
ール等の必要な貫通孔を打ち抜きにより形成し、そのフ
ィルムに銅箔を貼着し、次いで該銅箔のフォトレジスト
を塗布、乾燥し所定パターンのフォトマスクを通して露
光し、現像して所定のパターン形状のフォトレジスト層
を形成した後、前記フォトレジスト層をマスクとしてエ
ッチングを行い、所望の銅箔パターンによるリードを形
成する方法により製造される。
また、ＩＣチップ上の電極上に設けられたAuバンプとAu
-Sn共晶接合せしめるために、銅箔リードの表面にSuめ
っき（通常0.1〜0.5μm厚の無電解錫めっき）が施され
ることもある。
-Sn共晶接合せしめるために、銅箔リードの表面にSuめ
っき（通常0.1〜0.5μm厚の無電解錫めっき）が施され
ることもある。
しかしながら、このようなフィルムキャリアにはＩＣパ
ッケージへの組立工程または電子部分の実用時におい
て、以下のような問題点が生じる。
ッケージへの組立工程または電子部分の実用時におい
て、以下のような問題点が生じる。
(1) リードの機械的強度が不足し、フィルムキャリア
の製造時またはＩＣパッケージの組立時の取扱いにおい
て、リードの曲りや断線が生じ、歩留りを低下させる。
の製造時またはＩＣパッケージの組立時の取扱いにおい
て、リードの曲りや断線が生じ、歩留りを低下させる。
(2) 銅箔リードに施すSnめっきは、通常厚さ0.1〜0.5
μmと薄いために、ウィスカー（「ヒゲ」と呼ばれる針
状結晶）が異常な早さで成長する（通常室内放置で２週
間以内）。
μmと薄いために、ウィスカー（「ヒゲ」と呼ばれる針
状結晶）が異常な早さで成長する（通常室内放置で２週
間以内）。
(3) リードの強度が不足し、実用時の温度サイクルに
よりリードに熱応力が付加し断線が生ずる。
よりリードに熱応力が付加し断線が生ずる。
(4) ギャングボンディング前の取扱いにおいて、リー
ドの曲り、変形が生じ易い（例えばリードの浮き上が
り、沈みこみ、横方向の移動等）。
ドの曲り、変形が生じ易い（例えばリードの浮き上が
り、沈みこみ、横方向の移動等）。
(5) 最終的な樹脂封止時に腐食生成物の作用によりリ
ードの腐食、および応力腐食破断の危険性がある。
ードの腐食、および応力腐食破断の危険性がある。
(6) フィルムと銅箔リードとの密着性が悪く、エッチ
ングによりリードを形成する際等にリードがフィルムか
ら剥離することがあり、歩留りが低下する。そのため、
フィルムキャリアのリードパターンを微細化することが
できず、高密度多ピン化に対応できない。
ングによりリードを形成する際等にリードがフィルムか
ら剥離することがあり、歩留りが低下する。そのため、
フィルムキャリアのリードパターンを微細化することが
できず、高密度多ピン化に対応できない。
このような欠点によりＩＣパッケージの信頼性の低下を
招いていた。
招いていた。
＜発明が解決しようとする問題点＞ 本発明の目的は、上述した従来技術の欠点を解消し、フ
ィルムキャリアのリードの機械的強度の増加、リードの
ウィスカーの発生防止およびリードの剥離強度の増加を
図ることによりＩＣパッケージの信頼性を向上すること
ができる半導体フィルムキャリアを提供する。
ィルムキャリアのリードの機械的強度の増加、リードの
ウィスカーの発生防止およびリードの剥離強度の増加を
図ることによりＩＣパッケージの信頼性を向上すること
ができる半導体フィルムキャリアを提供する。
＜問題点を解決するための手段＞ このような目的は、以下の本発明によって達成される。
即ち、本発明は、可とう性絶縁フィルム上に所望のパタ
ーンの導体膜を貼着し、リードを形成してなる半導体装
置用フィルムキャリアにおいて、前記導体膜は、銅箔の
表面に厚さ0.3〜５μmのNiまたはNi系合金めっきを施し
たものであることを特徴とする半導体装置用フィルムキ
ャリアを提供するものである。
ーンの導体膜を貼着し、リードを形成してなる半導体装
置用フィルムキャリアにおいて、前記導体膜は、銅箔の
表面に厚さ0.3〜５μmのNiまたはNi系合金めっきを施し
たものであることを特徴とする半導体装置用フィルムキ
ャリアを提供するものである。
この発明において、銅箔の表面に施すNi系合金めっき
は、Sn−Ni合金めっきであるのがよい。
は、Sn−Ni合金めっきであるのがよい。
また、可とう性絶縁フィルム上に所望のパターンの導体
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、前記導体膜は、銅箔の表面に厚さ
0.3〜５μmのNiまたはNi系合金めっきを施し、さらにそ
の上にSnめっきを施したものであることを特徴とする半
導体装置用フィルムキャリアを提供するものである。
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、前記導体膜は、銅箔の表面に厚さ
0.3〜５μmのNiまたはNi系合金めっきを施し、さらにそ
の上にSnめっきを施したものであることを特徴とする半
導体装置用フィルムキャリアを提供するものである。
以下、本発明の半導体装置用フィルムキャリアを添付図
面に示す好適実施例について詳細に説明する。
面に示す好適実施例について詳細に説明する。
第１図は、本発明の半導体装置用フィルムキャリア１の
部分平面図である。同図に示すように、フィルムャリア
１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステ
ル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の
可とう性、絶縁性を有する材料で構成されるフィルム２
上に所望のパターンの導体膜によるリード５が接着剤等
により貼着されている。
部分平面図である。同図に示すように、フィルムャリア
１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエステ
ル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等の
可とう性、絶縁性を有する材料で構成されるフィルム２
上に所望のパターンの導体膜によるリード５が接着剤等
により貼着されている。
フィルムキャリア１には、中央部付近にＩＣチップ９を
マウントするためのデバイスホール４が形成されている
とともに、両側端に沿ってフィルム送りのギヤー（スプ
ロケット）がかみ込むためのスプロケットホール３が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第１図には、１個のＩＣチップを装着する１単
位が部分的に示されている。
マウントするためのデバイスホール４が形成されている
とともに、両側端に沿ってフィルム送りのギヤー（スプ
ロケット）がかみ込むためのスプロケットホール３が形
成されている。なお、フィルムキャリアは通常長尺物で
あるが、第１図には、１個のＩＣチップを装着する１単
位が部分的に示されている。
このフィルムキャリア１のデバイスホール４の周囲に
は、銅箔によるリード５が互いに電気的に接続しないよ
うに形成されており、各リードの先端のインナーリード
６は、フェイスアップで位置合せしてボンディングする
ことができるようデバイスホール内に突出している。こ
のインナーリード６の先端が、第２図に示すようにＩＣ
チップ９上の対応する各電極１０にボンディングされ
る。
は、銅箔によるリード５が互いに電気的に接続しないよ
うに形成されており、各リードの先端のインナーリード
６は、フェイスアップで位置合せしてボンディングする
ことができるようデバイスホール内に突出している。こ
のインナーリード６の先端が、第２図に示すようにＩＣ
チップ９上の対応する各電極１０にボンディングされ
る。
本発明のフィルムャリア１においては、リード５を構成
する導体膜の構造に特徴を有する。第３図および第４図
は、本発明のフィルムャリアにおけるリード５の断面構
造を示す部分断面側面図である。
する導体膜の構造に特徴を有する。第３図および第４図
は、本発明のフィルムャリアにおけるリード５の断面構
造を示す部分断面側面図である。
第３図に示すように、リード５は、銅箔５１の表面に厚
さ0.3〜５μmのNiまたはNi系合金めっき層５２を形成し
たものである。また第４図に示すように、リード５は銅
箔５１の表面に厚さ0.3〜５μmのNiまたはNi系合金めっ
き層５２を形成し、さらにその上層にＩＣチップ９の電
極１０上のAuバンプ１１とAu−Sn共晶接合せしめるため
にSnめっき層５３を形成したものでもよい。このSnめっ
き層の形成はリード５の全面でも部分的（例えばインナ
ーリード６のボンディング部付近）でもよい。
さ0.3〜５μmのNiまたはNi系合金めっき層５２を形成し
たものである。また第４図に示すように、リード５は銅
箔５１の表面に厚さ0.3〜５μmのNiまたはNi系合金めっ
き層５２を形成し、さらにその上層にＩＣチップ９の電
極１０上のAuバンプ１１とAu−Sn共晶接合せしめるため
にSnめっき層５３を形成したものでもよい。このSnめっ
き層の形成はリード５の全面でも部分的（例えばインナ
ーリード６のボンディング部付近）でもよい。
なお、Snめっき層５３の厚さは特に限定されず、Auバン
プ１１との共晶接合に必要な量のSnを確保しうる程度、
例えば0.3〜1.0μm程度であればよい。
プ１１との共晶接合に必要な量のSnを確保しうる程度、
例えば0.3〜1.0μm程度であればよい。
このようなリード５のNiまたはNi系合金めっき層の厚さ
を0.3〜５μmとした理由は、厚さが0.3μm未満ではめっ
きのピンホールからの銅の拡散により表面に加熱黒点が
発生し、厚さが５μmを超えるとめっきが素材の銅より
硬い為、リードの曲げ時にクラックが発生して、ノッチ
効果によりリード折れが生じるからである。
を0.3〜５μmとした理由は、厚さが0.3μm未満ではめっ
きのピンホールからの銅の拡散により表面に加熱黒点が
発生し、厚さが５μmを超えるとめっきが素材の銅より
硬い為、リードの曲げ時にクラックが発生して、ノッチ
効果によりリード折れが生じるからである。
また、第３図に示すフィルムキャリア１において、Ni系
合金めっき層５２をSn−Ni合金めっきで構成すれば、Au
バンプ１１とのAu−Sn共晶接合が良好になされるととも
にリード５とフィルム２との接着強度が高まるのでフォ
トエッチングによりリード５を形成する際等にリード５
の剥離が生じにくくなり、リードパターンを微細なパタ
ーンとする場合に好適である。
合金めっき層５２をSn−Ni合金めっきで構成すれば、Au
バンプ１１とのAu−Sn共晶接合が良好になされるととも
にリード５とフィルム２との接着強度が高まるのでフォ
トエッチングによりリード５を形成する際等にリード５
の剥離が生じにくくなり、リードパターンを微細なパタ
ーンとする場合に好適である。
なお、リード５を形成する銅箔は純銅箔に限らず、例え
ばCu−Zn合金、Cu−Sn合金等の銅系合金の箔であっても
よい。
ばCu−Zn合金、Cu−Sn合金等の銅系合金の箔であっても
よい。
また、リード５の厚さも特に限定されない。
＜実施例＞ （実施例１） 厚さ３５μm、幅２４mmの粗化圧延銅箔の表面に厚さが
各々０，0.3，１，２，３，５，１０μmの無光沢ニッケ
ルめっきを施した導体膜を作成した。なお、ニッケルめ
っきは、低pHのワットニッケル浴を用いて行った。
各々０，0.3，１，２，３，５，１０μmの無光沢ニッケ
ルめっきを施した導体膜を作成した。なお、ニッケルめ
っきは、低pHのワットニッケル浴を用いて行った。
この導体膜を、厚さ１２５μm、幅３５mmのポリイミド
フィルム（デバイスホール、スプロケットホール付）に
エポキシ系接着剤を用いて接着した。
フィルム（デバイスホール、スプロケットホール付）に
エポキシ系接着剤を用いて接着した。
その後、フォトエッチング法により所望のリードパター
ン（２０ピン）を形成し、さらに各リードの表面全面に
0.5.μm厚の無電解錫めっきを施した。
ン（２０ピン）を形成し、さらに各リードの表面全面に
0.5.μm厚の無電解錫めっきを施した。
かくして得られたTBA用フィルムキャリアのインナーリ
ードをＩＣチップにギャングボンディングし（第２図お
よび第４図に示す状態）、次いで、エポキシ樹脂により
樹脂封止を行ってＩＣパッケージを作成した。これら各
ＩＣパッケージについて、各種性能試験を行った。その
結果を表１に示す。
ードをＩＣチップにギャングボンディングし（第２図お
よび第４図に示す状態）、次いで、エポキシ樹脂により
樹脂封止を行ってＩＣパッケージを作成した。これら各
ＩＣパッケージについて、各種性能試験を行った。その
結果を表１に示す。
表１に示すように、ニッケルめっきの厚さが0.3μm以上
でＩＣパッケージの不良発生率は1/3以下に低減し、特
にめっき厚が３μm以上では不良発生率が1/10程度まで
低減する。また、組立時のリード曲り発生率もニッケル
めっきの厚さが３μm以上で特に減少している。さら
に、ニッケルめっきを厚さ0.3μm以上施したものは、ウ
ィスカーの発生が全く見られない。
でＩＣパッケージの不良発生率は1/3以下に低減し、特
にめっき厚が３μm以上では不良発生率が1/10程度まで
低減する。また、組立時のリード曲り発生率もニッケル
めっきの厚さが３μm以上で特に減少している。さら
に、ニッケルめっきを厚さ0.3μm以上施したものは、ウ
ィスカーの発生が全く見られない。
（実施例２） 実施例１と同様の銅箔表面に厚さ0.3,1.0μmの３０％Sn
−Ni合金めっきを施した導体膜を実施例１と同様のフィ
ルムに同接着剤を用いて接着し、次いでフォトエッチン
グ法により所望のリードパターン（２０ピン）を形成し
てTBA用フィルムキャリアを得た。
−Ni合金めっきを施した導体膜を実施例１と同様のフィ
ルムに同接着剤を用いて接着し、次いでフォトエッチン
グ法により所望のリードパターン（２０ピン）を形成し
てTBA用フィルムキャリアを得た。
これらのTBA用フィルムキャリアに実施例１と同様の方
法によりＩＣチップを実装してＩＣパッケージを作成
し、これらについて同様の各種性能試験を行った。
法によりＩＣチップを実装してＩＣパッケージを作成
し、これらについて同様の各種性能試験を行った。
各種性能試験の評価結果は、いずれの項目についても実
施例１の厚さ0.3μm以上のニッケルめっきを施したもの
と同様、優れたものであったが、特にリード引き剥がし
強度が実施例１では32.5ｇであるのに対し、実施例２で
はいずれも40.5ｇであり、リードの密着性が高いことが
確認された。
施例１の厚さ0.3μm以上のニッケルめっきを施したもの
と同様、優れたものであったが、特にリード引き剥がし
強度が実施例１では32.5ｇであるのに対し、実施例２で
はいずれも40.5ｇであり、リードの密着性が高いことが
確認された。
＜発明の効果＞ 本発明の半導体装置用フィルムキャリアによれば、リー
ドを構成する導体膜を銅箔の表面に厚さ0.3〜５μmのNi
またはNi系合金めっきを施したもの、さらにはその上に
Snめっきを施したものとすることにより、以下のごとき
効果を発揮する。
ドを構成する導体膜を銅箔の表面に厚さ0.3〜５μmのNi
またはNi系合金めっきを施したもの、さらにはその上に
Snめっきを施したものとすることにより、以下のごとき
効果を発揮する。
(1) リードの機械的強度が増加することにより、加工
時の諸応力、実用時の熱応力が付加された場合でもリー
ドのねじれ、曲り等の変形やリードの破断が生じにく
く、よってＩＣパッケージの信頼性が向上する。
時の諸応力、実用時の熱応力が付加された場合でもリー
ドのねじれ、曲り等の変形やリードの破断が生じにく
く、よってＩＣパッケージの信頼性が向上する。
(2) リードにSnめっきを施す場合、ウィスカーの発生
が防止されるので、短絡事故等を防止し、ＩＣパッケー
ジの信頼性が向上する。
が防止されるので、短絡事故等を防止し、ＩＣパッケー
ジの信頼性が向上する。
(3) 銅箔の表面にSn−Ni合金めっきを施した導体膜に
よるリードとした場合には、Ｓｎ−Ｎｉ合金めっきが樹
脂との密着性が良いためにフィルムに対するリードの密
着性が高くなり、ＩＣパッケージの信頼性をより向上す
ることができるとともに、フォトエッチングによりリー
ドを形成する際に、リードの剥離が生じにくくなるた
め、リードパターンをより微細なパターンとすることが
でき、設計の範囲が広がる。
よるリードとした場合には、Ｓｎ−Ｎｉ合金めっきが樹
脂との密着性が良いためにフィルムに対するリードの密
着性が高くなり、ＩＣパッケージの信頼性をより向上す
ることができるとともに、フォトエッチングによりリー
ドを形成する際に、リードの剥離が生じにくくなるた
め、リードパターンをより微細なパターンとすることが
でき、設計の範囲が広がる。
第１図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。 第２図は、インナーリードボンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。 第３図および第４図は、各々本発明の半導体装置用フィ
ルムキャリアの部分断面側面図である。 符号の説明 １…半導体装置用フィルムキャリア、 ２…フィルム、 ３…スプロケットホール、 ４…デバイスホール、５…リード、 ５１…銅箔、 ５２…NiまたはNi系合金めっき層、 ５３…Snめっき層、 ６…インナーリード、 ９…ＩＣチップ、 １０…電極、 １１…Auバンプ
分平面図である。 第２図は、インナーリードボンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。 第３図および第４図は、各々本発明の半導体装置用フィ
ルムキャリアの部分断面側面図である。 符号の説明 １…半導体装置用フィルムキャリア、 ２…フィルム、 ３…スプロケットホール、 ４…デバイスホール、５…リード、 ５１…銅箔、 ５２…NiまたはNi系合金めっき層、 ５３…Snめっき層、 ６…インナーリード、 ９…ＩＣチップ、 １０…電極、 １１…Auバンプ
Claims (3)
- 【請求項１】可とう性絶縁フィルム上に所望のパターン
の導体膜を貼着し、リードを形成してなる半導体装置用
フィルムキャリアにおいて、 前記導体膜は、銅箔の表面に厚さ0.3〜５μmのNiまたは
Ni系合金めっきを施したものであることを特徴とする半
導体装置用フィルムキャリア。 - 【請求項２】前記Ni系合金めっきは、Sn−Ni合金めっき
である特許請求の範囲第１項に記載の半導体装置用フィ
ルムキャリア。 - 【請求項３】可とう性絶縁フィルム上に所望のパターン
の導体膜を貼着し、リードを形成してなる半導体装置用
フィルムキャリアにおいて、 前記導体膜は、銅箔の表面に厚さ0.3〜５μmのNiまたは
Ni系合金めっきを施し、さらにその上にSnめっきを施し
たものであることを特徴とする半導体用装置用フィルム
キャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61209248A JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61209248A JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365633A JPS6365633A (ja) | 1988-03-24 |
| JPH061789B2 true JPH061789B2 (ja) | 1994-01-05 |
Family
ID=16569810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209248A Expired - Fee Related JPH061789B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体装置用フイルムキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061789B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484449A (ja) * | 1990-07-27 | 1992-03-17 | Shinko Electric Ind Co Ltd | Ｔａｂテープ |
| EP0468787A3 (en) * | 1990-07-27 | 1993-08-04 | Shinko Electric Industries Co. Ltd. | Tape automated bonding in semiconductor technique |
| JP3494940B2 (ja) * | 1999-12-20 | 2004-02-09 | シャープ株式会社 | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール |
| KR100568496B1 (ko) | 2004-10-21 | 2006-04-07 | 삼성전자주식회사 | 주석-인듐 합금층을 갖는 필름 회로 기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111142A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Manufacturing method of lead wire for semiconductor device |
-
1986
- 1986-09-05 JP JP61209248A patent/JPH061789B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111142A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Manufacturing method of lead wire for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365633A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384204A (en) | Tape automated bonding in semiconductor technique | |
| JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
| JP3758610B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| US5883432A (en) | Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board | |
| JPH0158864B2 (ja) | ||
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JP3114926B2 (ja) | 配線基板のメッキ用マスキング方法 | |
| EP0468787A2 (en) | Tape automated bonding in semiconductor technique | |
| JPH0616522B2 (ja) | テ−プキヤリヤ用銅合金箔 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JPS63142644A (ja) | 半導体装置用フイルムキヤリア | |
| JPS62272546A (ja) | 半導体装置用フイルムキヤリア | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPS63133539A (ja) | 半導体装置用フイルムキヤリア | |
| JP2003347494A (ja) | リードフレーム及びその製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| KR970005714B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2553265B2 (ja) | Ｔａｂ用テープキャリア | |
| JP2553264B2 (ja) | Ｔａｂ用テープキャリア | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH06104314A (ja) | フィルムキャリア | |
| JP2002057240A (ja) | 電子部品実装用フィルムキャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |