JPS63142644A

JPS63142644A - 半導体装置用フイルムキヤリア

Info

Publication number: JPS63142644A
Application number: JP61289300A
Authority: JP
Inventors: Norio Okabe; 則夫岡部; Ryozo Yamagishi; 山岸　良三
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1986-12-04
Filing date: 1986-12-04
Publication date: 1988-06-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈従来の技術〉半導体素子の実装技術においては、一定水準以上の性能
を持つ製品を高速で量産するために、自動化が図られて
いる。

この自動化を目的として開発されたものの−っに、長尺
のスプロケットホール付きフィルムキャリアにワイヤレ
スポンディングにより半導体素子（以下ＩＣチップとい
う）を連続的に組み込んでいくフィルムキャリア方式（
Ｔａｐｅ　ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ　（ＴＡ
Ｂと略称される））がある。

近年、フィルムキャリア方式は、時計、薄型電卓、ＩＣ
カード等に用いられる半導体装置において薄型化、多ピ
ン化に好適な実装技術として注目されている。

このフィルムキャリア方式は、ＩＣチップ上に形成され
た微小の電極にフィルムキャリア上の対応するインナー
リードを、加熱されたポンディングツールにより熱圧着
し、インナーリードボンディング（ギヤングポンディン
グ）を行う。この熱圧着操作は、ポンディングツールの
上下運動、フィルムキャリアの送りおよびＩＣチップを
列状に配置したＩＣチップホルダーの送り等を連動させ
ることにより、連続的に行われる。

このフィルムキャリア方式に用いられるフィルムキャリ
アは、通常ポリイミド樹脂、ポリエステル樹脂等の可と
う性の絶縁フィルムにデバイスホールやスプロケットホ
ール等の必要な貫通孔を打抜きにより形成し、そのフィ
ルムに銅箔を貼着し、次いで該銅箔にフォトレジストを
塗布、乾燥し所定パターンのフォトマスクを通して露光
し、現像して所定のパターン形状のフォトレジスト層を
形成した後、前記フォトレジスト層をマスクとしてエツ
チングを行い、所望の銅箔パターンによるリードを形成
する方法により製造される。

また、ＩＣチップ上の電極上に設けられたＡｕバンブと
Ａｕ−５ｎ共晶接合（比較的低温で接合可能）せしめる
ために、第４図に示すように銅箔リード８の表面にＳｎ
めっき９（通常０，３〜０．８戸厚）が施されることも
ある。

しかしながら、Ｓｎめっきは、ウィスカー（「ヒゲ」と
呼ばれる針状結晶）が発生し易く、急速に成長する（通
常室内放置で２週間以内）ため、隣接リード間にて短絡
事故を生じるなど、半導体装置の信頼性を低下させる原
因となっていた。

そのため、従来ではＳｎウィスカーの発生、成長を抑制
する方法として、■Ｓｎめフき後熱処理を施す方法、ま
たは■Ｓｎめっきの代りにウィスカーの発生し難い５ｎ
−Ｐｂ合金めっきを施す方法が行われていた。

しかるに、前記■の方法では、ウィスカーの発生を完全
に防止するためには例えば１５０℃以上の高温で長時間
加熱する必要があるが、この加熱によってＳｎめっき表
面が酸化し、あるいはリード素地の銅がＳｎめフき層へ
拡散し、インナリードのポンディング性やアウターリー
ドの半田付性が低下するという欠点がある。

これを避けるために８０〜１００℃程度の低温で熱処理
することも可能であるが、この場合には目的とするウィ
スカーの発生の防止を完全に行うことはできない。

また、前記■の方法では、５ｎ−Ｐｂ合金めっきにおけ
るｐｂ含有量が少ないとウィスカーの発生を十分に防止
することができず、逆にｐｂ含有量が多いとウィスカー
発生防止にとっては好ましいが、インナーリードのポン
ディング性が低下、結局ウィスカーの発生防止と、イン
ナーリードのポンディング性の向上を両立することは困
難である。さらに、５ｎ−Ｐｂ合金めっきでは、めっき
浴組成、浴温、電解条件等の微妙な変化によりめっき層
の合金組成が変動し易く、ウィスカー発生防止とインナ
ーリードのポンディング性向上を両立する最適な合金組
成を安定的に得ることは極めて困難である。

そこで本願出願人は、昭和６１年１１月２５日付の出願
にて、銅箔リードの表面にＳｎめつき層を設け、さらに
その上層に薄いＰｂめつき層を設けてなる半導体装置用
フィルムキャリアを開示している。

この発明のフィルムキャリアは、リードの最上層がｐｂ
めっき層であるが、このｐｂめっき層の表面は経時的に
酸化、変色し易く、そのためアウターリードの半田付性
を低下させることがある。

そこで発明者は、更に研究を重ねた結果、前記ｐｂめっ
き層の上層に該ｐｂめっき層を保護するＳｎめっき層を
形成することを見い出し、本発明に至った。

〈発明が解決しようとする問題点〉本発明の目的は、上述した従来技術の欠点を解消し、フ
ィルムキャリアのアウターリードの半田付性を損なうこ
となく、リードのウィスカーの発生の防止を図ることに
より半導体装置（ＩＣパッケージ）の信頼性を向上する
ことができる半導体装置用フィルムキャリアを提供する
ことにある。

〈問題点を解決するための手段〉このような目的は、以下の本発明によって達成される。

即ち本発明は、可とう性絶縁フィルム上に所望のパター
ンの導体膜を貼着し、リードを形成してなる半導体装置
用フィルムキャリアにおいて、前記導体膜の表面に第１
Ｓｎめっき層を設け、その上層に薄いｐｂめっき層を設
け、さらにその上層に薄い第２Ｓｎめっき層を設けてな
ることを特徴とする半導体装置用フィルムキャリアを提
供するものである。

この発明において、前記第１Ｓｎめっき層の厚さは０．
３〜０．８μｓであるのがよい。

また、前記ｐｂめっき層の厚さは、前記第１Ｓｎめっき
層の厚さの１／１０以下であるのがよい。

そして、前記第２Ｓ口めっき層の厚さは０．０１〜０．
０５−であるのがよい。

以下、本発明の半導体装置用フィルムキャリアを添付図
面に示す好適実施例について詳細に説明する。

第１図は、本発明の半導体装置用フィルムキャリア１の
部分平面図である。同図に示すように、フィルムキャリ
ア１は、ポリイミド樹脂、ポリエチレン樹脂、ポリエス
テル樹脂、可とう性エポキシ樹脂等の樹脂類や、紙類等
の可とう性、絶縁性を有する材料で構成されるフィルム
２上に所望のパターンの導体膜によるリード５が接着剤
等により貼着されている。このリード５は、先端のイン
ナーリード６と、外部接続のためのアクタ−リード７と
を有している。

アウターリード７は、実装時に切断され、外部端子と半
田付等によって接続される。

フィルムキャリア１には、中央部付近にＩＣチップ１２
をマウントするためのデバイスホール４が形成されてい
るとともに、両端側に沿ってフィルム送りのギヤー（ス
プロケット）がかみ込むためのスプロケットホール３が
形成されている。なお、フィルムキャリアは通常長尺物
であるが、第１図には、１個のＩＣチップを装着する１
単位が部分的に示されている。

このフィルムキャリア１のデバイスホール４の周囲には
、銅箔（純銅箔の代りにＣｕ　−Ｚｎ合金、Ｃｕ　−Ｓ
ｎ合金のような銅系合金の箔を用いてもよい）によるリ
ード５が切断後に互いに電気的に接続しないように形成
されており、各リードの先端のインナーリード６は、フ
ェイスアップで位置合わせしてボンディングすることが
できるようデバイスホール内に突出している。このイン
ナーリード６の先端が、第２図に示すようにＩＣチップ
１２上の対応する各電極１３にボンディングされる。

本発明のフィルムキャリア１においては、り一ド５を構
成する導体膜の構造に特徴を有する。

第３図は、本発明のフィルムキャリアにおけるリード５
の断面構造を示す部分断面側面図である。

第３図に示すように、リード５は、フィルム上に貼着さ
れた銅Ｔ３８の表面にＩＣチップ１２の電極１３上のへ
ｕバンプ１４と＾ｕ−５ｎ共晶接合せしめるための第１
Ｓｎめつき層９を形成し、その上層に薄いｐｂめっき層
１０を形成し、さらにその上層に薄い第２５ｎめっき層
１１を形成したものである。

第１Ｓｎめっき層９をｐｂめっき層１０により被覆する
ことにより、第１Ｓｎめっき層のウィスカーの発生、成
長を防止することができ、さらにｐｂめっき層１０を第
２Ｓｎめっき層１１で被覆して保護することにより、ｐ
ｂめっき層１０の酸化、変色を防止することができる。

第１Ｓｎめっき層９の厚さは、特に限定されないが、好
ましくは０．３〜０．８Ｉｎ１１程度とするのがよい。

その理由は、厚さ０．３−未満であるとへｕバンブ１４
との共晶接合に必要なＳｎｉを十分に確保することがで
きずボンディング強度が低下し、また厚さが０．８−を
超えるとＳｎｉが過剰となり、ホンディング時にＡｕ−
５ｎ共晶合金が流れ出すことによる短絡事故が生じ易く
なるからである。

また、ｐｂめっき層１０の厚さは第１Ｓｎめっき層９の
厚さの１／１０以下であるのが好ましい。その理由は、
ｐｂめっき層の厚さが１／１０を超えるとｐｂ量が過剰
となり、Ａｕ−５ｎｎ共晶台によるボンディングのボン
デインク性を低下せしめるからである。

ここで、ｐｂめっき層１０の厚さの下限については特に
定めないが、第１Ｓｎめっき層９のウィスカー発生防止
に必要な厚さとして例えばＱ、Ｑ（１５−以上とするの
が好ましい。

第２Ｓ口めっき層１１の厚さは、０．０１〜０．０５−
であるのが好ましい。その理由は、第２Ｓｎめっき層の
厚さが０．０１−未満であるとｐｂめっき層の保護効果
が不十分となり、厚さが０−０５Ｐを超えるとウィスカ
ー抑制効果が不十分となるからである。

なお、第１Ｓｎめっき層９、これを被覆するｐｂめっき
層１０、およびこれを被覆する第２Ｓｎめつき層１１の
形成は、各々リード５の全面でも部分的でもよい。

例えば、インナーリードの６のポンディング部付近には
第１Ｓｎめっき層９およびその上にＰｂめつき層１０を
形成し、アウターリード７の半田付をする部分には第１
Ｓｎめっき層９、Ｐｂめつき層１０および第２Ｓｎめつ
き層１１を形成する場合が挙げられ、その他、リード５
の各部分毎に各めつき９、．１０および■１を適宜組み
合わせて設けることができる。

本発明のフィルムキャリアにおいては、第１および第２
Ｓｎめっき層９，１１は電解めっき法、無電解め）き法
を問わず、いかなるめっき法により形成してもよい。ま
た、ｐｂめっき層１０の形成についても同様であるが、
特に、ｐｂイオンおよびホウフッ化水素酸のような遊離
酸を含む水溶液中に浸漬することにより置換めっきを行
う方法を用いるのが簡便であり好ましい。

なお、本発明のフィルムキャリア１のリード５は、銅箔
８の上に第１Ｓｎめっき層９／Ｐｂめっき層１０／第２
Ｓｎめっき層１１の３層めっきが施されているが、これ
を約１００〜１５０℃で短時間（２〜１０分程度）熱処
理するとＳｎ／Ｐｂ／Ｓｎの３層が相互拡散して、第２
Ｓｎめっき層１１がｐｂリッチとなり、よって最表層の
第２Ｓｎめつき層１１のウィスカーの発生をも有効に防
止することができ好ましい。

〈実施例〉（本発明例）所望形状のデバイスホール、スプロケッホールが形成さ
れた幅３５ｍｍ、厚さ１２５−のポリイミドフィルムに
、厚さ３５−の銅箔をエポキシ系接着剤を用いて貼着し
、次いでフォトエツチング法により所望のリードパター
ン（６４ビン）を形成した。その後、無電解めっき法に
より銅箔リード上全面に厚さ０．５−の第１Ｓｎめっき
層を形成し、次いでこれをホウフッ化鉛およびホウフッ
化水素酸を含有する水溶液中に浸漬することにより第１
Ｓｎめっき層上にｐｂを置換析出させ、厚さ０．０２ｙ
ｎのｐｂめっき層を形成し、その後、再度無電解めっき
法によりｐｂめっき層表面に厚さ０．０２−の第２５ｎ
めっき層を形成して本発明のフィルムキャリアＮｏ、１
を得た。

（比較例）本発明例と同様の方法にて厚さ０，５Ｐの第１Ｓｎめり
き層のみを形成したフィルムキャリアＮｏ、２を得た。

さらにこれと同様のフィルムキャリアを１００℃および
１８０℃の温度に保フた高温層中で各々１時間熱処理し
てフィルムキャリアＮｏ、３およびＮｏ、４を得た。

また、本発明例と同様の方法にて厚さ０．５μｓの第１
Ｓｎめっき層およびその上層に厚さ０．０２−のｐｂめ
っき層を形成したフィルムキャアＮ０．５を得た。

かくして得られたフィルムキャリアＮｏ、１〜５につい
て、リード部のウィスカーの発生状況、耐変色性および
アウターリードの半田付性を調べた。その結果を下記表
１に示す。

なお、ウィスカーの発生状況は、各フィルムキャリアを
２ケ月にわたり常温大気中に放置し、常時顕微鏡観察を
行い、ウィスカー発生の有無およびその時期を調べた。

耐変色性は、各フィルムキャリアを常温大気中に２ケ月
間放置後、めっき表面を肉眼観察して変色発生の有無を
調べた。

また、アウターリードの半田付性は、初期および常温大
気中放置２ケ月経過後について調べ、ＭＩＬ法（２３０
℃±５℃、５秒間浸漬）により、下記に示すように評価
した。

く半田付性評価〉Ｏ：濡れ面積９０％以上 △：濡れ面積７０％以上、９０％未満Ｘ：濡れ面Ｍ７０％未満表　　　　　１上記表１の結果から明らかなように、本発明のフィルム
キャリア　Ｎｏ、１は、リード部にウィスカーの発生が
なく、かつアクタ−リードの半田付性も良好であること
がわかる。

特に、フィルムキャリアＮＯ６１は、ｐｂめっき層の上
層に第２Ｓｎめフき層が形成されているため、ｐｂめっ
き層の変色等が発生せず、フィルムキャリアＮ０１５と
比較した場合でも長時間経過後のアクタ−リードの半田
付性が低下していない。

〈発明の効果〉本発明の半導体装置用フィルムキャリアによれば、リー
ドを構成する導体膜の表面に第１Ｓｎめっき層を設け、
その上層に薄いｐｂめっき層を設け、さらにその上層に
薄い第２Ｓｎめフき層を設けたことにより、リードのウ
ィスカーの発生を防止することができるとともに、アウ
ターリードの半田付性を損なわず、特にｐｂめっき層の
変色、酸化等による半田付性の低下を防止することによ
って長時間経過後でも半田付性を良好に保つことができ
る。

その結果、ウィスカーによる瞬接リード間の短絡事故の
防止および半田付したアウターリードの剥離の防止によ
り、半導体装置の信頼性が格段に向上する。

【図面の簡単な説明】

第１図は、本発明の半導体装置用フィルムキャリアの部
分平面図である。第２図は、インナーリードボンディングを行った状態の
本発明の半導体装置用フィルムキャリアの部分斜視図で
ある。第３図は、本発明の半導体装置用フィルムキャリアの部
分断面側面図である。第４図は、従来の半導体装置用フィルムキャリアの部分
断面側面図である。符号の説明１・・・半導体装置用フィルムキャリア、２・・・フィ
ルム、　　　３・・・スプロケットホール、４・・・デ
バイスホール、５・・・リード、　　　　６・・・インナーリード、７
・・・アウターリード、８・・・銅箔、　　　　　９・・・第１Ｓｎめフき層、
ｔｏ−ｐｂめっき層、ｉ　ｉ−・・第２Ｓｎめフき層、
１２・・−ＩＣチップ、

Claims

【特許請求の範囲】

（１）可とう性絶縁フィルム上に所望のパターンの導体
膜を貼着し、リードを形成してなる半導体装置用フィル
ムキャリアにおいて、前記導体膜の表面に第１Ｓｎめっき層を設け、その上層
に薄いＰｂめっき層を設け、さらにその上層に薄い第２
Ｓｎめっき層を設けてなることを特徴とする半導体装置
用フィルムキャリア。
（２）前記第１Ｓｎめっき層の厚さは０．３〜０．８μ
ｍである特許請求の範囲第１項に記載の半導体装置用フ
ィルムキャリア。
（３）前記Ｐｂめっき層の厚さは、前記第１Ｓｎめっき
層の厚さの１／１０以下である特許請求の範囲第１項ま
たは第２項に記載の半導体装置用フィルムキャリア。
（４）前記第２Ｓｎめっき層の厚さは０．０１〜０．０
５μｍである特許請求の範囲第１項ないし第３項のいず
れかに記載の半導体装置用フィルムキャリア。