JPS6227733B2 - - Google Patents
Info
- Publication number
- JPS6227733B2 JPS6227733B2 JP56034939A JP3493981A JPS6227733B2 JP S6227733 B2 JPS6227733 B2 JP S6227733B2 JP 56034939 A JP56034939 A JP 56034939A JP 3493981 A JP3493981 A JP 3493981A JP S6227733 B2 JPS6227733 B2 JP S6227733B2
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- tin
- tape carrier
- lead
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H10W70/047—
-
- H05K3/3465—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は半導体用テープキヤリアに関するもの
である。 従来、フイルム上に電解銅箔又は圧延銅箔を接
着してなるテープキヤリア上に、半導体素子をろ
う接して半導体装置を構成する場合は、半田箔を
用いてろう接していた。 半田箔は、一般に50μ近い厚さであり、上記し
た銅箔よりも厚いものとなつている。このため、
半田箔を用いて微細なパターンを有するテープキ
ヤリア上に半導体素子をろう接する場合には、パ
ターン間に半田がブリツジして半導体装置の製造
を困難にすることがある。 本発明の目的は、前記した従来技術の欠点を解
消し、電気メツキ法によりテープキヤリア上にあ
らかじめ半田をメツキしておくことにより半導体
装置組立ての際、ブリツジがなく良好な特性の半
導体装置を構成することができる半導体用リード
フレームを提供することにある。 すなわち、本発明は、耐熱性プラスチツクフイ
ルム上に銅又は銅合金箔を接着してなるテープキ
ヤリア上に、電気メツキ法により鉛又は鉛を主体
とする半田層および錫又は錫を主体とする半田層
を少なくとも二層以上設け、かつ錫又は錫を主体
とする半田層を半田層全体の表面に設けたもので
ある。 ここで上記半田層は、半導体素子をろう接する
ために予め設けられるものであり、したがつて半
田層全体の組成としては熱膨張係数が半導体素子
のそれと近くなるようにすることが望ましい。 このことから、本発明では、半田層全体の組成
として、鉛が80重量％未満では熱膨張係数が大き
くなり、半導体素子の割れの原因となると共に、
鉛が98重量％を越えるとろう接性が低下するとい
う理由から、鉛が80〜98重量％の組成範囲とする
ものである。 表面に錫又は錫を主体とする半田層を設けるの
は、前記したように鉛80〜98重量％の半田層だと
変色を起こし易く、ろう接性が低下するとみられ
るからである。 なお、テープキヤリアとは、一般に耐熱性の優
れたプラスチツクフイルム上に銅又は銅合金箔を
接着剤で張り付け、さらに必要な部分のみマスク
して銅をエツチング後パターンを構成したものを
いう。 次に添付図面により本発明半導体用テープキヤ
リアの実施例について説明する。 実施例 １ 第１図において、１は耐熱性プラスチツクフイ
ルム、２は銅又は銅合金箔を示す。すなわち、第
１図は、前記フイルム１上に、銅又は銅合金箔２
（斜線で示す部分）を接着剤で張り付け、パター
ンを構成したテープキヤリアを示すものである。 第２図は、前記テープキヤリアのリード部分を
拡大したもので、第３図はその断面を示す。な
お、３は接着剤である。 第４図は、本実施例に係り、前記テープキヤリ
アの銅又は銅合金箔２上に、電気メツキ法により
純鉛からなる半田層４を19μ設け、さらにその上
に純錫からなる半田層５を1.5μ設け、半田層全
体の組成を95量％Pbとして構成した半導体用テ
ープキヤリアの断面を示す。 また、第５図は、このようにして作成したテー
プキヤリアを用いて、その半田層４，５上に半導
体素子６を350℃で加熱圧接して構成した半導体
装置を示す。 比較のため、従来例として、Pb95重量％の50
μの半田箔を用いて、同様に半導体素子を加熱圧
接して半導体装置を構成した。 つぎに、上記実施例および従来例に係る半導体
装置について、一つは夫々樹脂に埋込み断面を調
べ、パターン間の短絡と素子のぬれ性を見た。
又、−50←→150℃のヒートサイクルを200回行い、
素子の割れの有無を確認した。これらの結果は表
１に示すとおりである。 実施例 ２ 半田層４，５の組成を検討するため、鉛と錫の
メツキ厚の比を変えたり、下層である半田層４の
組成を変えたテープキヤリアを作成し、実施例１
と同様半導体素子を加熱圧接して半導体装置を構
成した。この結果は表２に示すとおりである。 なお、表１および表２において、評価は次の通
りである。 (1) 半導体素子とのぬれ性は、加熱圧接後、半導
体素子を剥離して半田のぬれ面積により評価し
た。〇：ぬれ面積80％以上。×：ぬれ面積80％
以下。ここで、経日劣化後のぬれ性とは、40
℃、70％RHで24Hr劣化後加熱圧接して調べた
ものである。 (2) パターン間のブリツジとは、半導体素子を加
熱圧接後断面を調べて、半田が隣接電極間で短
絡しているか否かで判定した。〇：良好（第５
図のような状態）。×：短絡有。 (3) ヒートサイクル試験とは、半導体素子を加熱
圧接後、−50←→150℃を１サイクルとするヒート
サイクルを200回行つた後、半導体素子に割れ
が発生するか否かで判定した。〇：割れなし。
×：割れ発生。
である。 従来、フイルム上に電解銅箔又は圧延銅箔を接
着してなるテープキヤリア上に、半導体素子をろ
う接して半導体装置を構成する場合は、半田箔を
用いてろう接していた。 半田箔は、一般に50μ近い厚さであり、上記し
た銅箔よりも厚いものとなつている。このため、
半田箔を用いて微細なパターンを有するテープキ
ヤリア上に半導体素子をろう接する場合には、パ
ターン間に半田がブリツジして半導体装置の製造
を困難にすることがある。 本発明の目的は、前記した従来技術の欠点を解
消し、電気メツキ法によりテープキヤリア上にあ
らかじめ半田をメツキしておくことにより半導体
装置組立ての際、ブリツジがなく良好な特性の半
導体装置を構成することができる半導体用リード
フレームを提供することにある。 すなわち、本発明は、耐熱性プラスチツクフイ
ルム上に銅又は銅合金箔を接着してなるテープキ
ヤリア上に、電気メツキ法により鉛又は鉛を主体
とする半田層および錫又は錫を主体とする半田層
を少なくとも二層以上設け、かつ錫又は錫を主体
とする半田層を半田層全体の表面に設けたもので
ある。 ここで上記半田層は、半導体素子をろう接する
ために予め設けられるものであり、したがつて半
田層全体の組成としては熱膨張係数が半導体素子
のそれと近くなるようにすることが望ましい。 このことから、本発明では、半田層全体の組成
として、鉛が80重量％未満では熱膨張係数が大き
くなり、半導体素子の割れの原因となると共に、
鉛が98重量％を越えるとろう接性が低下するとい
う理由から、鉛が80〜98重量％の組成範囲とする
ものである。 表面に錫又は錫を主体とする半田層を設けるの
は、前記したように鉛80〜98重量％の半田層だと
変色を起こし易く、ろう接性が低下するとみられ
るからである。 なお、テープキヤリアとは、一般に耐熱性の優
れたプラスチツクフイルム上に銅又は銅合金箔を
接着剤で張り付け、さらに必要な部分のみマスク
して銅をエツチング後パターンを構成したものを
いう。 次に添付図面により本発明半導体用テープキヤ
リアの実施例について説明する。 実施例 １ 第１図において、１は耐熱性プラスチツクフイ
ルム、２は銅又は銅合金箔を示す。すなわち、第
１図は、前記フイルム１上に、銅又は銅合金箔２
（斜線で示す部分）を接着剤で張り付け、パター
ンを構成したテープキヤリアを示すものである。 第２図は、前記テープキヤリアのリード部分を
拡大したもので、第３図はその断面を示す。な
お、３は接着剤である。 第４図は、本実施例に係り、前記テープキヤリ
アの銅又は銅合金箔２上に、電気メツキ法により
純鉛からなる半田層４を19μ設け、さらにその上
に純錫からなる半田層５を1.5μ設け、半田層全
体の組成を95量％Pbとして構成した半導体用テ
ープキヤリアの断面を示す。 また、第５図は、このようにして作成したテー
プキヤリアを用いて、その半田層４，５上に半導
体素子６を350℃で加熱圧接して構成した半導体
装置を示す。 比較のため、従来例として、Pb95重量％の50
μの半田箔を用いて、同様に半導体素子を加熱圧
接して半導体装置を構成した。 つぎに、上記実施例および従来例に係る半導体
装置について、一つは夫々樹脂に埋込み断面を調
べ、パターン間の短絡と素子のぬれ性を見た。
又、−50←→150℃のヒートサイクルを200回行い、
素子の割れの有無を確認した。これらの結果は表
１に示すとおりである。 実施例 ２ 半田層４，５の組成を検討するため、鉛と錫の
メツキ厚の比を変えたり、下層である半田層４の
組成を変えたテープキヤリアを作成し、実施例１
と同様半導体素子を加熱圧接して半導体装置を構
成した。この結果は表２に示すとおりである。 なお、表１および表２において、評価は次の通
りである。 (1) 半導体素子とのぬれ性は、加熱圧接後、半導
体素子を剥離して半田のぬれ面積により評価し
た。〇：ぬれ面積80％以上。×：ぬれ面積80％
以下。ここで、経日劣化後のぬれ性とは、40
℃、70％RHで24Hr劣化後加熱圧接して調べた
ものである。 (2) パターン間のブリツジとは、半導体素子を加
熱圧接後断面を調べて、半田が隣接電極間で短
絡しているか否かで判定した。〇：良好（第５
図のような状態）。×：短絡有。 (3) ヒートサイクル試験とは、半導体素子を加熱
圧接後、−50←→150℃を１サイクルとするヒート
サイクルを200回行つた後、半導体素子に割れ
が発生するか否かで判定した。〇：割れなし。
×：割れ発生。
【表】
【表】
【表】
なお、本発明の応用例としては、銅又は銅合金
箔と半田層との間に、Ni、Co又はそれらの合金
類をメツキしておくことにより、銅と半田の熱拡
散を抑制して耐熱性を向上させることが考えられ
る。 したがつて、本発明は銅又は銅合金箔上に直接
半田をメツキしない場合も含むものである。 又、半田層を光沢化することによりぬれ性を若
干向上させることが考えられる。 このように、本発明の半導体用テープキヤリア
は、電気メツキ法により鉛又は鉛を主体とする半
田層および錫又は錫を主体とする半田層を少なく
とも二層以上設け、かつ錫又は錫を主体とする半
田層を半田層全体の表面に設けたことから、半導
体装置の組立作業を容易にすると共に、パターン
間のブリツジをなくすことにより、微細パターン
をもつてリードを構成することができ、したがつ
て半導体装置の小型化を可能にする効果がある。
又、本発明は半導体素子の圧接作業を簡単かつ確
実に行うことができると共にブリツジの問題を解
消したことから、きわめて信頼性の高い半導体装
置を得ることができる効果がある。
箔と半田層との間に、Ni、Co又はそれらの合金
類をメツキしておくことにより、銅と半田の熱拡
散を抑制して耐熱性を向上させることが考えられ
る。 したがつて、本発明は銅又は銅合金箔上に直接
半田をメツキしない場合も含むものである。 又、半田層を光沢化することによりぬれ性を若
干向上させることが考えられる。 このように、本発明の半導体用テープキヤリア
は、電気メツキ法により鉛又は鉛を主体とする半
田層および錫又は錫を主体とする半田層を少なく
とも二層以上設け、かつ錫又は錫を主体とする半
田層を半田層全体の表面に設けたことから、半導
体装置の組立作業を容易にすると共に、パターン
間のブリツジをなくすことにより、微細パターン
をもつてリードを構成することができ、したがつ
て半導体装置の小型化を可能にする効果がある。
又、本発明は半導体素子の圧接作業を簡単かつ確
実に行うことができると共にブリツジの問題を解
消したことから、きわめて信頼性の高い半導体装
置を得ることができる効果がある。
第１図は半導体用テープキヤリアの一例を示す
正面図、第２図はその部分拡大図、第３図は第２
図の断面図、第４図は本発明の一実施例に係る半
導体用テープキヤリアの断面図、第５図は前記テ
ープキヤリアを用いて構成された半導体装置の断
面図である。 １：耐熱性プラスチツクフイルム、２：銅又は
銅合金箔、３：接着剤、４：純鉛からなる半田
層、５：純錫からなる半田層、６：半導体素子。
正面図、第２図はその部分拡大図、第３図は第２
図の断面図、第４図は本発明の一実施例に係る半
導体用テープキヤリアの断面図、第５図は前記テ
ープキヤリアを用いて構成された半導体装置の断
面図である。 １：耐熱性プラスチツクフイルム、２：銅又は
銅合金箔、３：接着剤、４：純鉛からなる半田
層、５：純錫からなる半田層、６：半導体素子。
Claims (1)
- １ 耐熱性プラスチツクフイルム上に銅又は銅合
金箔を接着してなるテープキヤリア上に、電気メ
ツキ法により鉛又は鉛を主体とする半田層および
錫又は錫を主体とする半田層を少なくとも二層以
上設け、かつ錫又は錫を主体とする半田層を半田
層全体の表面に設けると共に、半田層全体の組成
を鉛80〜98重量％の組成にしてなることを特徴と
する半導体用テープキヤリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56034939A JPS57149759A (en) | 1981-03-11 | 1981-03-11 | Tape carrier for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56034939A JPS57149759A (en) | 1981-03-11 | 1981-03-11 | Tape carrier for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57149759A JPS57149759A (en) | 1982-09-16 |
| JPS6227733B2 true JPS6227733B2 (ja) | 1987-06-16 |
Family
ID=12428148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56034939A Granted JPS57149759A (en) | 1981-03-11 | 1981-03-11 | Tape carrier for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57149759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11588453B2 (en) | 2020-04-03 | 2023-02-21 | Samsung Electronics Co., Ltd. | Signal receiver and operation method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6471591A (en) * | 1987-09-09 | 1989-03-16 | Sumitomo Spec Metals | Joining method for metal or alloy piece |
| JPH0395990A (ja) * | 1989-09-07 | 1991-04-22 | Sumitomo Special Metals Co Ltd | 電子回路基板のはんだ付け方法及び電子回路基板 |
| CN104668551B (zh) * | 2015-01-28 | 2017-01-04 | 哈尔滨工业大学深圳研究生院 | 一种用作热界面材料的双峰分布纳米银膏及其制备方法 |
-
1981
- 1981-03-11 JP JP56034939A patent/JPS57149759A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11588453B2 (en) | 2020-04-03 | 2023-02-21 | Samsung Electronics Co., Ltd. | Signal receiver and operation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57149759A (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| EP0751564A2 (en) | Ultra-thin noble metal coatings for electronic packaging | |
| JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
| USH498H (en) | Electronic component including soldered electrical leads | |
| CN100483707C (zh) | 用于半导体器件的引线框架 | |
| US7329944B2 (en) | Leadframe for semiconductor device | |
| JPS6227733B2 (ja) | ||
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP3444832B2 (ja) | 半導体装置の製造方法 | |
| US4765528A (en) | Plating process for an electronic part | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JPH04137552A (ja) | リードフレーム | |
| JPH0536754A (ja) | 半導体装置 | |
| JP2809298B2 (ja) | 表面実装用基板を用いた半導体装置 | |
| JP2654872B2 (ja) | 半導体装置 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPH08204081A (ja) | 半導体装置用リードフレーム及び半導体装置とその製造法 | |
| JPH11238840A (ja) | リードフレーム | |
| JPS61156825A (ja) | 半導体装置 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH11186483A (ja) | 半導体装置用リードフレーム |