JP3566269B2 - リードフレーム及びその製造方法、及び半導体装置。 - Google Patents

リードフレーム及びその製造方法、及び半導体装置。 Download PDF

Info

Publication number
JP3566269B2
JP3566269B2 JP2002166898A JP2002166898A JP3566269B2 JP 3566269 B2 JP3566269 B2 JP 3566269B2 JP 2002166898 A JP2002166898 A JP 2002166898A JP 2002166898 A JP2002166898 A JP 2002166898A JP 3566269 B2 JP3566269 B2 JP 3566269B2
Authority
JP
Japan
Prior art keywords
lead frame
copper oxide
copper
layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002166898A
Other languages
English (en)
Other versions
JP2004014842A (ja
Inventor
孝弘 百合野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002166898A priority Critical patent/JP3566269B2/ja
Priority to US10/336,716 priority patent/US20030227073A1/en
Priority to TW092100434A priority patent/TWI231019B/zh
Priority to KR1020030002939A priority patent/KR100541581B1/ko
Publication of JP2004014842A publication Critical patent/JP2004014842A/ja
Application granted granted Critical
Publication of JP3566269B2 publication Critical patent/JP3566269B2/ja
Priority to US12/856,730 priority patent/US8940583B2/en
Priority to US13/660,758 priority patent/US20130043577A1/en
Priority to US13/660,746 priority patent/US8664046B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にリードフレーム上に搭載された半導体素子を樹脂封止して形成される半導体装置に関する。
【０００２】
【従来の技術】
図１は従来のリードフレームを用いた半導体装置の断面図である。図１に示す半導体装置１は、半導体チップが封止された樹脂封止部から多数のリード端子が延出した、いわゆるリードタイプのパッケージである。
【０００３】
図１において、半導体チップ２はリードフレーム３のダイステージ４上にダイス付材５により固定される。半導体チップ２の電極はボンディングワイヤ６によりインナリード７に接続され、半導体チップ２、ダイステージ４、ボンディングワイヤ６及びインナリード７は、封止樹脂８により封止される。封止樹脂８からは外部接続用端子としてアウタリード９が延出する。
【０００４】
一般的に、リードフレームは銅合金の板をスタンピングやエッチング等で加工してパターン化することにより形成される。銅合金板をパターン化した後、ワイヤ付けを容易にするためにインナリードの先端に銀（Ａｇ）メッキが施される。場合により、リードフレーム全体に有機系の変色防止剤が塗布される。リードフレーム用の銅（Ｃｕ）合金には添加元素として亜鉛（Ｚｎ）、鉛（Ｐｂ）、クロム（Ｃｒ）等が含まれる。
【０００５】
【発明が解決しようとする課題】
上述の半導体装置１の製造工程において、リードフレーム３の表面は、ワイヤボンディング工程等の加熱工程において熱酸化する。すなわち、リードフレーム３が加熱されると、表面に酸化銅の薄い膜が形成される。この際、銅合金中の微量の添加元素が酸化銅の層と基材との境界付近に析出して濃化する現象が生じる。このように添加元素が濃化した部分は比較的脆い性質を有する。すなわち、銅合金の基材が熱酸化すると、表面の酸化銅層と内部の基材との間に脆弱な層が形成される。
【０００６】
また、リードフレーム３の表面に塗布された変色防止剤も、ワイヤボンディング工程等の加熱工程において熱酸化膜が形成される際に、変色防止剤中の一部の元素は、素材の銅と酸化銅の膜の境界付近に脆弱な層を形成する。
【０００７】
上述のように脆弱な層が形成されたリードフレーム３を樹脂封止して形成した半導体装置を実装基板等に搭載する際に、半導体装置がハンダリフロー工程で加熱されると、脆弱な層において熱応力等により亀裂が生じる。その亀裂に封止樹脂中の水分が水蒸気となって進入すると、図２に示すようにリードフレーム３（ダイステージ４の素材の銅合金）と封止樹脂８（ダイステージ４の表面の酸化銅層）との間に剥離が生じ、パッケージ膨れや内部クラック等の不具合が発生する。このような不具合は、鉛フリーハンダを使用することにより実装温度が上昇すると、より顕著に表れる傾向がある。
【０００８】
また、第２酸化銅（ＣｕＯ）の針状結晶を銅合金の表面に形成する黒化処理において本発明と同様な効果を得られる場合があるが、第２酸化銅の出来上がり状態により、完成した半導体装置をハンダリフローした場合に酸化銅と銅合金の基材間で剥離を生じる場合もあり、外観上それらは区別できない。
【０００９】
本発明は上記の点に鑑みてなされたものであり、銅合金リードフレームを用いた半導体装置において、リードフレームの表面近傍で生じる剥離を防止することができるリードフレーム及びその製造方法及びそのようなリードフレームを用いた半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１１】
請求項１記載の発明は、銅合金よりなる基材により形成されたリードフレームであって、 該基材の表面に最外層として強酸化剤の溶液との接触により酸化銅層が形成され、該酸化銅層は第１酸化銅（Ｃｕ2Ｏ）を主成分とする第１酸化銅（Ｃｕ2Ｏ）と第２酸化銅（ＣｕＯ）とからなり、該酸化銅層の厚さは１０〜１０００オングストロームであることを特徴とするものである。
【００１２】
請求項２記載の発明は、リードフレームの製造方法であって、銅合金よりなる基材を所定の形状に加工し、部分メッキ後、該基材を強酸化剤の溶液に浸漬して基材の表面に第１酸化銅（Ｃｕ2Ｏ）を主成分とする第１酸化銅（Ｃｕ2Ｏ）と第２酸化銅（ＣｕＯ）とからなり厚みが１０〜１０００オングストロームの酸化銅層を最外層として形成することを特徴とするものである。
【００１３】
請求項３記載の発明は、請求項２記載のリードフレームの製造方法であって、前記基材を強酸化剤の溶液に浸漬する時間を調整し、前記酸化銅層が針状結晶化する前に前記基材を強酸化剤の溶液中から取り除くことを特徴とするものである。
【００１４】
請求項４記載の発明は、銅合金よりなる基材の表面に第１酸化銅（Ｃｕ 2 Ｏ）を主成分とする第１酸化銅（Ｃｕ 2 Ｏ）と第２酸化銅（ＣｕＯ）とからなり厚みが１０〜１０００オングストロームの酸化銅層が、強酸化剤の溶液との接触により最外層に形成されたリードフレームと、該リードフレームの所定の部位に搭載された半導体素子と、該半導体素子を封止する封止樹脂と、を有することを特徴とするものである。
【００１５】
上述の手段を講じることにより以下のような作用・効果を得ることができる。
【００１６】
請求項１、２及び４記載の発明によれば、リードフレームの基材上に予め酸化銅層が形成されているので、半導体装置の製造工程において、リードフレームの基材の熱酸化が抑えられて、熱酸化に伴い形成される脆弱な層が基材中に形成されることがない。したがって、樹脂封止後に半導体装置が加熱されても、脆弱な層に起因するパッケージ膨れや割れを防止することができる。
【００１７】
請求項３記載の発明によれば、リードフレームを強酸化剤の溶液に浸漬するだけで酸化銅層を形成することができ、製造コストの上昇を抑えることができる。
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００１８】
図３は本発明の実施の形態による半導体装置に用いられるリードフレーム１０の平面図であり、図４は図３に示すリードフレーム１０のダイステージ１１の一部の拡大断面図である。
【００１９】
本発明による半導体装置に用いるリードフレーム１０は、従来のリードフレームと同様に基材としての銅合金板を加工してパターン化することにより形成される。一例として、リードフレーム用の銅合金には添加元素として微量の亜鉛（Ｚｎ）、鉛（Ｐｂ）、クロム（Ｃｒ）等が含まれる。銅合金板のパターン化は、従来と同様にスタンピングやエッチング等の周知の技術により行われる。銅合金板をパターン化してリードフレーム１０の形状に加工した後、インナリード１２の先端に銀（Ａｇ）メッキを施す。ここまでは、従来のリードフレームと同じ工程で行われる。
【００２０】
従来のリードフレームでは銀メッキ後に有機系の変色防止剤が塗布される場合があるが、本発明によるリードフレーム１０は、表面の変色防止剤を除去して、酸化銅の薄い層が形成される。すなわち、従来のリードフレームは素材である銅合金の上に変色防止剤が塗布されてリードフレームとして完成するのに対し、本発明によるリードフレーム１０は、素材である銅合金を後述する特別な方法により酸化して表面に最外層として酸化銅層１４を形成したものである（図４参照）。
【００２１】
以上のように、リードフレーム１０の表面、特にダイステージ１１の表面に酸化銅層１４を形成してリードフレームが完成する。その後、リードフレーム１０は半導体装置の製造に用いられる。
【００２２】
本実施の形態による半導体装置は、図１に示す半導体装置と基本的な構成は同じであり、リードフレーム１０に酸化銅層１４が形成されている点が異なる。図５はリードフレーム１０のダイステージ１１に半導体チップ２を搭載してワイヤボンディングを行った状態を示す平面図である。図６はダイステージ１１上に搭載された半導体チップを示す拡大側面図である。
【００２３】
半導体装置の製造工程では、まずリードフレーム１０のダイステージ１１上にダイス付材５を介して半導体チップ２が搭載される。そして、半導体チップ２の電極と、インナリード１２の銀メッキを施した部分とをボンディングワイヤ６で接続する。その後、ダイステージ１１、半導体チップ２、ボンディングワイヤ６及びインナリード１２を封止樹脂８で封止する。
【００２４】
本実施の形態による半導体装置は、基材の表面に酸化銅層１４が形成されたリードフレーム１０を用いている。このため、ワイヤボンディング工程においてリードフレーム１０が加熱されても、リードフレーム１０の基材中の銅が著しく熱酸化することはない。したがって、熱酸化時に基材中の添加元素が濃化して基材の銅合金と酸化銅層との間に形成される脆弱な層は存在せず、この脆弱な層に起因するパッケージ膨れや割れを防止することができる。
【００２５】
ここで、本実施の形態による酸化銅層１４の形成工程及びその作用について、図７を参照しながら説明する。図７は酸化銅層１４を形成した場合としない場合とを比較して説明する図である。
【００２６】
図７において、（Ａ）は酸化銅層を形成しない場合についてリードフレームの表面近傍の状態変化を示し、（Ｂ）は本実施の形態による酸化銅層１４を形成した場合についてリードフレームの表面近傍の状態変化を示す。
【００２７】
まず、銅合金板よりなる基材２１をパターン化してリードフレームの形状に加工する。この状態では（ａ）に示すようにリードフレームの表面に基材２１の銅合金が露出している。
【００２８】
次に、本実施の形態によるリードフレーム１０には、（ｂ）に示すように酸化処理が施される。当然ながら、酸化銅層を形成しない場合（Ａ）ではこの処理は行われない。酸化処理は、リードフレーム１０を強酸化剤の溶液に浸漬することにより行われる。この結果、基材２１の銅が強酸化剤により酸化されて酸化銅層１４が形成される。酸化銅層１４は主に第１酸化銅（Ｃｕ２Ｏ）であるが、第２酸化銅（ＣｕＯ）も含まれる。
【００２９】
強酸化剤の溶液による酸化では、酸化銅層１４と基材２１の銅合金との間には添加元素の析出はみられず、添加元素の濃化による脆弱な層は形成されない。また、基材の表面に変色防止剤が塗布されていても前処理溶液または、強酸化剤の溶液に溶解してしまうため、変色防止剤の成分が基材中に含まれることはなく、脆弱な層を形成することはない。
【００３０】
ここで、例えば銅合金を強酸化剤の溶液に浸漬して酸化銅層を形成する処理として、いわゆる黒化処理がある。黒化処理は銅合金の表面に第２酸化銅（ＣｕＯ）の針状結晶層を形成する処理であり、第２酸化銅（ＣｕＯ）の針状結晶層が黒色であるため、黒化処理と称される。一般的に黒化処理は樹脂と銅材との密着性を増すために行われる処理であり、リードフレームの表面を針状にすることにより封止樹脂との密着性を増すものである。
【００３１】
黒化処理に用いられる強酸化剤の溶液は、例えば亜塩素酸ナトリウム、水酸化ナトリウム、ペルオキソ二硫酸カリウムとの混合溶液である。このような混合溶液に１００℃前後で３〜１０分間浸漬することにより第２酸化銅（ＣｕＯ）の針状結晶層が形成される。
【００３２】
本実施の形態において基材２１上に形成される酸化銅層１４も、上述の黒化処理用の強酸化剤の混合溶液を用いて形成できるが、酸化銅層１４は針状結晶層ではない。すなわち、黒化処理では表面の酸化銅層が第２酸化銅（ＣｕＯ）による針状結晶層となるまで強酸化剤の混合溶液中で反応させるが、本実施の形態における酸化銅層１４は、主に第１酸化銅（Ｃｕ２Ｏ）であり、第２酸化銅（ＣｕＯ）による針状結晶層が形成される前に、リードフレームを強酸化剤の混合溶液中から取り除いてしまう。
【００３３】
したがって、本実施の形態における酸化処理の時間は、黒化処理のための処理時間より大幅に短い。また、黒化処理を施したリードフレームの最外層は第２酸化銅（ＣｕＯ）の針状結晶層であるが、本実施の形態によるリードフレーム１０は針状結晶層ではない酸化銅層１４が最外層となる。さらに、本実施の形態における酸化銅層１４の厚みは、黒化処理による針状結晶層の厚みより大幅に薄く、１０〜１０００オングストローム程度の厚みで十分である。
【００３４】
以上のように、本実施の形態における酸化銅層１４は、強酸化剤の溶液にリードフレームを短時間浸漬するだけで形成できるので、リードフレームの製造コストをあまり上昇させることなく、容易に酸化銅層を形成することができる。また、酸化銅層１４は厚みが非常に薄くてよく、安定した第１酸化銅（Ｃｕ２Ｏ）の層として形成することができる。
【００３５】
次に、リードフレームを用いて半導体装置を形成する際、ワイヤボンディング工程においてリードフレームは加熱される。この際、図７（ｃ）に示すように、酸化銅層が形成されていない場合（Ａ）は、露出した基材２１の銅が熱酸化されて酸化銅層２２が形成される。一方、上述の酸化処理工程において酸化銅層１４が形成されている場合（Ｂ）では、すでに基材２１の表面が酸化銅層１４で覆われているため、加熱による酸化銅層の形成が起こりにくくなる。
【００３６】
ここで、露出した基材２１の銅が熱酸化されて酸化銅層２２が形成される際（（Ａ）の場合）、基材２１中の添加元素が酸化銅層２２と基材２１との間に析出して濃化し、濃化層２３が形成される。この濃化層２３が上述の脆弱な層である。一方、酸化銅層１４が形成されている場合（（Ｂ）の場合）には、熱酸化を抑えられて、濃化層２３も形成されない。
【００３７】
ワイヤボンディング後に半導体チップの樹脂封止が行われる。半導体チップ２はリードフレーム１０のダイステージ１１に搭載して固定されてり、半導体チップ２と共にダイステージ１１も封止樹脂８により封止される。したがって、図７（ｄ）に示すように、（Ａ）の場合は酸化銅層２２が封止樹脂８で覆われることとなり、本実施の形態によるリードフレームを用いた場合（（Ｂ）の場合）は酸化処理により強制的に形成した酸化銅層１４が封止樹脂８により覆われることとなる。
【００３８】
樹脂封止が終了すると半導体装置は完成するが、この時点では、（Ａ）の場合でも（Ｂ）の場合でも半導体装置は正常に機能し、問題は発生しない。このため、半導体装置は使用されるまで保管されることとなる。半導体装置が保管される間に、封止樹脂は周囲の雰囲気から水分を吸収する。
【００３９】
その後、半導体装置を用いて製品を製造する際には、半導体装置を実装基板等に実装する。半導体装置の実装にはハンダ実装が用いられることが多い。特にリード端子タイプの半導体装置は、アウタリードを実装基板の電極パッドにハンダ接合して実装される。この際、半導体装置にはハンダリフローの熱が加わる。特に鉛フリーハンダは融点が高いため、加熱温度は２３０〜２４０℃程度になる。
【００４０】
半導体装置がこのような温度に加熱されると、濃化層２３が形成された（Ａ）の場合、半導体装置内（封止樹脂内）に発生する熱応力が増大し、脆弱な濃化層２３に小さな亀裂が生じることがある。このような亀裂に封止樹脂が吸収した水分が水蒸気となって入りこむと、図７（ｅ）に示すように、濃化層２３において剥離が生じ、その部分の封止樹脂が膨らんだり、割れてしまったりするといった不具合が発生する。
【００４１】
一方、本実施の形態において酸化銅１４層が形成されて濃化層２３の形成が防止された半導体装置（（Ｂ）の場合）では、脆弱な層が存在しないためリードフレーム１０と封止樹脂８との境界近傍で亀裂や剥離は生じることはなく、パッケージ膨れや割れといった問題は生じない。
【００４２】
本発明者等は、上述の実施の形態による酸化銅層１４が形成されたリードフレームの基材２１（（Ｂ）の場合）と、熱酸化により酸化銅層２２が形成されたリードフレームの基材２１（（Ａ）の場合）とを製造し、酸化銅層のテープ剥離試験を行った。
【００４３】
リードフレームを２５０℃に加熱したヒータブロック上に３分間載置してから、酸化銅層１４及び２２にテープを貼り付けて引き剥がしたところ、熱酸化膜２２は５個の試料の全てにおいて酸化銅層２２が基材１から剥がれてしまった。これに対し、本実施の形態による酸化銅層１４は、５個の試料のうち酸化銅層１４の剥離は一つも発生しなかった。したがって、本実施の形態による酸化銅層１４は、熱酸化による酸化銅層２２より強固にリードフレームの基材２１に結合していることが証明された。
【００４４】
以上のように、本実施の形態による酸化銅層１４が形成されたリードフレーム１０を用いることにより、半導体装置の基板実装時の加熱に起因するパッケージ膨れや割れを防止することができる。特に、鉛フリーハンダを用いる実装のよううに２３０〜２４０℃の高温でハンダリフローを行う場合でも、パッケージ膨れや割れを防止することができる。
【００４５】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。請求項１、２及び４記載の発明によれば、リードフレームの基材上に予め酸化銅層が形成されているので、半導体装置の製造工程において、リードフレームの基材が著しく熱酸化することがなく、熱酸化に伴い形成される脆弱な層が基材中に形成されることがない。したがって、樹脂封止後に半導体装置が加熱されても、脆弱な層に起因するパッケージ膨れや割れを防止することができる。
【００４６】
請求項３記載の発明によれば、リードフレームを強酸化剤の溶液に浸漬するだけで酸化銅層を形成することができ、製造コストの上昇を抑えることができる。
【図面の簡単な説明】
【図１】従来のリードフレームを用いた半導体装置の断面図である。
【図２】図１に示す半導体装置において、ダイステージと封止樹脂との間に剥離が生じた状態を示す断面図である。
【図３】本発明の実施の形態による半導体装置に用いられるリードフレームの平面図である。
【図４】図３に示すリードフレームのダイステージの一部の拡大断面図である。
【図５】ダイステージに半導体チップを搭載してワイヤボンディングを行った状態を示す平面図である。
【図６】ダイステージ上に搭載された半導体チップを示す拡大側面図である。
【図７】酸化銅層を形成した場合としない場合とを比較して説明するための図である。
【符号の説明】
２ 半導体チップ
５ ダイス付材
６ ボンディングワイヤ
８ 封止樹脂
１０ リードフレーム
１１ ダイステージ
１２ インナリード
１３ アウタリード
１４ 酸化銅層
２１ 基材
２３ 濃化層

Claims (4)

  1. 銅合金よりなる基材により形成されたリードフレームであって、
    該基材の表面に最外層として強酸化剤の溶液との接触により酸化銅層が形成され、該酸化銅層は第１酸化銅（Ｃｕ2Ｏ）を主成分とする第１酸化銅（Ｃｕ2Ｏ）と第２酸化銅（ＣｕＯ）とからなり、該酸化銅層の厚さは１０〜１０００オングストロームであることを特徴とするリードフレーム。
  2. リードフレームの製造方法であって、
    銅合金よりなる基材を所定の形状に加工し、部分メッキ後、
    該基材を強酸化剤の溶液に浸漬して基材の表面に第１酸化銅（Ｃｕ2Ｏ）を主成分とする第１酸化銅（Ｃｕ2Ｏ）と第２酸化銅（ＣｕＯ）とからなり厚みが１０〜１０００オングストロームの酸化銅層を最外層として形成する
    ことを特徴とするリードフレームの製造方法。
  3. 請求項２記載のリードフレームの製造方法であって、
    前記基材を強酸化剤の溶液に浸漬する時間を調整し、前記酸化銅層が針状結晶化する前に前記基材を強酸化剤の溶液中から取り除くことを特徴とするリードフレームの製造方法。
  4. 銅合金よりなる基材の表面に第１酸化銅（Ｃｕ2Ｏ）を主成分とする第１酸化銅（Ｃｕ2Ｏ）と第２酸化銅（ＣｕＯ）とからなり厚みが１０〜１０００オングストロームの酸化銅層が、強酸化剤の溶液との接触により最外層に形成されたリードフレームと、
    該リードフレームの所定の部位に搭載された半導体素子と、
    該半導体素子を封止する封止樹脂と、
    を有することを特徴とする半導体装置。
JP2002166898A 2002-06-07 2002-06-07 リードフレーム及びその製造方法、及び半導体装置。 Expired - Lifetime JP3566269B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002166898A JP3566269B2 (ja) 2002-06-07 2002-06-07 リードフレーム及びその製造方法、及び半導体装置。
US10/336,716 US20030227073A1 (en) 2002-06-07 2003-01-06 Lead frame and manufacturing method thereof and a semiconductor device
TW092100434A TWI231019B (en) 2002-06-07 2003-01-09 Lead frame and manufacturing method thereof and a semiconductor device
KR1020030002939A KR100541581B1 (ko) 2002-06-07 2003-01-16 리드 프레임과 그 제조 방법 및 반도체 장치
US12/856,730 US8940583B2 (en) 2002-06-07 2010-08-16 Manufacturing method of a lead frame
US13/660,758 US20130043577A1 (en) 2002-06-07 2012-10-25 Manufacturing method thereof and a semiconductor device
US13/660,746 US8664046B2 (en) 2002-06-07 2012-10-25 Manufacturing method thereof and a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166898A JP3566269B2 (ja) 2002-06-07 2002-06-07 リードフレーム及びその製造方法、及び半導体装置。

Publications (2)

Publication Number Publication Date
JP2004014842A JP2004014842A (ja) 2004-01-15
JP3566269B2 true JP3566269B2 (ja) 2004-09-15

Family

ID=29706739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166898A Expired - Lifetime JP3566269B2 (ja) 2002-06-07 2002-06-07 リードフレーム及びその製造方法、及び半導体装置。

Country Status (4)

Country Link
US (4) US20030227073A1 (ja)
JP (1) JP3566269B2 (ja)
KR (1) KR100541581B1 (ja)
TW (1) TWI231019B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
JP2006108279A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd リードフレームとその製造方法
JP2013004778A (ja) 2011-06-17 2013-01-07 Toshiba Corp 半導体記憶装置
MY181388A (en) * 2015-09-30 2020-12-21 Namics Corp Roughened copper foil, copper clad laminate, and printed circuit board

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139050A (ja) 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
US4715892A (en) * 1986-03-12 1987-12-29 Olin Corporation Cermet substrate with glass adhesion component
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
DE69112181T2 (de) * 1990-11-30 1996-05-09 Toppan Printing Co Ltd Verfahren zur Herstellung einer Mehrschichtverdrahtungsplatine.
JPH05243470A (ja) 1991-06-20 1993-09-21 Toshiba Corp リードフレーム及びその製造方法
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5402006A (en) * 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3400186B2 (ja) * 1995-05-01 2003-04-28 三井金属鉱業株式会社 多層プリント配線板およびその製造方法
JPH0955464A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP3594724B2 (ja) 1995-09-29 2004-12-02 大日本印刷株式会社 リードフレームの部分貴金属めっき方法
JP3080892B2 (ja) * 1996-02-28 2000-08-28 日鉱金属株式会社 銅リードフレームを用いた信頼性の高い薄型プラスチック半導体パッケージ
JPH10189857A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp レジンモールド半導体装置およびその製造方法
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH1197609A (ja) 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
US6120639A (en) * 1997-11-17 2000-09-19 Macdermid, Incorporated Method for the manufacture of printed circuit boards
JPH11243171A (ja) 1998-02-24 1999-09-07 Nippon Mining & Metals Co Ltd リードフレーム用銅合金
JP2000068303A (ja) 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
JP2002060967A (ja) * 2000-08-23 2002-02-28 Mec Kk 銅または銅合金の表面処理法
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。

Also Published As

Publication number Publication date
US8664046B2 (en) 2014-03-04
TW200308069A (en) 2003-12-16
US20030227073A1 (en) 2003-12-11
US8940583B2 (en) 2015-01-27
KR100541581B1 (ko) 2006-01-11
US20100310781A1 (en) 2010-12-09
KR20030095195A (ko) 2003-12-18
JP2004014842A (ja) 2004-01-15
US20130045329A1 (en) 2013-02-21
US20130043577A1 (en) 2013-02-21
TWI231019B (en) 2005-04-11

Similar Documents

Publication Publication Date Title
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
US7511232B2 (en) Substrate for mounting electronic part and electronic part
JP3062086B2 (ja) Ｉｃパッケージ
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8664046B2 (en) Manufacturing method thereof and a semiconductor device
JP2008098478A (ja) 半導体装置及びその製造方法
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
JPH0445985B2 (ja)
JP2001060760A (ja) 回路電極およびその形成方法
JP2006245478A (ja) 半導体装置
JPH09148509A (ja) 半導体装置用リードフレーム及びその表面処理方法
JP6863819B2 (ja) リードフレーム及びその製造方法
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP4931835B2 (ja) 半導体装置
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH10289973A (ja) リードフレームの表面処理方法
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JP2743567B2 (ja) 樹脂封止型集積回路
JPS6347343B2 (ja)
JPS63197363A (ja) 半導体装置の製造方法
JPS60143636A (ja) 電子部品
JPH11251484A (ja) チップサイズ型半導体装置
JPS60143637A (ja) 電子部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Ref document number: 3566269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term