KR100541581B1 - 리드 프레임과 그 제조 방법 및 반도체 장치 - Google Patents

리드 프레임과 그 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100541581B1
KR100541581B1 KR1020030002939A KR20030002939A KR100541581B1 KR 100541581 B1 KR100541581 B1 KR 100541581B1 KR 1020030002939 A KR1020030002939 A KR 1020030002939A KR 20030002939 A KR20030002939 A KR 20030002939A KR 100541581 B1 KR100541581 B1 KR 100541581B1
Authority
KR
South Korea
Prior art keywords
copper oxide
lead frame
oxide layer
layer
semiconductor device
Prior art date
Application number
KR1020030002939A
Other languages
English (en)
Other versions
KR20030095195A (ko
Inventor
유리노다카히로
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030095195A publication Critical patent/KR20030095195A/ko
Application granted granted Critical
Publication of KR100541581B1 publication Critical patent/KR100541581B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 동합금 리드 프레임을 이용한 반도체 장치에 있어서, 리드 프레임의 표면 근방에서 발생하는 박리를 방지할 수 있는 리드 프레임 및 그 제조 방법 및 이와 같은 리드 프레임을 이용한 반도체 장치를 제공하는 것을 과제로 한다.
동합금으로 이루어지는 기재(基材)(21)를 리드 프레임의 형상으로 가공한다. 기재(21)를 강산화제의 용액에 침지(浸漬)하여 기재(21)의 표면에 침상(針狀) 결정 이외의 산화동층(酸化銅層)(14)을 최외층으로서 형성한다. 리드 프레임(21)에 반도체 칩(2)을 탑재하고, 밀봉 수지(8)에 의해 밀봉한다.
강산화제, 리드 프레임, 침상 결정

Description

리드 프레임과 그 제조 방법 및 반도체 장치{LEAD FRAME AND METHOD OF MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE}
도 1은 종래의 리드 프레임을 이용한 반도체 장치의 단면도.
도 2는 도 1에 나타낸 반도체 장치에서 다이 스테이지와 밀봉 수지와의 사이에 박리가 발생한 상태를 나타낸 단면도.
도 3은 본 발명의 실시예에 의한 반도체 장치에 이용되는 리드 프레임의 평면도.
도 4는 도 3에 나타낸 리드 프레임의 다이 스테이지의 일부의 확대 단면도.
도 5는 다이 스테이지에 반도체 칩을 탑재하여 와이어 본딩을 한 상태를 나타낸 평면도.
도 6은 다이 스테이지 상에 탑재된 반도체 칩을 나타낸 확대 측면도.
도 7은 산화동층(酸化銅層)을 형성한 경우와 형성하지 않는 경우를 비교하여 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
2 : 반도체 칩
5 : 다이스 부재
6 : 본딩 와이어
8 : 밀봉 수지
10 : 리드 프레임
11 : 다이 스테이지
12 : 인너 리드
13 : 아우터 리드
14 : 산화동층(酸化銅層)
21 : 기재(基材)
23 : 농화층(濃化層)
본 발명은 반도체 장치에 관한 것으로, 특히 리드 프레임 상에 탑재된 반도체 소자를 수지 밀봉하여 형성되는 반도체 장치에 관한 것이다.
도 1은 종래의 리드 프레임을 이용한 반도체 장치의 단면도이다. 도 1에 나타낸 반도체 장치(1)는 반도체 칩이 밀봉된 수지 밀봉부로부터 다수의 리드 단자가 뻗어나온 소위 리드 타입의 패키지다.
도 1에서, 반도체 칩(2)은 리드 프레임(3)의 다이 스테이지(4) 상에 다이스 부재(5)에 의해 고정된다. 반도체 칩(2)의 전극은 본딩 와이어(6)에 의해 인너 리드(7)에 접속되고, 반도체 칩(2), 다이 스테이지(4), 본딩 와이어(6) 및 인너 리드(7)는 밀봉 수지(8)에 의해 밀봉된다. 밀봉 수지(8)로부터는 외부 접속용 단 자로서 아우터 리드(9)가 뻗어나온다.
일반적으로, 리드 프레임은 동합금의 판을 스탬핑이나 에칭 등으로 가공하여 패턴화함으로써 형성된다. 동합금판을 패턴화한 후, 와이어 부착을 용이하게 하기 위해서 인너 리드의 선단에 은(Ag) 도금이 실시된다.
경우에 따라서, 리드 프레임 전체에 유기계의 변색 방지제가 도포된다. 리드 프레임용의 동(Cu)합금에는 첨가 원소로서 아연(Zn), 납(Pb), 크롬(Cr) 등이 포함된다.
상술의 반도체 장치(1)의 제조 공정에 있어서, 리드 프레임(3)의 표면은 와이어 본딩 공정 등의 가열 공정에서 열산화한다. 즉, 리드 프레임(3)이 가열되면, 표면에 산화동(酸化銅)의 얇은 막이 형성된다. 이 때, 동합금 중의 미량의 첨가 원소가 산화동의 층과 기재(基材)와의 경계 부근에서 석출 농화하는 현상이 발생한다. 이와 같이 첨가 원소가 농화된 부분은 비교적 취약한 특성(부서지기 쉬운 특성)을 가진다. 즉, 동합금의 기재가 열산화되면, 표면의 산화동층과 내부의 기재와의 사이에 취약한 층이 형성된다.
또, 리드 프레임(3)의 표면에 도포된 변색 방지제도, 와이어 본딩 공정 등의 가열 공정에서 열산화막이 형성될 때에, 변색 방지제 중의 일부의 원소는 소재(素材)의 동과 산화동의 막의 경계 부근에 취약한 층을 형성한다.
상술한 바와 같이 취약한 층이 형성된 리드 프레임(3)을 수지 밀봉하여 형성한 반도체 장치를 실장기판 등에 탑재할 때에, 반도체 장치가 솔더(solder) 리플로우 공정으로 가열되면, 취약한 층에서 열응력 등에 의해 균열이 발생한다. 그 균열로 밀봉 수지중의 수분이 수증기가 되어 진입하면, 도 2에 나타낸 바와 같이 리드 프레임(3)(다이 스테이지(4)의 소재의 동합금)과 밀봉 수지(8)(다이 스테이지(4)의 표면의 산화동층)와의 사이에 박리가 발생하고, 패키지 크랙이나 내부 크랙 등의 문제가 발생한다. 이와 같은 문제는 리드 프리 솔더(lead-free solder)를 사용함으로써 실장 온도가 상승되면, 보다 현저하게 나타나는 경향이 있다.
또, 제 2 산화동(CuO)의 침상(針狀) 결정을 동합금의 표면에 형성하는 흑화 처리에서 본 발명과 마찬가지 효과가 얻어지는 경우가 있지만, 제 2 산화동의 형성 상태에 따라서, 완성된 반도체 장치를 솔더 리플로우한 경우에 산화동과 동합금의 기재 사이에서 박리가 발생되는 경우도 있으며, 이들은 외관상 구별할 수 없다.
본 발명은 상술한 점을 감안하여 이루어진 것으로서, 동합금 리드 프레임을 이용한 반도체 장치에 있어서, 리드 프레임의 표면 근방에서 발생하는 박리를 방지할 수 있는 리드 프레임과 그 제조 방법 및 이와 같은 리드 프레임을 이용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서 본 발명에서는 다음에 설명하는 각 수단을 구비한 것을 특징으로 한다.
본 발명의 제 1 형태의 리드 프레임은, 동합금으로 이루어지는 기재(基材)로 형성된 리드 프레임으로서, 상기 기재의 표면에 최외층으로서 산화동층이 형성되고, 상기 산화동층은 침상 결정 이외의 산화동으로 이루어지는 것을 특징으로 한 것이다.
본 발명의 제 2 형태의 리드 프레임은, 상기 산화동층은 강산화제의 용액과의 접촉으로 형성된 산화동으로 이루어지는 것을 특징으로 한 것이다.
본 발명의 제 3 형태의 리드 프레임은, 상기 산화동층의 두께는 10∼1000옹스트롬인 것을 특징으로 한 것이다.
본 발명의 제 4 형태의 리드 프레임의 제조 방법은, 동합금으로 이루어지는 기재를 소정의 형상으로 가공하고, 상기 기재를 강산화제의 용액에 침지하여 기재의 표면에 침상(針狀) 결정 이외의 산화동층을 최외층으로서 형성하는 것을 특징으로 한 것이다.
본 발명의 제 5 형태의 리드 프레임의 제조 방법은, 상기 기재를 강산화제의 용액에 침지하는 시간을 조정하여, 상기 산화동층이 침상 결정화하기 전에 상기 기재를 강산화제의 용액 중에서 제거하는 것을 특징으로 한 것이다.
본 발명의 제 6 형태의 반도체 장치는, 동합금으로 이루어지는 기재의 표면에 침상 결정 이외의 산화동으로 이루어지는 산화동층이 최외층으로서 형성된 리드 프레임과, 상기 리드 프레임의 소정의 부위에 탑재된 반도체 소자와, 상기 반도체 소자를 밀봉하는 밀봉 수지를 갖는 것을 특징으로 한 것이다.
본 발명의 제 7 형태의 반도체 장치는, 상기 산화동층은 강산화제의 용액과의 접촉으로 형성된 산화동(酸化銅)으로 이루어지는 것을 특징으로 한 것이다.
본 발명의 제 8 형태의 반도체 장치는, 상기 산화동층의 두께는 10∼1000옹스트롬인 것을 특징으로 한 것이다.
상술한 수단을 구비함으로써 이하와 같은 작용·효과를 얻을 수 있다.
본 발명에 따르면, 리드 프레임의 기재 상에 미리 산화동층이 형성되어 있으므로, 반도체 장치의 제조 공정에서 리드 프레임의 기재가 열산화되지 않고, 열산화에 따라서 형성되는 취약한 층이 기재 중에 형성되지 않는다. 따라서, 수지 밀봉 후에 반도체 장치가 가열되어도, 취약한 층에 기인하는 패키지 크랙이나 깨짐을 방지할 수 있다.
또한, 본 발명에 따르면, 리드 프레임을 강산화제의 용액에 침지하는 것만으로 산화동층을 형성할 수 있고 제조 비용의 상승을 억제할 수 있다.
또한, 본 발명에 따르면, 산화동층의 두께를 얇게 하기 때문에, 산화동층이 제 2 산화동(CuO)의 침상 결정층으로는 이루어지지 않고, 단일의 안정된 층으로서 기재의 표면에 형성될 수 있다.
다음에, 본 발명의 실시예에 대해서 도면과 함께 설명한다.
도 3은 본 발명의 실시예에 의한 반도체 장치에 이용되는 리드 프레임(10)의 평면도이고, 도 4는 도 3에 나타낸 리드 프레임(10)의 다이 스테이지(11)의 일부의 확대 단면도이다.
본 발명에 따른 반도체 장치에 이용되는 리드 프레임(10)은 종래의 리드 프 레임과 마찬가지로 기재로서의 동합금판을 가공하여 패턴화함으로써 형성된다. 일반적으로, 리드 프레임용의 동합금에는 첨가 원소로서 미량의 아연(Zn), 납(Pb), 크롬(Cr) 등이 포함된다. 동합금판의 패턴화는 종래와 마찬가지로 스탬핑이나 에칭 등의 주지의 기술에 의해 행하여진다. 동합금판을 패턴화하여 리드 프레임(10)의 형상으로 가공한 후, 인너 리드(12)의 선단에 은(Ag) 도금을 실시한다. 여기까지는, 종래의 리드 프레임과 동일한 공정으로 행하여진다.
종래의 리드 프레임에서는 은 도금후에 유기계(有機系)의 변색 방지제가 도포되는 경우가 있지만, 본 발명에 의한 리드 프레임(10)은 표면의 변색 방지제를 제거하여, 산화동의 얇은 층이 형성된다. 즉, 종래의 리드 프레임은 소재(素材)인 동합금의 상에 변색 방지제가 도포되어 리드 프레임으로서 완성한 것에 대해서, 본 발명에 의한 리드 프레임(10)은 소재인 동합금을 후술하는 특별한 방법으로 산화하여 표면에 최외층으로서 산화동층(14)을 형성한 것이다(도 4 참조).
이상과 같이, 리드 프레임(10)의 표면, 특히 다이 스테이지(11)의 표면에 산화동층(14)을 형성하여 리드 프레임이 완성된다. 그 후, 리드 프레임(10)은 반도체 장치의 제조에 이용된다.
본 실시예에 의한 반도체 장치는 도 1에 나타내는 반도체 장치와 기본적인 구성은 동일하고, 리드 프레임(10)에 산화동층(14)이 형성되어 있는 점이 다르다. 도 5는 리드 프레임(10)의 다이 스테이지(11)에 반도체 칩(2)을 탑재하여 와이어 본딩을 행한 상태를 나타내는 평면도이다. 도 6은 스테이지(11) 상에 탑재된 반도체 칩을 나타내는 확대 측면도이다.
반도체 장치의 제조 공정에서는 먼저 리드 프레임(10)의 다이 스테이지(11) 상에 다이스 부재(5)를 개재하여 반도체 칩(2)이 탑재된다. 그리고, 반도체 칩(2)의 전극과, 인너 리드(12)의 은 도금을 실시한 부분을 본딩 와이어(6)로 접속한다. 그 후, 다이 스테이지(11), 반도체 칩(2), 본딩 와이어(6) 및 인너 리드(12)를 밀봉 수지(8)로 밀봉한다.
본 실시예에 의한 반도체 장치는 기재의 표면에 산화동층(14)이 형성된 리드 프레임(10)을 이용하고 있다. 이 때문에, 와이어 본딩 공정에서 리드 프레임(10)이 가열되어도, 리드 프레임(10)의 기재 중의 동이 열산화되는 일은 없다. 따라서, 열산화시에 기재 중의 첨가 원소가 농화(濃化)되어 기재의 동합금과 산화동층과의 사이에 형성되는 취약한 층은 존재하지 없고, 이 취약한 층에 기인하는 패키지 크랙이나 깨짐을 방지할 수 있다.
여기서, 본 실시예에 의한 산화동층(14)의 형성 공정 및 그 작용에 대해서, 도 7을 참조하면서 설명한다. 도 7은 산화동층(14)을 형성한 경우와 형성하지 않는 경우를 비교해 설명한 도면이다.
도 7에서 (a)는 산화동층을 형성하지 않는 경우에 대해서 리드 프레임의 표면 근방의 상태 변화를 나타내고, (b)는 본 실시예에 의한 산화동층(14)을 형성한 경우에 대해서 리드 프레임의 표면 근방의 상태 변화를 나타낸다.
먼저, 동합금판으로 이루어지는 기재(21)를 패턴화하여 리드 프레임의 형상으로 가공한다. 이 상태에서는 (a)에 나타낸 바와 같이 리드 프레임의 표면에 기재(21)의 동합금이 노출하고 있다.
다음에, 본 실시예에 따른 리드 프레임(10)에서는 (b)에 나타내는 바와 같이 산화 처리가 실시된다. 당연하지만, 산화동층을 형성하지 않는 경우(a)에서는 이 처리가 행하여지지 않는다. 산화 처리는 리드 프레임(10)을 강산화제의 용액에 침지함으로써 행하여진다. 이 결과, 기재(21)의 동이 강산화제에 의해 산화되어 산화동층(14)이 형성된다. 산화동층(14)은 주로 제 1 산화동(Cu20)이지만, 제 2산화동(CuO)도 포함된다.
강산화제의 용액에 의한 산화에서는 산화동층(14)과 기재(21)의 동합금과의 사이에는 첨가 원소의 석출은 보여지지 않고, 첨가 원소의 농화에 의한 취약한 층은 형성되지 않는다. 또, 기재의 표면에 변색 방지제가 도포되어 있어도, 강산화제의 용액에 용해해 버리기 때문에, 변색 방지제의 성분이 기재 중에 포함되지 않고, 취약한 층이 형성되지 않는다.
여기서, 예를 들면 동합금을 강산화제의 용액에 침지하여 산화동층을 형성하는 처리로서 소위 흑화 처리가 있다. 흑화 처리는 동합금의 표면에 제 2 산화동(CuO)의 침상 결정층을 형성하는 처리이고, 제 2 산화동(CuO)의 침상 결정층이 흑색이기 때문에 흑화 처리로 호칭된다. 일반적으로 흑화 처리는 밀봉 수지와 리드 프레임과의 밀착성을 증대시키기 위해서 행하여지는 처리이고, 리드 프레임의 표면을 침상(針狀)으로 함으로써 밀봉 수지와의 밀착성을 증대시키는 것이다.
흑화 처리에 이용되는 강산화제의 용액은 예를 들면 아염소산 나트륨, 수산화 나트륨, 퍼옥시이황산칼륨과의 혼합 용액이다. 이와 같은 혼합 용액에 100℃전후로 3∼10분간 침지함으로써 제 2 산화동(CuO)의 침상 결정층이 형성된다.
본 실시예에서 기재(21) 상에 형성되는 산화동층(14)도, 상술한 흑화 처리용의 강산화제의 혼합 용액을 이용해 형성할 수 있지만, 산화동층(14)은 침상 결정층은 아니다. 즉, 흑화 처리에서는 표면의 산화동층이 제 2 산화동(CuO)에 의한 침상 결정층이 될 때까지 강산화제의 혼합 용액 중에서 반응시키지만, 본 실시예에서의 산화동층(14)은 주로 제 1 산화동(Cu20)이고, 침상 결정층이 되는 제 2 산화동(CuO)이 형성되기 전에, 리드 프레임을 강산화제의 혼합 용액 중에서 제거되어 버린다.
따라서, 본 실시예에서의 산화 처리의 시간은 흑화 처리를 위한 처리 시간부터 대폭적으로 줄어든다. 또, 흑화 처리를 실시한 리드 프레임의 최외층은 제 2 산화동(CuO)의 침상 결정층이지만 본 실시예에 의한 리드 프레임(10)은 침상 결정층이 아니라 산화동층(14)이 최외층이 된다. 또한 본 실시예에서의 산화동층(14)의 두께는 흑화 처리에 의한 침상 결정층의 두께보다 대폭적으로 줄어들고 10∼1000옹스트롬 정도의 두께로 충분하다.
이상과 같이, 본 실시예에서의 산화동층(14)은 강산화제의 용액에 리드 프레임을 단시간 침지하는 것만으로 형성할 수 있으므로, 리드 프레임의 제조 비용을 크게 상승시키지 않고, 용이하게 산화동층을 형성할 수 있다. 또, 산화동층(14)은 두께가 매우 얇아서 좋고, 안정된 제 1 산화동(Cu20)의 층으로서 형성할 수 있다.
다음에, 리드 프레임을 이용해 반도체 장치를 형성할 때, 와이어 본딩 공정에서 리드 프레임이 가열된다. 이 때, 도 7의 (c)에 나타낸 바와 같이, 산화동층 이 형성되어 있지 않은 경우 (A)는 노출한 기재(21)의 동이 열산화되어 산화동층(22)이 형성된다. 한편, 상술한 산화 처리 공정에서 산화동층(14)이 형성되어 있는 경우 (B)에서는 이미 기재(21)의 표면이 산화동층(14)으로 덮여 있기 때문에 새롭게 산화동층이 형성되는 것은 아니다.
여기서, 노출한 기재(21)의 동이 열산화되어 산화동층(22)이 형성될 때((A)의 경우), 기재(21) 중의 첨가 원소가 산화동층(22)과 기재(21)와의 사이에서 석출하고 농화하여 농화층(23)이 형성된다. 이 농화층(23)이 상술한 취약한 층이다. 한편, 산화동층(14)이 형성되어 있는 경우((B)의 경우)에는 열산화에 의한 산화동층은 형성되지 않기 때문에, 농화층(23)도 형성되지 않는다.
와이어 본딩 후에 반도체 칩의 수지 밀봉이 행하여진다. 반도체 칩(2)은 리드 프레임(10)의 다이 스테이지(11)에 탑재되어 고정되고, 반도체 칩(2)과 함께 다이 스테이지(11)도 밀봉 수지(8)에 의해 밀봉된다. 따라서, 도 7의 (d)에 나타낸 바와 같이, (A)의 경우는 산화동층(22)이 밀봉 수지(8)로 덮이게 되고, 본 실시예에 의한 리드 프레임을 이용한 경우((B)의 경우)는 산화 처리에 의해 강제적으로 형성한 산화동층(14)이 밀봉 수지(8)에 의해 덮이게 된다.
수지 밀봉이 종료하면 반도체 장치는 완성되지만, 이 시점에서는 (A)의 경우에서도 (B)의 경우에서도 반도체 장치는 정상으로 기능하고, 문제는 발생하지 않는다. 이 때문에, 반도체 장치는 사용될 때까지 보관되게 된다. 반도체 장치가 보관되는 동안에 밀봉 수지는 주위의 분위기로부터 수분을 흡수한다.
그 후, 반도체 장치를 이용하여 제품을 제조할 때에는 반도체 장치를 실장기판 등에 실장한다. 반도체 장치의 실장에는 솔더 실장이 이용되는 일이 많다. 특히 리드 단자 타입의 반도체 장치는 아우터 리드를 실장기판의 전극 패드에 솔더 접합하여 실장된다. 이 때, 반도체 장치에는 솔더 리플로우의 열이 더해진다. 특히 리드 프리 솔더는 융점이 높기 때문에 가열 온도는 230∼240℃정도가 된다.
반도체 장치가 이와 같은 온도에 가열되면, 농화층(23)이 형성된 (A)의 경우, 반도체 장치 내(밀봉 수지 내)에 발생하는 열응력이 증대되고, 취약한 농화층(23)에 작은 균열이 발생하는 일이 있다. 이와 같은 균열로 밀봉 수지가 흡수된 수분이 수증기가 되어 파고 들어가면, 도 7의 (e)에 나타낸 바와 같이, 농화층(23)에서 박리가 발생하고, 그 부분의 밀봉 수지가 부풀어오르거나, 깨져 버리거나 하는 문제가 발생한다.
한편, 본 실시예에서 산화동(14)층이 형성되어 농화층(23)의 형성이 방지된 반도체 장치((B)의 경우)에서는 취약한 층이 존재하지 않기 때문에 리드 프레임(10)과 밀봉 수지(8)와의 경계 근방에서 균열이나 박리는 발생하지 않고, 패키지 크랙이나 깨짐의 문제는 발생하지 않는다.
본 발명자 등은 상술한 실시예에 의한 산화동층(14)이 형성된 리드 프레임의 기재(21)((B)의 경우)와, 열산화에 의해 산화동층(22)이 형성된 리드 프레임의 기재(21)((A)의 경우)를 제조하고, 산화동층의 테이프 박리 시험을 했다.
리드 프레임을 250℃로 가열한 히터 블록 상에 3분간 두고서, 산화동층(14 및 22)에 테이프를 접착하여 당겨 벗겼을 때, 열산화막(22)은 5개의 시료의 모든 것에서 산화동층(22)이 기재(1)로부터 벗겨져 버렸다. 이에 대해서, 본 실시예에 의한 산화동층(14)은 5개의 시료 중 산화동층(14)의 박리는 1개도 발생하지 않았다. 따라서, 본 실시예에 의한 산화동층(14)은 열산화에 의한 산화동층(22)보다 강고하게 리드 프레임의 기재(21)에 결합하고 있는 것이 판명되었다.
이상과 같이, 본 실시예에 의한 산화동층(14)이 형성된 리드 프레임(10)을 이용함으로써, 반도체 장치의 기판 실장시의 가열에 기인하는 패키지 크랙이나 깨짐을 방지할 수 있다. 특히, 리드 프리 솔더를 이용하는 실장처럼 230∼240℃의 고온으로 솔더 리플로우을 하는 경우에서도, 패키지 크랙이나 깨짐을 방지할 수 있다.
상술한 바와 같이 본 발명에 따르면, 다음에 설명하는 여러가지 효과를 실현할 수 있다.
본 발명에 따르면, 리드 프레임의 기재 상에 미리 산화동층이 형성되어 있으므로, 반도체 장치의 제조 공정에 있어서, 리드 프레임의 기재가 열산화되지 않고, 열산화에 따라서 형성되는 취약한 층이 기재 중에 형성되지 않는다. 따라서, 수지 밀봉후에 반도체 장치가 가열되어도, 취약한 층에 기인하는 패키지 크랙이나 깨짐을 방지할 수 있다.
또한, 본 발명에 따르면, 리드 프레임을 강산화제의 용액에 침지하는 것만으로 산화동층을 형성할 수 있고, 제조 비용의 상승을 억제할 수 있다.
또한, 본 발명에 따르면, 산화동층의 두께를 얇게 하기 때문에, 산화동층이 제 2 산화동(CuO)의 침상 결정층으로는 되지 않고, 단일의 안정된 층으로서 기재의 표면에 형성될 수 있다.

Claims (8)

  1. 동합금(銅合金)으로 이루어지는 기재(基材)로 형성된 리드 프레임으로서,
    상기 기재의 표면에 최외(最外)층으로서 강산화제의 용액과의 접촉에 의해 산화동층(酸化銅層)이 형성되고, 상기 산화동층은 제 1 산화동(Cu2O)을 주성분으로 하는 제 1 산화동(Cu2O)과 제 2 산화동(CuO)으로 이루어지고, 상기 산화동층의 두께는 10 내지 1000Å인 것을 특징으로 하는 리드 프레임.
  2. 삭제
  3. 삭제
  4. 리드 프레임의 제조 방법으로서,
    동합금으로 이루어지는 기재를 소정의 형상으로 가공하고, 부분 도금 후,
    상기 기재를 강산화제의 용액에 침지하여 기재의 표면에 제 1 산화동(Cu2O)을 주성분으로 하는 제 1 산화동(Cu2O)과 제 2 산화동(CuO)으로 이루어지고, 두께가 10 내지 1000Å인 산화동층을 최외층으로서 형성하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기재를 강산화제의 용액에 침지하는 시간을 조정하여, 상기 산화동층이 침상 결정화되기 전에 상기 기재를 강산화제의 용액 중에서 제거하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  6. 동합금으로 이루어지는 기재의 표면에 제 1 산화동(Cu2O)을 주성분으로 하는 제 1 산화동(Cu2O)과 제 2 산화동(CuO)으로 이루어지고, 두께가 10 내지 1000Å인 산화동층이 강산화제의 용액과의 접촉에 의해 최외층에 형성된 리드 프레임과,
    상기 리드 프레임의 소정 부위에 탑재된 반도체 소자와,
    상기 반도체 소자를 밀봉하는 밀봉 수지를 갖는 것을 특징으로 하는 반도체 장치.
  7. 삭제
  8. 삭제
KR1020030002939A 2002-06-07 2003-01-16 리드 프레임과 그 제조 방법 및 반도체 장치 KR100541581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002166898A JP3566269B2 (ja) 2002-06-07 2002-06-07 リードフレーム及びその製造方法、及び半導体装置。
JPJP-P-2002-00166898 2002-06-07

Publications (2)

Publication Number Publication Date
KR20030095195A KR20030095195A (ko) 2003-12-18
KR100541581B1 true KR100541581B1 (ko) 2006-01-11

Family

ID=29706739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002939A KR100541581B1 (ko) 2002-06-07 2003-01-16 리드 프레임과 그 제조 방법 및 반도체 장치

Country Status (4)

Country Link
US (4) US20030227073A1 (ko)
JP (1) JP3566269B2 (ko)
KR (1) KR100541581B1 (ko)
TW (1) TWI231019B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
US7166543B2 (en) * 2004-08-30 2007-01-23 Micron Technology, Inc. Methods for forming an enriched metal oxide surface for use in a semiconductor device
JP2006108279A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd リードフレームとその製造方法
JP2013004778A (ja) 2011-06-17 2013-01-07 Toshiba Corp 半導体記憶装置
CN107002249B (zh) * 2015-09-30 2018-05-22 三井金属矿业株式会社 粗糙化处理铜箔、覆铜层叠板和印刷电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093006A (ja) * 1996-02-28 1998-04-10 Nikko Kinzoku Kk 銅リードフレームを用いた信頼性の高いプラスチック半導体パッケージ
JPH10189857A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp レジンモールド半導体装置およびその製造方法
JP2002060967A (ja) * 2000-08-23 2002-02-28 Mec Kk 銅または銅合金の表面処理法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139050A (ja) 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
US4715892A (en) * 1986-03-12 1987-12-29 Olin Corporation Cermet substrate with glass adhesion component
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
DE69112181T2 (de) * 1990-11-30 1996-05-09 Toppan Printing Co Ltd Verfahren zur Herstellung einer Mehrschichtverdrahtungsplatine.
JPH05243470A (ja) 1991-06-20 1993-09-21 Toshiba Corp リードフレーム及びその製造方法
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5402006A (en) * 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
US5492595A (en) * 1994-04-11 1996-02-20 Electrochemicals, Inc. Method for treating an oxidized copper film
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3400186B2 (ja) * 1995-05-01 2003-04-28 三井金属鉱業株式会社 多層プリント配線板およびその製造方法
JPH0955464A (ja) 1995-06-09 1997-02-25 Mitsubishi Electric Corp 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP3594724B2 (ja) 1995-09-29 2004-12-02 大日本印刷株式会社 リードフレームの部分貴金属めっき方法
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH1197609A (ja) 1997-09-17 1999-04-09 Dowa Mining Co Ltd 酸化膜密着性に優れたリードフレーム用銅合金及びその製造方法
US6120639A (en) * 1997-11-17 2000-09-19 Macdermid, Incorporated Method for the manufacture of printed circuit boards
JPH11243171A (ja) 1998-02-24 1999-09-07 Nippon Mining & Metals Co Ltd リードフレーム用銅合金
JP2000068303A (ja) 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093006A (ja) * 1996-02-28 1998-04-10 Nikko Kinzoku Kk 銅リードフレームを用いた信頼性の高いプラスチック半導体パッケージ
JPH10189857A (ja) * 1996-12-25 1998-07-21 Mitsubishi Electric Corp レジンモールド半導体装置およびその製造方法
JP2002060967A (ja) * 2000-08-23 2002-02-28 Mec Kk 銅または銅合金の表面処理法

Also Published As

Publication number Publication date
US8664046B2 (en) 2014-03-04
TW200308069A (en) 2003-12-16
US20130043577A1 (en) 2013-02-21
US20100310781A1 (en) 2010-12-09
JP3566269B2 (ja) 2004-09-15
US8940583B2 (en) 2015-01-27
JP2004014842A (ja) 2004-01-15
US20130045329A1 (en) 2013-02-21
TWI231019B (en) 2005-04-11
KR20030095195A (ko) 2003-12-18
US20030227073A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP3062086B2 (ja) Ｉｃパッケージ
CN105185752A (zh) 半导体器件及其制造方法
JP2006222406A (ja) 半導体装置
US8664046B2 (en) Manufacturing method thereof and a semiconductor device
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
JP2001060760A (ja) 回路電極およびその形成方法
US7268021B2 (en) Lead frame and method of manufacturing the same
JPH0445985B2 (ko)
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
US4765528A (en) Plating process for an electronic part
JP2009016716A (ja) Ｔａｂテープキャリアおよびその製造方法
JP6418398B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
CN100347853C (zh) 引线框架及其制造方法以及半导体器件
JPS63142644A (ja) 半導体装置用フイルムキヤリア
JPS63197363A (ja) 半導体装置の製造方法
JPH10289973A (ja) リードフレームの表面処理方法
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP2010040596A (ja) 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JPS6347343B2 (ko)
JP2004158884A (ja) 半導体装置およびその製造方法
JPS62260348A (ja) 半導体装置の組立方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 14