KR20010076196A - 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 - Google Patents

반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 Download PDF

Info

Publication number
KR20010076196A
KR20010076196A KR1020000054644A KR20000054644A KR20010076196A KR 20010076196 A KR20010076196 A KR 20010076196A KR 1020000054644 A KR1020000054644 A KR 1020000054644A KR 20000054644 A KR20000054644 A KR 20000054644A KR 20010076196 A KR20010076196 A KR 20010076196A
Authority
KR
South Korea
Prior art keywords
layer
lead frame
substrate
chip
copper
Prior art date
Application number
KR1020000054644A
Other languages
English (en)
Inventor
유리노다까히로
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010076196A publication Critical patent/KR20010076196A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 Cu로 형성된 부재를 흑화처리한 것을 사용한 반도체 장치와 그의 제조방법에 있어서, 반도체 장치의 제조 과정 및 실장 시의 고열이 가해져도 밀봉 수지와 Cu 부재와의 밀착력이 저하되지 않는 반도체 장치와 그의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 리드 프레임과, 상기 리드 프레임의 소정의 장소에 고정된 칩과, 상기 칩과 전기적으로 접속된 복수의 내부단자와, 상기 리드 프레임, 칩 및 내부단자를 밀봉하는 밀봉부재를 갖고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치한 반도체 장치에 의해 구성한다.

Description

반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME, LEAD FRAME AND METHOD OF PRODUCING THE SAME}
본 발명은 동(Cu)에 의해 형성된 리드 프레임을 수지로 밀봉한 반도체 장치와 그의 제조방법에 관한 것이다.
수지 밀봉형 반도체 장치는 밀봉되는 IC 칩의 고기능화에 따라, 수지 패키지의 저열저항화의 요구가 강해지고 있다. 또한, IC 패키지의 실장 시에 사용하는 땜납이 무연화됨에 따라, 실장 시의 리플로(reflow) 온도가 높아져, 내열성의 요구도 강해지고 있다.
따라서, 리드 프레임이 방열성이 우수한 동으로 형성된 반도체 장치가 증가하고 있다.
IC 칩으로부터의 방열성을 향상시키기 위해, Cu로 형성된 리드 프레임을 사용한 IC 패키지나 칩 뒷면에 Cu로 형성된 방열판을 설치한 IC 패키지에 있어서, 밀봉 수지와 리드 프레임 및 방열판과의 밀착성을 증대시키기 위해, 각각의 기재(基材)의 표면에 제 2 산화구리(CuO)의 침상(針狀) 결정층을 형성했다.
이 침상 결정층은 알칼리 용액에 의해 방열판을 침지(浸漬)처리함으로써, 표면에 침상 결정을 형성하는 것으로, 일반적으로 흑화처리라고 부른다.
리드 프레임이나 방열판의 표면이 침상으로 되어 있음으로써, 그것들 기재와 밀봉 수지와의 밀착성이 증대되고 있다.
그러나, 밀봉 수지가 형성된 후에 패키지에 열이 가해짐으로써, 다음과 같은문제가 생기는 것을 명확히 알 수 있었다.
도 2는 상기와 같은 신규의 문제점을 설명하는 도면이다.
먼저, 도 2a에 나타낸 바와 같이, Cu로 형성된 리드 프레임(21)의 표면에 알칼리 용액에 의해 리드 프레임(21)을 침지처리함으로써, 표면에 침상 결정을 갖는 흑화처리층(22)을 형성한다.
다음으로, 도 2b에 나타낸 바와 같이, 리드 프레임(21)이 칩을 포함하여 수지로 밀봉되고, 밀봉 수지층(25)이 리드 프레임(21)의 흑화처리층(22) 상에 형성된다. 이후, 수지의 큐어(cure) 및 리드 정형(整形) 등을 거쳐 IC 패키지로서 완성한다.
이 수지의 큐어 시, 도 2c에 나타낸 바와 같이, CuO로 형성된 흑화처리층(22)과 Cu로 형성된 리드 프레임(21)이 반응하여, 흑화처리층(22) 측에 환원반응에 의한 제 1 산화구리(Cu2O)층(26)이 형성되고, 리드 프레임(21) 측에 산화반응에 의한 제 1 산화구리(Cu2O)층(27)이 형성된다.
환원반응에 의해 생성된 Cu2O층(26)은 산화반응에 의한 제 1 산화구리(Cu2O)층(27)보다 막이 치밀하지 않고 약하기 때문에, 밀봉 수지(25)와 리드 프레임(21)과의 밀착성이 현저하게 저하된다.
다음으로, IC 패키지를 실장기판에 실장하나, 이때, 땜납 리플로우를 행하기 때문에, 200∼250℃의 온도가 패키지에 가해진다. 특히, 무연 땜납을 사용할 경우, 종래의 납 땜납의 융점인 183℃보다 높은 220∼240℃가 융점으로 되기 때문에,리플로우 온도는 그것보다 높으며, 패키지에는 상당한 열 스트레스가 가해진다.
이때, 도 2d에 나타낸 바와 같이, Cu2O층(26)의 박리 부분(28)이 밀봉 수지(25)와 리드 프레임(21) 사이에 발생하고, 이 틈에 수분이 침입하여 실장 시의 열에 의해 수분이 팽창함으로써 패키지가 갈라지게 되는 문제를 일으킨다.
따라서, 본 발명은 Cu로 형성된 부재를 흑화처리한 것을 사용한 반도체 장치와 그의 제조방법에 있어서, 반도체 장치의 제조 과정 및 실장 시의 고열이 가해져도 밀봉 수지와 Cu 부재와의 밀착력이 저하되지 않는 반도체 장치와 그의 제조방법을 제공하는 것을 목적으로 한다. 또한, Cu로 형성된 리드 프레임과 그의 제조방법에 있어서, 이 리드 프레임을 반도체 장치에 사용한 경우, 반도체 장치의 제조 과정 및 실장 시의 고열이 가해져도 밀봉 수지와 리드 프레임과의 밀착력이 저하되지 않는 리드 프레임과 그의 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 원리를 설명하는 도면.
도 2는 종래 기술과 그의 문제점을 설명하는 도면.
도 3은 본 발명의 제 1 실시형태를 설명하는 도면.
도 4는 본 발명의 제 2 실시형태를 설명하는 도면.
도 5는 본 발명의 제 3 실시형태를 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
2, 22 : 흑화(黑化)처리층 3, 21, 30, 40 : 리드(lead) 프레임
4 : 제 1 산화구리층 5, 25, 33, 43, 53 : 밀봉 수지
26 : 환원에 의한 제 1 산화구리층 27 : 산화에 의한 제 1 산화구리층
28 : 제 1 산화구리층의 박리(剝離) 부분
31, 41, 51 : 칩 32, 42, 52 : 와이어
34, 54 : 방열판 35, 45, 55 : 리드
36, 46, 56 : 내부단자
상기 과제는 이하의 수단을 강구함으로써 해결할 수 있다.
특허청구범위의 청구항 1에 기재된 발명에서는, 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 방열판과, 상기 방열판의 소정의 장소에 고정된 칩과, 상기 방열판 상에 절연재를 통하여 설치되고, 칩과 전기적으로 접속된 복수의 내부단자와, 상기 방열판, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 것을 특징으로 하는 반도체 장치에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 2에 기재된 발명에서는, 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 리드 프레임과, 상기 리드 프레임의 소정의 장소에 고정된 칩과, 상기 칩과 전기적으로 접속된 복수의 내부단자와, 상기 리드 프레임, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 것을 특징으로 하는 반도체 장치에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 3에 기재된 발명에서는, 리드 프레임과, 상기 리드 프레임의 소정의 장소에 고정된 칩과, 상기 칩과 전기적으로 접속된 복수의 내부단자와, 상기 칩이 고정된 면과 반대쪽의 리드 프레임면에 설치되고, 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 방열판과, 상기 리드 프레임, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 것을 특징으로 하는 반도체 장치에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 4에 기재된 발명에서는, 청구항 3에 기재된 반도체 장치에 있어서, 방열판이 밀봉 수지로부터 노출되어 있는 것을 특징으로 하고 있다.
특허청구범위의 청구항 5에 기재된 발명에서는, 동(Cu) 또는 동 합금으로 형성된 방열판의 기재 표면에 흑화처리층을 형성하는 공정과, 상기 방열판을 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정과, 상기 방열판의 소정의 장소에 칩을 고정시키는 공정과, 상기 방열판 상에 절연재를 통하여 설치된 복수의 내부단자와 칩을 전기적으로 접속하는 공정과, 상기 방열판, 칩 및 내부단자를 수지 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 6에 기재된 발명에서는, 동(Cu) 또는 동 합금으로 형성된 리드 프레임의 기재 표면에 흑화처리층을 형성하는 공정과, 상기 리드 프레임을 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정과, 상기 리드 프레임의 소정의 장소에 칩을 고정시키는 공정과, 상기 칩과 복수의 내부단자를 전기적으로 접속하는 공정과, 상기 리드 프레임, 칩 및 내부단자를 수지 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 7에 기재된 발명에서는, 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 기재와, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 것을 특징으로 하는 리드 프레임에 의해 상기 과제를 해결할 수 있다.
특허청구범위의 청구항 8에 기재된 발명에서는, 동(Cu) 또는 동 합금으로 형성된 기재 표면에 흑화처리층을 형성하는 공정과, 상기 기재를 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정을 갖는 것을 특징으로 하는 리드 프레임의 제조방법에 의해 상기 과제를 해결할 수 있다.
상술한 각 수단은 다음과 같은 작용을 갖는다.
특허청구범위의 청구항 1에 기재된 반도체 장치는, 방열판의 기재와 흑화처리층 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 형성함으로써, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 방열판의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
이것은 산소가 공급되지 않은 상태에서 열이 가해졌을 때에 산화 및 환원반응을 일으키는 Cu와 CuO의 조합에 대하여, 방열판의 기재(Cu)와 제 1 산화구리층(Cu2O) 및 제 1 산화구리층(Cu2O)과 흑화처리층(CuO)의 각각의 조합에서는, 산소가 공급되지 않은 상태에서 열이 가해져도, 산화 및 환원반응이 일어나지 않을 것으로 생각된다.
따라서, 밀봉 수지와 방열판과의 밀착은 흑화처리층에 의해 양호하게 유지된 상태에서, 반도체 장치가 실장기판에 탑재되기 때문에, IC 패키지에 크랙(crack)이 생겨 수분이 패키지 내에 침입하는 것과 같은 문제는 발생하지 않는다.
특허청구범위의 청구항 2에 기재된 반도체 장치도 상술한 방열판의 경우와 동일하게, 리드 프레임의 기재 표면과 흑화처리층 사이에 상기 기재의 표면을 산화시켜 형성되는 Cu2O층에 의해, 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도,리드 프레임의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
특허청구범위의 청구항 3에 기재된 반도체 장치도 청구항 1에서 기재한 방열판의 경우와 동일하게, 방열판의 기재 표면과 흑화처리층 사이에 상기 기재의 표면을 산화시켜 형성되는 Cu2O층에 의해, 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 방열판의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다. 리드 프레임의 재질(材質)은 특별히 동에 한정되지 않기 때문에, 42 알로이(alloy) 등의 재질의 리드 프레임을 사용할 수도 있다.
특허청구범위의 청구항 4에 기재된 반도체 장치는, 방열판이 밀봉 수지로부터 노출되어 있기 때문에, 방열 특성이 보다 우수하다.
특허청구범위의 청구항 5에 기재된 반도체 장치의 제조방법은, 방열판의 기재와 흑화처리층 사이의 상기 기재 표면에 가열에 의해 치밀한 막질을 갖는 제 1 산화구리(Cu2O)층이 형성되어 있다. 이것에 의해, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 방열판의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
특허청구범위의 청구항 6에 기재된 반도체 장치의 제조방법은, 리드 프레임의 기재와 흑화처리층 사이의 상기 기재 표면에 가열에 의해 치밀한 막질을 갖는 제 1 산화구리(Cu2O)층이 형성되어 있다. 이것에 의해, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
특허청구범위의 청구항 7에 기재된 리드 프레임은, 리드 프레임의 기재와 흑화처리층과의 사이의 상기 기재 표면에 가열에 의해 치밀한 막질을 갖는 제 1 산화구리(Cu2O)층이 형성되어 있다. 이것에 의해, 이 리드 프레임을 반도체 장치에 사용한 경우, 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
특허청구범위의 청구항 8에 기재된 리드 프레임의 제조방법은, 리드 프레임의 기재와 흑화처리층과의 사이의 상기 기재 표면에 가열에 의해 치밀한 막질을 갖는 제 1 산화구리(Cu2O)층이 형성되어 있다. 이것에 의해, 이 리드 프레임을 반도체 장치에 사용한 경우, 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
다음으로, 본 발명의 원리 및 본 발명의 반도체 장치와 그의 제조방법의 실시형태에 대해서 도 1 및 도 3 내지 도 5를 이용하여 설명한다.
도 1은 본 발명의 원리를 설명하는 도면이다. 도 1a 내지 도 1d는 각각 리드 프레임의 단면도를 나타내고 있다.
이 리드 프레임은 동(Cu) 또는 동 합금으로 형성되어 있다. 동 합금은 동이 90% 이상 함유되어 있는 경우를 가리킨다.
도 1a는 동의 리드 프레임(3)의 기재 표면에 흑화처리층(2)을 형성한 상태를 나타내고 있다. 흑화처리층(2)은 리드 프레임을 알칼리 용액에 의해 침지처리함으로써 형성할 수 있고, 리드 프레임의 기재 표면에 제 2 산화구리(CuO)층의 침상 결정층이 형성된다.
흑화처리를 행하는 알칼리 용액에 의한 침지처리는, 예를 들어, 아염소산나트륨, 수산화나트륨, 페록소이황산칼륨 등과 같은 강산화제의 혼합 용액을 사용한 것이고, 100℃ 전후에서 3∼10분의 처리를 행하는 것이다.
도 1b는 리드 프레임의 기재 표면에 형성한 CuO층(2)과 리드 프레임(3) 사이에 제 1 산화구리(Cu2O)층(4)을 형성한 상태를 나타내고 있다.
이 제 1 산화구리(Cu2O)층(4)을 형성하는 방법은, CuO층(2)이 형성된 리드 프레임을 산화성 분위기, 예를 들어, 오븐 중에서 공기 중 200℃∼300℃로 1 내지 2시간 가열함으로써, 0.5㎛ 전후의 막 두께의 Cu2O층을 형성할 수 있다.
제 1 산화구리(Cu2O)층(4)을 형성함으로써, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임(3)의 기재의 Cu와 흑화처리(CuO)층(2) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
이것은 산소가 공급되지 않은 상태에서 열이 가해졌을 때에 산화 및 환원반응을 일으키는 Cu와 CuO의 조합에 대하여, Cu와 Cu2O 및 Cu2O와 CuO의 각각의 조합에서는, 산소가 공급되지 않은 상태에서 열이 가해져도, 산화 및 환원반응이 일어나지 않을 것으로 생각된다.
특히, 약한 환원반응에 의한 Cu2O층의 생성을 방지할 수 있기 때문에, 밀봉 수지가 리드 프레임으로부터 박리되는 것을 효과적으로 방지할 수 있다.
도 1c는 칩, 와이어 등의 반도체 장치를 구성하는 부재를 탑재한 리드 프레임(3)을 수지 밀봉하여, 밀봉 수지(5)를 형성한 상태를 나타내고 있다.
흑화처리층(2)의 표면은 침상 결정으로 되어 있기 때문에, 밀봉 수지(5)와 흑화처리층(2)과의 밀착성은 양호한 것으로 되고 있다.
도 1d는 175℃에서 6∼10 시간 밀봉 수지를 큐어한 후, 적외선 리플로우에 의해 반도체 장치를 실장기판에 실장한 후의 상태를 나타내고 있다.
밀봉 수지의 큐어에서는 상술한 Cu2O층(4)의 작용에 의해, 리드 프레임(3)과 CuO층(2) 사이에 산화 및 환원반응에 의한 Cu2O층이 생성되지는 않는다. 특히, 약한 환원반응에 의한 Cu2O층의 생성을 방지할 수 있기 때문에, 무연의 땜납을 사용한 실장 공정에 있어서도, 리플로우 온도가 260∼270℃로 일반적인 납 땜납보다 매우 높은 온도임에도 불구하고, 밀봉 수지가 리드 프레임으로부터 박리되는 것을 효과적으로 방지할 수 있다.
따라서, 밀봉 수지와 리드 프레임과의 밀착은 흑화처리층에 의해 양호하게유지된 상태에서, 반도체 장치가 실장기판에 탑재되기 때문에, IC 패키지에 크랙이 생겨 수분이 패키지 내에 침입하는 것과 같은 문제는 발생하지 않는다.
[제 1 실시형태]
도 3은 본 발명의 일 실시형태를 설명하는 도면이다. 도 3a는 본 실시예에 사용되는 리드 프레임의 평면도를 나타내고, 도 3b는 이 리드 프레임에 IC 칩을 탑재하여 수지 밀봉한 IC 패키지의 단면을 나타내는 도면이다.
리드 프레임(30)은 동(Cu)에 의해 형성되고, 스탬핑(stamping) 또는 에칭에 의해 소정의 형상으로 가공되어 있다. 이것과는 다른 부재로서 역시 동으로 형성된 방열판(34)이 리드 프레임(30)의 내부단자(36)에 열경화성 접착재가 도포된 테이프(도시 생략)를 통하여 부착되어 있다.
방열판(34)의 기재 표면에 탈지(脫脂)나 라이트 에칭 등의 전(前)처리를 행한 후, 기재 표면에 흑화처리층을 형성하고, 세정 및 건조한다. 흑화처리층은 상술한 바와 같이 방열판을 알칼리 용액에 의해 침지처리함으로써 형성할 수 있고, 기재 표면에 제 2 산화구리(CuO)층의 침상 결정층이 형성된다.
그리고, 방열판의 흑화처리(CuO)층과 기재 표면과의 사이의 상기 기재 표면 상에는, 상술한 제 1 산화구리(Cu2O)층이 0.5㎛ 전후의 막 두께로 형성되어 있다.
이것에 의해, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 방열판의 Cu와 CuO층 사이에 산화 및 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
방열판(34)의 표면에는 IC 칩(31)이 직접 탑재되고, 흑화처리층 상으로부터 은 페이스트 등에 의해 고정되어 있다. 칩(31)의 전극과 내부단자(36)는 와이어(32)에 의해 접속되고, 내부단자(36)는 밀봉 수지(33)로부터 외부로 연장되어 리드(35)로 되고 있다.
본 실시예에서는 리드 프레임에 동을 사용하며, 동의 방열판에 칩을 직접 탑재함으로써, 우수한 방열 특성을 얻을 수 있다. 이것과 함께, 수지 밀봉 후의 제조 공정 및 실장 공정에서 고열이 가해져도, 방열판의 흑화처리(CuO)층과 기재 표면과의 사이의 상기 기재 표면상에 형성한 제 1 산화구리(Cu2O)층에 의해, 밀봉 수지(33)와 방열판이 박리되지 않고, 흑화처리층의 침상 결정이 밀봉 수지와 양호한 밀착을 유지할 수 있어, 패키지의 크랙의 발생을 방지할 수 있다.
[제 2 실시형태]
도 4는 본 발명의 다른 실시형태를 설명하는 도면이다. 도 4a는 본 실시예에 사용되는 리드 프레임의 평면도를 나타내고, 도 4b는 이 리드 프레임에 IC 칩을 탑재하여 수지 밀봉한 IC 패키지의 단면을 나타내는 도면이다.
리드 프레임(40)은 동(Cu)에 의해 형성되어 있다. 리드 프레임(40)의 기재 표면에는 상술한 방열판과 동일한 흑화처리층이 형성되어 있다. 다만, 와이어(42)가 접속되는 내부단자(46) 상의 영역은 마스크를 씌워 흑화처리층이 형성되지 않도록 하고 있다. 와이어(32)가 접속되는 내부단자(36) 상의 영역은 마스크를 씌워 흑화처리층이 형성되지 않도록 해 두고, Ag 도금을 행하여 놓는다.
그리고, 리드 프레임의 흑화처리(CuO)층과 기재 표면과의 사이의 상기 기재 표면상에는, 상술한 제 1 산화구리(Cu2O)층이 0.5㎛ 전후의 막 두께로 형성되어 있다.
이것에 의해, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임의 Cu와 CuO층 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
리드 프레임(40)의 칩 탑재 영역에는 IC 칩(41)이 탑재되고, 흑화처리층 상으로부터 은 페이스트 등에 의해 고정되어 있다. 칩(41)의 전극과 내부단자(46)는 와이어(42)에 의해 접속되고, 내부단자(46)는 밀봉 수지(43)로부터 외부로 연장되어 리드(45)로 되고 있다.
본 실시예에서는 리드 프레임에 동을 사용하고, 특별히 방열판을 설치하고 있지는 않지만, 제 1 실시형태의 것보다 방열 특성이 요구되지 않을 경우에 적용된다. 리드 프레임 기재 표면과 흑화처리층 사이의 상기 기재 표면상에 형성한 제 1 산화구리(Cu2O)층의 작용은 상술한 것과 동일하다.
[제 3 실시형태]
도 5는 본 발명의 또 다른 실시형태를 설명하는 도면이다. 도 5a는 본 실시예에 사용되는 방열판의 평면도를 나타내고, 도 5b는 이 방열판에 IC 칩을 탑재하여 수지 밀봉한 IC 패키지의 단면을 나타내는 도면이다. 리드 프레임은 도 4에서 설명한 제 2 실시형태와 동일한 것이 사용된다.
리드 프레임은 동 또는 42 wt.% Ni - 58 wt.% Fe(42 알로이)로 형성되어 있다. 리드 프레임의 칩 탑재 영역의 뒷면에 설치되는 방열판(54)은 동으로 형성되어 있고, 그의 표면에는 상술한 것과 동일한 흑화처리층이 형성되어 있다.
그리고, 방열판의 흑화처리(CuO)층과 기재 표면과의 사이의 상기 기재 표면 상에는, 상술한 제 1 산화구리(Cu2O)층이 0.5㎛ 전후의 막 두께로 형성되어 있다.
이것에 의해, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 방열판의 Cu와 CuO층 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.
리드 프레임의 칩 탑재 영역에는 IC 칩(51)이 탑재되고, 은 페이스트 등에 의해 고정되어 있다. 칩(51)의 전극과 내부단자(56)는 와이어(52)에 의해 접속되고, 내부단자(56)는 밀봉 수지(53)로부터 외부로 연장되어 리드(55)로 되고 있다.
방열판(54)은 밀봉 수지(53)로부터 표면이 노출되어 설치되어 있다. 이것에 의해, 방열 특성이 향상되고 있다.
본 실시예에서는 동의 방열판을 노출시켜 설치하고 있다. 이것은 외부의 냉각장치를 사용하는 경우에 효과적이다. 방열판의 기재 표면과 흑화처리층과의 사이의 상기 기재 표면상에 형성한 제 1 산화구리(Cu2O)층의 작용은 상술한 것과 동일하다.
이상에서 설명한 바와 같이, 본 발명의 반도체 장치 및 그의 제조방법을 이용할 경우, Cu의 기재와 흑화처리층 사이의 상기 기재 표면상에 제 1산화구리(Cu2O)층을 형성함으로써, 나중의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다. 특히, 약한 환원반응에 의한 Cu2O층의 생성을 방지할 수 있기 때문에, 밀봉 수지가 Cu의 부재로부터 박리되는 것을 효과적으로 방지할 수 있다.
따라서, 밀봉 수지와 Cu 부재와의 밀착은 흑화처리층에 의해 양호하게 유지된 상태에서, 반도체 장치가 실장기판에 탑재되기 때문에, IC 패키지에 크랙이 생겨 수분이 패키지 내에 침입하는 것과 같은 문제는 발생하지 않는다.
또한, 동일한 수법을 리드 프레임과 그의 제조방법에 이용하면, 이 리드 프레임을 반도체 장치에 사용한 경우, 반도체 장치의 수지 밀봉 후의 제조 공정 및 실장 공정에서 가열되어도, 리드 프레임의 기재의 Cu와 흑화처리층(CuO) 사이에 환원반응에 의한 Cu2O층의 발생을 방지할 수 있다.

Claims (8)

  1. 기재(基材)의 표면에 흑화(黑化)처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 방열판과,
    상기 방열판의 소정의 장소에 고정된 칩과,
    상기 방열판 상에 설치되고, 칩과 전기적으로 접속된 복수의 내부단자와,
    상기 방열판, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고,
    상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치한 것을 특징으로 하는 반도체 장치.
  2. 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 리드 프레임과,
    상기 리드 프레임의 소정의 장소에 고정된 칩과,
    상기 칩과 전기적으로 접속된 복수의 내부단자와,
    상기 리드 프레임, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고,
    상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치한 것을 특징으로 하는 반도체 장치.
  3. 리드 프레임과,
    상기 리드 프레임의 소정의 장소에 고정된 칩과,
    상기 칩과 전기적으로 접속된 복수의 내부단자와,
    상기 칩이 고정된 면과 반대쪽의 리드 프레임면에 설치되고, 기재의 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 방열판과,
    상기 리드 프레임, 칩 및 내부단자를 밀봉하는 밀봉 수지를 갖고,
    상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치한 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 방열판이 상기 밀봉 수지로부터 노출되어 있는 것을 특징으로 하는 반도체 장치.
  5. 동(Cu) 또는 동 합금으로 형성된 방열판의 기재 표면에 흑화처리층을 형성하는 공정과,
    상기 방열판을 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정과,
    상기 방열판의 소정의 장소에 칩을 고정시키는 공정과,
    상기 방열판 상에 설치된 복수의 내부단자와 칩을 전기적으로 접속하는 공정과,
    상기 방열판, 칩 및 내부단자를 수지 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 동(Cu) 또는 동 합금으로 형성된 리드 프레임의 기재 표면에 흑화처리층을 형성하는 공정과,
    상기 리드 프레임을 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정과,
    상기 리드 프레임의 소정의 장소에 칩을 고정시키는 공정과,
    상기 칩과 복수의 내부단자를 전기적으로 접속하는 공정과,
    상기 리드 프레임, 칩 및 내부단자를 수지 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 표면에 흑화처리층이 설치된 동(Cu) 또는 동 합금으로 형성된 기재와,
    상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치한 것을 특징으로 하는 리드 프레임.
  8. 동(Cu) 또는 동 합금으로 형성된 기재 표면에 흑화처리층을 형성하는 공정과,
    상기 기재를 가열하고, 상기 흑화처리층과 상기 기재 사이에 상기 기재의 표면을 산화시킨 제 1 산화구리(Cu2O)층을 설치하는 공정을 갖는 것을 특징으로 하는 리드 프레임의 제조방법.
KR1020000054644A 2000-01-24 2000-09-18 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 KR20010076196A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000015108A JP2001210776A (ja) 2000-01-24 2000-01-24 半導体装置とその製造方法及びリードフレームとその製造方法
JP2000-015108 2000-01-24

Publications (1)

Publication Number Publication Date
KR20010076196A true KR20010076196A (ko) 2001-08-11

Family

ID=18542454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054644A KR20010076196A (ko) 2000-01-24 2000-09-18 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법

Country Status (3)

Country Link
JP (1) JP2001210776A (ko)
KR (1) KR20010076196A (ko)
TW (1) TW486800B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
EP2100323A4 (en) * 2006-12-12 2011-12-07 Interplex Qlp Inc ELECTRONIC PLASTIC COMPONENT CAPSULATION
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP7170498B2 (ja) * 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ

Also Published As

Publication number Publication date
JP2001210776A (ja) 2001-08-03
TW486800B (en) 2002-05-11

Similar Documents

Publication Publication Date Title
KR101121117B1 (ko) 리드 프레임 및 그 제조 방법
JP3010525B2 (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
TWI462253B (zh) 導線架基板及其製造方法
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US5563442A (en) Leadframe having exposed, solderable outer lead ends
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US8664046B2 (en) Manufacturing method thereof and a semiconductor device
KR20010076196A (ko) 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법
JP3879410B2 (ja) リードフレームの製造方法
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004343122A (ja) 金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ）
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置
EP3971958A1 (en) A semiconductor package and a method for manufacturing of a semiconductor package
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JPH04137552A (ja) リードフレーム
JP2648408B2 (ja) 半導体素子搭載用プリント基板
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法
JP5125702B2 (ja) 電子装置の製造方法
KR100471413B1 (ko) 테이프 볼 그리드 어레이 패키지
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置
JPH07115170A (ja) マルチチップモジュール
JP2000281461A (ja) セラミック配線基板の製造方法
JPH0227816B2 (ko)
JP2005354114A (ja) 電子部品搭載用基板及びその製造方法
JP2001156233A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid