JP2001210776A - 半導体装置とその製造方法及びリードフレームとその製造方法 - Google Patents

半導体装置とその製造方法及びリードフレームとその製造方法

Info

Publication number
JP2001210776A
JP2001210776A JP2000015108A JP2000015108A JP2001210776A JP 2001210776 A JP2001210776 A JP 2001210776A JP 2000015108 A JP2000015108 A JP 2000015108A JP 2000015108 A JP2000015108 A JP 2000015108A JP 2001210776 A JP2001210776 A JP 2001210776A
Authority
JP
Japan
Prior art keywords
layer
lead frame
chip
copper
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000015108A
Other languages
English (en)
Inventor
Takahiro Yurino
孝弘 百合野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000015108A priority Critical patent/JP2001210776A/ja
Priority to TW089118964A priority patent/TW486800B/zh
Priority to KR1020000054644A priority patent/KR20010076196A/ko
Publication of JP2001210776A publication Critical patent/JP2001210776A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 Ｃｕで形成された部材を黒化処理したものを用いた半
導体装置とその製造方法において、半導体装置の製造過
程および実装時の高熱が加わっても封止樹脂とＣｕの部
材との密着力が低下しない半導体装置とその製造方法を
提供することを目的とする。 【解決手段】基材の表面に黒化処理層が設けられた銅
（Ｃｕ）または銅合金で形成されたリードフレームと、
該リードフレームの所定の場所に固定されたチップと、
該チップと電気的に接続された複数の内部端子と、上記
リードフレーム、チップ及び内部端子を封止する封止樹
脂とを有し、該黒化処理層と該基材との間に該基材の表
面を酸化させた第１酸化銅（Ｃｕ２Ｏ）層を設けた半導
体装置により構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅(Ｃｕ)により形
成されたリードフレームを樹脂で封止した半導体装置と
その製造方法に関する。
【０００２】樹脂封止型半導体装置は、封止されるＩＣ
チップの高機能化に伴い、樹脂パッケージの低熱抵抗化
の要求が強くなっている。また、ＩＣパッケージの実装
の際に用いる半田が鉛フリー化されるのに伴って、実装
時のリフロー温度が高くなり、耐熱性の要求も強くなっ
ている。
【０００３】このために、リードフレームが放熱性の優
れた銅で形成された半導体装置が増えてきている。
【０００４】
【従来の技術】ＩＣチップからの放熱性を向上させるた
めに、Ｃｕで形成されたリードフレーム用いたＩＣパッ
ケージや、チップ裏面にＣｕで形成された放熱板を設け
たＩＣパッケージにおいて、封止樹脂とリードフレーム
及び放熱板との密着性を増すために、それぞれの基材の
表面に第２酸化銅（ＣｕＯ）の針状結晶層を形成してい
た。
【０００５】この針状結晶層は、アルカリ浴で放熱板を
浸漬処理することにより、表面に針状結晶を形成するも
ので、一般に黒化処理と呼ばれている。
【０００６】リードフレームや放熱板の表面が針状にな
っていることにより、それらの基材と封止樹脂との密着
性が増している。
【０００７】
【発明が解決しようとする課題】しかしながら、封止樹
脂が形成された後でパッケージに熱が加わることによ
り、次のような問題が生じることが初めて明らかになっ
た。
【０００８】図２はその新規な問題点を説明する図であ
る。
【０００９】まず、図２（ａ）に示されるように、Ｃｕ
で形成されたリードフレーム２１の表面に、アルカリ浴
でリードフレーム２１を浸漬処理することにより、表面
に針状結晶を有する黒化処理層２２を形成する。
【００１０】次に、図２（ｂ）に示されるように、リー
ドフレーム２１がチップを含めて樹脂で封止され、封止
樹脂層２５がリードフレーム２１の黒化処理層２２の上
に形成される。この後、樹脂のキュアー、リード整形等
を経て、ＩＣパッケージとして完成する。
【００１１】この樹脂のキュアーの際、図２（ｃ）に示
されるように、ＣｕＯで形成された黒化処理層２２とＣ
ｕで形成されたリードフレーム２１とが反応し、黒化処
理層２２側に還元反応による第１酸化銅（Ｃｕ２Ｏ）層
２６が形成され、リードフレーム２１側に酸化反応によ
る第１酸化銅（Ｃｕ２Ｏ）層２７が形成される。
【００１２】還元反応により生成されたＣｕ２Ｏ層２６
は、酸化反応による第１酸化銅（Ｃｕ２Ｏ）層２７より
膜が緻密でなくもろいので、封止樹脂２５とリードフレ
ーム２１との密着性が著しく低下する。
【００１３】次に、ＩＣパッケージを実装基板に実装す
るが、この時半田リフローを行うため、２００〜２５０
°Ｃの温度がパッケージに加わる。特に鉛フリー半田を
用いると、従来の鉛半田の融点１８３°Ｃより高い２２
０〜２４０°Ｃが融点となるので、リフロー温度はそれ
より高く、パッケージにはかなりの熱ストレスが加わ
る。
【００１４】この時、図２（ｄ）に示されるように、Ｃ
ｕ２Ｏ層２６の剥がれ２８が封止樹脂２５とリードフレ
ーム２１との間に発生し、この隙間に水分が浸入し実装
時の熱で水分が膨張してパッケージが割れてしまう問題
を生じる。
【００１５】従って本発明は、Ｃｕで形成された部材を
黒化処理したものを用いた半導体装置とその製造方法に
おいて、半導体装置の製造過程および実装時の高熱が加
わっても封止樹脂とＣｕの部材との密着力が低下しない
半導体装置とその製造方法を提供することを目的とす
る。また、Ｃｕで形成されたリードフレームとその製造
方法において、このリードフレームを半導体装置に用い
た場合、半導体装置の製造過程および実装時の高熱が加
わっても封止樹脂とリードフレームとの密着力が低下し
ないリードフレームとその製造方法を提供することを目
的とする。
【００１６】
【課題を解決するために手段】上記の課題は、以下の手
段を講じることにより解決することができる。
【００１７】請求項１記載の発明では、基材の表面に黒
化処理層が設けられた銅（Ｃｕ）または銅合金で形成さ
れた放熱板と、該放熱板の所定の場所に固定されたチッ
プと、該放熱板上に絶縁材を介して設けられ、チップと
電気的に接続された複数の内部端子と、上記放熱板、チ
ップ及び内部端子を封止する封止樹脂とを有し、該黒化
処理層と該基材との間に該基材の表面を酸化させた第１
酸化銅（Ｃｕ２Ｏ）層を設けることを特徴とする半導体
装置により上記課題を解決できる。
【００１８】請求項２記載の発明では、基材の表面に黒
化処理層が設けられた銅（Ｃｕ）または銅合金で形成さ
れたリードフレームと、該リードフレームの所定の場所
に固定されたチップと、該チップと電気的に接続された
複数の内部端子と、上記リードフレーム、チップ及び内
部端子を封止する封止樹脂とを有し、該黒化処理層と該
基材との間に該基材の表面を酸化させた第１酸化銅（Ｃ
ｕ２Ｏ）層を設けることを特徴とする半導体装置により
上記課題を解決できる。
【００１９】請求項３記載の発明では、リードフレーム
と、該リードフレームの所定の場所に固定されたチップ
と、該チップと電気的に接続された複数の内部端子と、
該チップの固定された面と反対側のリードフレーム面に
設けられ、基材の表面に黒化処理層が設けられた銅（Ｃ
ｕ）または銅合金で形成された放熱板と、上記リードフ
レーム、チップ及び内部端子を封止する封止樹脂とを有
し、該黒化処理層と該基材との間に該基材の表面を酸化
させた第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴と
する半導体装置により上記課題を解決できる。
【００２０】請求項４記載の発明では、請求項３記載の
半導体装置において、放熱板が封止樹脂から露出してい
ることを特徴としている。
【００２１】請求項５記載の発明では、銅（Ｃｕ）また
は銅合金で形成された放熱板の基材表面に、黒化処理層
を形成する工程と、該放熱板を加熱し、該黒化処理層と
該基材との間に該基材の表面を酸化させた第１酸化銅
（Ｃｕ２Ｏ）層を設ける工程と、該放熱板の所定の場所
にチップを固定する工程と、該放熱板上に絶縁材を介し
て設けられた複数の内部端子とチップとを電気的に接続
する工程と、上記放熱板、チップ及び内部端子を樹脂封
止する工程とを有することを特徴とする半導体装置の製
造方法により上記課題を解決できる。
【００２２】請求項６記載の発明では、銅（Ｃｕ）また
は銅合金で形成されたリードフレームの基材表面に黒化
処理層を形成する工程と、該リードフレームを加熱し、
該黒化処理層と該基材との間に該基材の表面を酸化させ
た第１酸化銅（Ｃｕ２Ｏ）層を設ける工程と、該リード
フレームの所定の場所にチップを固定する工程と、該チ
ップと複数の内部端子とを電気的に接続する工程と、上
記リードフレーム、チップ及び内部端子を樹脂封止する
工程とを有することを特徴とする半導体装置の製造方法
により上記課題を解決できる。
【００２３】請求項７記載の発明では、表面に黒化処理
層が設けられた銅（Ｃｕ）または銅合金で形成された基
材と、該黒化処理層と該基材との間に該基材の表面を酸
化させた第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴
とするリードフレームにより上記課題を解決できる。
【００２４】請求項８記載の発明では、銅（Ｃｕ）また
は銅合金で形成された基材表面に黒化処理層を形成する
工程と、該基材を加熱し、該黒化処理層と該基材との間
に該基材の表面を酸化させた第１酸化銅（Ｃｕ２Ｏ）層
を設ける工程とを有することを特徴とするリードフレー
ムの製造方法により上記課題を解決できる。
【００２５】上述の各手段は次のような作用を有する。
【００２６】請求項１記載の半導体装置は、放熱板の基
材と黒化処理層との間に該基材の表面を酸化させた第１
酸化銅（Ｃｕ２Ｏ）層を形成することにより、後の樹脂
封止後の製造工程および実装工程で加熱されても、放熱
板のＣｕと黒化処理層(ＣｕＯ)との間に、還元反応によ
るＣｕ２Ｏ層の発生を防ぐことができる。
【００２７】これは、酸素が供給されない状態で熱が加
わった際に酸化・還元反応を起こすＣｕとＣｕＯの組み
合わせに対し、放熱板の基材(Ｃｕ)と第1酸化銅層(Ｃｕ
２Ｏ)及び第1酸化銅層(Ｃｕ２Ｏ)と黒化処理層(ＣｕＯ)
のそれぞれの組み合わせでは、酸素が供給されない状態
で熱が加わっても、酸化・還元反応が起きないものと考
えられる。
【００２８】従って、封止樹脂と放熱板との密着は黒化
処理層により良好に保たれたまま、半導体装置が実装基
板に搭載されるので、ＩＣパッケージにクラックが生じ
て水分がパッケージ内に浸入するような問題は発生しな
い。
【００２９】請求項２記載の半導体装置も、上述した放
熱板の場合と同様に、リードフレームの基材表面と黒化
処理層との間に該基材の表面を酸化させて形成されるＣ
ｕ２Ｏ層により、封止後の製造工程および実装工程で加
熱されても、リードフレームの基材のＣｕと黒化処理層
(ＣｕＯ)との間に、還元反応によるＣｕ２Ｏ層の発生を
防ぐことができる。
【００３０】請求項３記載の半導体装置も、請求項１で
記載した放熱板の場合と同様に、放熱板の基材表面と黒
化処理層との間に該基材の表面を酸化させて形成される
Ｃｕ２Ｏ層により、封止後の製造工程および実装工程で
加熱されても、放熱板の基材のＣｕと黒化処理層（Ｃｕ
Ｏ）との間に、還元反応によるＣｕ２Ｏ層の発生を防ぐ
ことができる。リードフレームの材質は、特に銅に限定
されないので、４２アロイ等の材質のリードフレームを
用いることもできる。
【００３１】請求項４記載の半導体装置は、放熱板が封
止樹脂から露出しているので、放熱特性がより優れてい
る。
【００３２】請求項５記載の半導体装置の製造方法は、
放熱板の基材と黒化処理層との間の該基材表面に、加熱
により緻密な膜質を有する第１酸化銅（Ｃｕ２Ｏ）層を
形成している。これにより、後の樹脂封止後の製造工程
および実装工程で加熱されても、放熱板の基材のＣｕと
黒化処理層（ＣｕＯ）との間に、還元反応によるＣｕ２
Ｏ層の発生を防ぐことができる。
【００３３】請求項６記載の半導体装置の製造方法は、
リードフレームの基材と黒化処理層との間の該基材表面
に、加熱により緻密な膜質を有する第１酸化銅（Ｃｕ２
Ｏ）層を形成している。これにより、後の樹脂封止後の
製造工程および実装工程で加熱されても、リードフレー
ムの基材のＣｕと黒化処理層（ＣｕＯ）との間に、還元
反応によるＣｕ２Ｏ層の発生を防ぐことができる。
【００３４】請求項７記載のリードフレームは、リード
フレームの基材と黒化処理層との間の該基材表面に、加
熱により緻密な膜質を有する第１酸化銅（Ｃｕ２Ｏ）層
を形成している。これにより、このリードフレームを半
導体装置に用いた場合、樹脂封止後の製造工程および実
装工程で加熱されても、リードフレームの基材のＣｕと
黒化処理層（ＣｕＯ）との間に、還元反応によるＣｕ２
Ｏ層の発生を防ぐことができる。
【００３５】請求項８記載のリードフレームの製造方法
は、リードフレームの基材と黒化処理層との間の該基材
表面に、加熱により緻密な膜質を有する第１酸化銅（Ｃ
ｕ２Ｏ）層を形成している。これにより、このリードフ
レームを半導体装置に用いた場合、樹脂封止後の製造工
程および実装工程で加熱されても、リードフレームの基
材のＣｕと黒化処理層（ＣｕＯ）との間に、還元反応に
よるＣｕ２Ｏ層の発生を防ぐことができる。
【００３６】
【発明の実施の形態】次に本発明の原理及び本発明の半
導体装置とその製造方法の実施の形態について図１，３
〜５を用いて説明する。
【００３７】図１は、本発明の原理を説明する図であ
る。図１（ａ）〜（ｄ）は、それぞれリードフレームの
断面図を示している。
【００３８】このリードフレームは銅（Ｃｕ）または銅
合金で形成されている。銅合金とは銅が９０％以上含ま
れている場合を指している。
【００３９】図1（ａ）は、銅のリードフレーム３の基
材表面に黒化処理層２を形成した状態を示している。黒
化処理層２は、リードフレームをアルカリ浴に浸漬処理
することにより形成することができ、リードフレームの
基材表面に第２酸化銅（ＣｕＯ）層の針状結晶層が形成
される。
【００４０】黒化処理を行なうアルカリ浴とは、たとえ
ば、亜塩素酸ナトリウム,水酸化ナトリウム，ペルオキ
ソ二硫酸カリウム等の強酸化剤の混合溶液を用いたもの
であり、１００℃前後で３〜１０分の処理を行なうもの
である。
【００４１】図1（ｂ）は、リードフレームの基材表面
に形成したＣｕＯ層２とリードフレーム３との間に第１
酸化銅（Ｃｕ２Ｏ）層４を形成した状態を示している。
【００４２】この第１酸化銅（Ｃｕ２Ｏ）層４を形成す
る方法は、ＣｕＯ層２の形成されたリードフレームを酸
化性雰囲気、例えばオーブンの中で空気中２００°Ｃ〜
３００°Ｃで１〜２時間加熱することにより、０．５μ
m前後の膜厚のＣｕ２Ｏ層を形成することができる。
【００４３】第１酸化銅（Ｃｕ２Ｏ）層４を形成するこ
とにより、後の樹脂封止後の製造工程および実装工程で
加熱されても、リードフレーム３の基材のＣｕと黒化処
理（ＣｕＯ）層２との間に、還元反応によるＣｕ２Ｏ層
の発生を防ぐことができる。
【００４４】これは、酸素が供給されない状態で熱が加
わった際に酸化・還元反応を起こすＣｕとＣｕＯの組み
合わせに対し、ＣｕとＣｕ２Ｏ、Ｃｕ２ＯとＣｕＯのそ
れぞれの組み合わせでは、酸素が供給されない状態で熱
が加わっても、酸化・還元反応が起きないものと考えら
れる。
【００４５】特に、もろい還元反応によるＣｕ２Ｏ層の
生成を防ぐことができるので、封止樹脂がリードフレー
ムから剥がれるのを有効に防ぐことができる。
【００４６】図1（ｃ）は、チップ、ワイヤ等の半導体
装置を構成する部材を搭載したリードフレーム３を樹脂
封止し、封止樹脂５を形成した状態を示している。
【００４７】黒化処理層２の表面は、針状結晶となって
いるので、封止樹脂５と黒化処理層２との密着性は良好
なものとなっている。
【００４８】図1（ｄ）は、１７５℃で６〜１０時間封
止樹脂をキュアした後、赤外線リフローにより半導体装
置を実装基板に実装した後の状態を示している。
【００４９】封止樹脂のキュアでは、上述したＣｕ２Ｏ
層４の作用により、リードフレーム３とＣｕＯ層２との
間に、酸化・還元反応によるＣｕ２Ｏ層が生成されるこ
とはない。特に、もろい還元反応によるＣｕ２Ｏ層の生
成を防ぐことができるので、鉛フリーの半田を用いた実
装工程においても、リフロー温度が２６０〜２７０℃と
一般的な鉛半田よりかなり高い温度であるにもかかわら
ず、封止樹脂がリードフレームから剥がれるのを有効に
防ぐことができる。
【００５０】従って、封止樹脂とリードフレームとの密
着は黒化処理層により良好に保たれたまま、半導体装置
が実装基板に搭載されるので、ＩＣパッケージにクラッ
クが生じて水分がパッケージ内に浸入するような問題は
発生しない。 （第１実施形態）図３は、本発明の一実施形態を説明す
る図である。図３（ａ）は、本実施例に用いられるリー
ドフレームの平面図を示し、図３（ｂ）は、このリード
フレームにＩＣチップを搭載して樹脂封止したＩＣパッ
ケージの断面を示す図である。
【００５１】リードフレーム３０は、銅（Ｃｕ）により
形成され、スタンピングまたはエッチングにより所定の
形状に加工されている。これとは別の部材として、やは
り銅で形成された放熱板３４が、リードフレーム３０の
内部端子３６に熱硬化性の接着材の塗布されたテープ
（不図示）を介して貼りつけられている。
【００５２】放熱板３４の基材表面に、脱脂やライトエ
ッチング等の前処理を行った後、基材表面に黒化処理層
を形成し、洗浄、乾燥する。黒化処理層は、前述のとお
り放熱板をアルカリ浴に浸漬処理することにより形成す
ることができ、基材表面に第２酸化銅（ＣｕＯ）層の針
状結晶層が形成される。
【００５３】そして、放熱板の黒化処理（ＣｕＯ）層と
基材表面との間の該基材表面上には、上述した第１酸化
銅（Ｃｕ２Ｏ）層が０．５μm前後の膜厚で形成されて
いる。
【００５４】これにより、後の樹脂封止後の製造工程お
よび実装工程で加熱されても、放熱板のＣｕとＣｕＯ層
との間に、酸化・還元反応によるＣｕ２Ｏ層の発生を防
ぐことができる。
【００５５】放熱板３４の表面には、ＩＣチップ３１が
直接搭載され、黒化処理層の上から銀ペースト等により
固定されている。チップ３１の電極と内部端子３６とは
ワイヤ３２により接続され、内部端子３６は封止樹脂３
３から外部に延びてリード３５となっている。
【００５６】本実施例では、リードフレームに銅を用
い、さらに銅の放熱板にチップを直接搭載することによ
り、優れた放熱特性が得られる。これと共に、樹脂封止
後の製造工程および実装工程で高熱が加わっても、放熱
板の黒化処理（ＣｕＯ）層と基材表面との間の該基材表
面上に形成した第１酸化銅（Ｃｕ２Ｏ）層により、封止
樹脂３３と放熱板とが剥がれることなく、黒化処理層の
針状結晶が封止樹脂と良好な密着を保つことができ、パ
ッケージのクラックの発生を防ぐことができる。 （第２実施形態）図４は、本発明の別の実施形態を説明
する図である。図４（ａ）は、本実施例に用いられるリ
ードフレームの平面図を示し、図４（ｂ）は、このリー
ドフレームにＩＣチップを搭載して樹脂封止したＩＣパ
ッケージの断面を示す図である。
【００５７】リードフレーム４０は、銅（Ｃｕ）により
形成されている。リードフレーム４０の基材表面には、
前述の放熱板と同様の黒化処理層が形成されている。た
だし、ワイヤ４２が接続される内部端子４６上の領域
は、マスクをかけて黒化処理層が形成されないようにし
ている。ワイヤ３２が接続される内部端子３６上の領域
は、マスクをかけて黒化処理層が形成されないようにし
ておき、Ａｇメッキを施しておく。
【００５８】そして、リードフレームの黒化処理（Ｃｕ
Ｏ）層と基材表面との間の該基材表面上には、上述した
第１酸化銅（Ｃｕ２Ｏ）層が０．５μm前後の膜厚で形
成されている。
【００５９】これにより、後の樹脂封止後の製造工程お
よび実装工程で加熱されても、リードフレームのＣｕと
ＣｕＯ層との間に、還元反応によるＣｕ２Ｏ層の発生を
防ぐことができる。
【００６０】リードフレーム４０のチップ搭載領域には
ＩＣチップ４１が搭載され、黒化処理層の上から銀ペー
スト等により固定されている。チップ４１の電極と内部
端子４６とはワイヤ４２により接続され、内部端子４６
は封止樹脂４３から外部に延びてリード４５となってい
る。
【００６１】本実施例では、リードフレームに銅を用
い、特に放熱板を設けてはいないが、第１実施形態のも
のより放熱特性が要求されない場合に適用される。リー
ドフレーム基材表面と黒化処理層との間の該基材表面上
に形成した第１酸化銅（Ｃｕ２Ｏ）層の作用は上述した
ものと同様である。 （第３実施形態）図５は、本発明の別の実施形態を説明
する図である。図５（ａ）は、本実施例に用いられる放
熱板の平面図を示し、図５（ｂ）は、この放熱板にＩＣ
チップを搭載して樹脂封止したＩＣパッケージの断面を
示す図である。リードフレームは、図４で説明した第２
実施形態と同様のものが用いられる。
【００６２】リードフレームは、銅または４２％Ｎｉ−
５８％Ｆｅ（４２アロイ）で形成されている。リードフ
レームのチップ搭載領域の裏面に設けられる放熱板５４
は、銅で形成されており、その表面には、前述と同様の
黒化処理層が形成されている。
【００６３】そして、放熱板の黒化処理（ＣｕＯ）層と
基材表面との間の該基材表面上には、上述した第１酸化
銅（Ｃｕ２Ｏ）層が０．５μm前後の膜厚で形成されて
いる。
【００６４】これにより、後の樹脂封止後の製造工程お
よび実装工程で加熱されても、放熱板のＣｕとＣｕＯ層
との間に、還元反応によるＣｕ２Ｏ層の発生を防ぐこと
ができる。
【００６５】リードフレームのチップ搭載領域にはＩＣ
チップ５１が搭載され、銀ペースト等により固定されて
いる。チップ５１の電極と内部端子５６とはワイヤ５２
により接続され、内部端子５６は封止樹脂５３から外部
に延びてリード５５となっている。
【００６６】放熱板５４は、封止樹脂５３から表面が露
出して設けられている。これにより、放熱特性が向上し
ている。
【００６７】本実施例では、銅の放熱板を露出して設け
ている。これは、外部の冷却装置を用いる場合に有効で
ある。放熱板の基材表面と黒化処理層との間の該基材表
面上に形成した第１酸化銅（Ｃｕ２Ｏ）層の作用は上述
したものと同様である。
【００６８】
【発明の効果】以上説明したように、本発明の半導体装
置及び製造方法を用いれば、Ｃｕの基材と黒化処理層と
の間の該基材表面上に第１酸化銅（Ｃｕ２Ｏ）層を形成
することにより、後の樹脂封止後の製造工程および実装
工程で加熱されても、基材のＣｕと黒化処理層（Ｃｕ
Ｏ）との間に、還元反応によるＣｕ２Ｏ層の発生を防ぐ
ことができる。特に、もろい還元反応によるＣｕ２Ｏ層
の生成を防ぐことができるので、封止樹脂がＣｕの部材
から剥がれるのを有効に防ぐことができる。
【００６９】従って、封止樹脂とＣｕの部材との密着は
黒化処理層により良好に保たれたまま、半導体装置が実
装基板に搭載されるので、ＩＣパッケージにクラックが
生じて水分がパッケージ内に浸入するような問題は発生
しない。
【００７０】また同様の手法をリードフレームとその製
造方法に用いれば、このリードフレームを半導体装置に
用いた場合、半導体装置の樹脂封止後の製造工程および
実装工程で加熱されても、リードフレームの基材のＣｕ
と黒化処理層（ＣｕＯ）との間に、還元反応によるＣｕ
２Ｏ層の発生を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】従来技術とその問題点を説明する図である。
【図３】本発明の第1実施形態を説明する図である。
【図４】本発明の第2実施形態を説明する図である。
【図５】本発明の第3実施形態を説明する図である。
【符号の説明】
２…………黒化処理層 ３…………リードフ
レーム ４…………第１酸化銅層 ５…………封止樹脂 ２１…………リードフレーム ２２………黒化処理
層 ２５………封止樹脂 ２６………還元によ
る第１酸化銅層 ２７………酸化による第１酸化銅層 ２８………第１酸化銅層２６の剥がれ ３０，４０………リードフレーム ３１，４１，５１………チップ ３２，４２，５２、
……ワイヤ ３３，４３，５３………封止樹脂 ３４，５４…………
……放熱板 ３５，４５，５５………リード ３６，４６，５６…
……内部端子

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】基材の表面に黒化処理層が設けられた銅
    （Ｃｕ）または銅合金で形成された放熱板と、 該放熱板の所定の場所に固定されたチップと、 該放熱板上に絶縁材を介して設けられ、チップと電気的
    に接続された複数の内部端子と、 上記放熱板、チップ及び内部端子を封止する封止樹脂と
    を有し、 該黒化処理層と該基材との間に該基材の表面を酸化させ
    た第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴とする
    半導体装置。
  2. 【請求項２】基材の表面に黒化処理層が設けられた銅
    （Ｃｕ）または銅合金で形成されたリードフレームと、 該リードフレームの所定の場所に固定されたチップと、 該チップと電気的に接続された複数の内部端子と、 上記リードフレーム、チップ及び内部端子を封止する封
    止樹脂とを有し、 該黒化処理層と該基材との間に該基材の表面を酸化させ
    た第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴とする
    半導体装置。
  3. 【請求項３】リードフレームと、 該リードフレームの所定の場所に固定されたチップと、 該チップと電気的に接続された複数の内部端子と、 該チップの固定された面と反対側のリードフレーム面に
    設けられ、基材の表面に黒化処理層が設けられた銅（Ｃ
    ｕ）または銅合金で形成された放熱板と、 上記リードフレーム、チップ及び内部端子を封止する封
    止樹脂とを有し、 該黒化処理層と該基材との間に該基材の表面を酸化させ
    た第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴とする
    半導体装置。
  4. 【請求項４】前記放熱板が前記封止樹脂から露出してい
    ることを特徴とする請求項3記載の半導体装置。
  5. 【請求項５】銅（Ｃｕ）または銅合金で形成された放熱
    板の基材表面に、黒化処理層を形成する工程と、 該放熱板を加熱し、該黒化処理層と該基材との間に該基
    材の表面を酸化させた第１酸化銅（Ｃｕ２Ｏ）層を設け
    る工程と、 該放熱板の所定の場所にチップを固定する工程と、 該放熱板上に絶縁材を介して設けられた複数の内部端子
    とチップとを電気的に接続する工程と、 上記放熱板、チップ及び内部端子を樹脂封止する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】銅（Ｃｕ）または銅合金で形成されたリー
    ドフレームの基材表面に黒化処理層を形成する工程と、 該リードフレームを加熱し、該黒化処理層と該基材との
    間に該基材の表面を酸化させた第１酸化銅（Ｃｕ２Ｏ）
    層を設ける工程と、 該リードフレームの所定の場所にチップを固定する工程
    と、 該チップと複数の内部端子とを電気的に接続する工程
    と、 上記リードフレーム、チップ及び内部端子を樹脂封止す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】表面に黒化処理層が設けられた銅（Ｃｕ）
    または銅合金で形成された基材と、 該黒化処理層と該基材との間に該基材の表面を酸化させ
    た第１酸化銅（Ｃｕ２Ｏ）層を設けることを特徴とする
    リードフレーム。
  8. 【請求項８】銅（Ｃｕ）または銅合金で形成された基材
    表面に黒化処理層を形成する工程と、 該基材を加熱し、該黒化処理層と該基材との間に該基材
    の表面を酸化させた第１酸化銅（Ｃｕ２Ｏ）層を設ける
    工程とを有することを特徴とするリードフレームの製造
    方法。
JP2000015108A 2000-01-24 2000-01-24 半導体装置とその製造方法及びリードフレームとその製造方法 Withdrawn JP2001210776A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000015108A JP2001210776A (ja) 2000-01-24 2000-01-24 半導体装置とその製造方法及びリードフレームとその製造方法
TW089118964A TW486800B (en) 2000-01-24 2000-09-15 Semiconductor device and method of producing the same, lead frame and method of producing the same
KR1020000054644A KR20010076196A (ko) 2000-01-24 2000-09-18 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000015108A JP2001210776A (ja) 2000-01-24 2000-01-24 半導体装置とその製造方法及びリードフレームとその製造方法

Publications (1)

Publication Number Publication Date
JP2001210776A true JP2001210776A (ja) 2001-08-03

Family

ID=18542454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000015108A Withdrawn JP2001210776A (ja) 2000-01-24 2000-01-24 半導体装置とその製造方法及びリードフレームとその製造方法

Country Status (3)

Country Link
JP (1) JP2001210776A (ja)
KR (1) KR20010076196A (ja)
TW (1) TW486800B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
DE102006022254A1 (de) * 2006-05-11 2007-11-15 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
US7301226B2 (en) 2003-04-16 2007-11-27 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
JP2010512665A (ja) * 2006-12-12 2010-04-22 インタープレックス，キューエルピー，インコーポレイテッド プラスチック電子素子パッケージ
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7294587B2 (en) 2001-10-18 2007-11-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7524702B2 (en) 2003-04-16 2009-04-28 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
US7301226B2 (en) 2003-04-16 2007-11-27 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
EP1469514B1 (en) * 2003-04-16 2016-11-23 Shinko Electric Industries Co., Ltd. Conductor substrate for semiconductor device and production method thereof
DE102006022254A1 (de) * 2006-05-11 2007-11-15 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
US8450861B2 (en) 2006-05-11 2013-05-28 Infineon Technologies Ag Integrated circuit device with semiconductor device components embedded in plastic housing composition
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
JP2010512665A (ja) * 2006-12-12 2010-04-22 インタープレックス，キューエルピー，インコーポレイテッド プラスチック電子素子パッケージ
US8039945B2 (en) * 2006-12-12 2011-10-18 Interplex Qlp, Inc. Plastic electronic component package
JP2015149370A (ja) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
JP7170498B2 (ja) 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ

Also Published As

Publication number Publication date
TW486800B (en) 2002-05-11
KR20010076196A (ko) 2001-08-11

Similar Documents

Publication Publication Date Title
US7638879B2 (en) Semiconductor package and fabrication method thereof
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
US8664046B2 (en) Manufacturing method thereof and a semiconductor device
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001210776A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JP2002368165A (ja) 樹脂封止型半導体装置
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JPH10313081A (ja) 半導体装置およびその製造方法
JPH04137552A (ja) リードフレーム
KR100507286B1 (ko) 반도체 패키지의 부착 방법
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP5125702B2 (ja) 電子装置の製造方法
JP2001308254A (ja) 半導体装置及びその製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
KR100471413B1 (ko) 테이프 볼 그리드 어레이 패키지
JPH0595078A (ja) 樹脂封止型半導体装置
TWI388040B (zh) 具散熱片之半導體封裝結構及其製造方法
JP2001274276A (ja) 放熱型ｂｇａパッケージ及びその製造方法
JPS59144159A (ja) プラスチツク封止型ｉｃ
JPS61195991A (ja) 電子部品の製造方法
JP2001177019A (ja) 電子部品用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403