JP5125702B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP5125702B2 JP5125702B2 JP2008099130A JP2008099130A JP5125702B2 JP 5125702 B2 JP5125702 B2 JP 5125702B2 JP 2008099130 A JP2008099130 A JP 2008099130A JP 2008099130 A JP2008099130 A JP 2008099130A JP 5125702 B2 JP5125702 B2 JP 5125702B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- heat treatment
- resin
- tape
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
なお、上記実施形態では、200℃での第1の熱処理工程を部品搭載工程前に行っているが、この第1の熱処理工程は、樹脂封止工程の前に行えばよく、その実行のタイミングは、上記実施形態に限定されない。
20 半導体素子
30 モールド樹脂
40 ボンディングワイヤ
200 テープ
Claims (3)
- リードフレーム(10)の一面側に部品(20、40)を搭載し、前記リードフレーム(10)の他面に当該他面を被覆するテープ(200)を貼り付けた後、
前記部品(20、40)とともに前記リードフレーム(10)を樹脂(30)で封止し、
次に、前記リードフレーム(10)から前記テープ(200)を剥がすことにより、前記リードフレーム(10)の前記他面を前記樹脂(30)から露出させるようにした電子装置の製造方法において、
前記樹脂(30)による封止を行う前に、前記テープ(200)を貼り付けた前記リードフレーム(10)を熱処理する工程を備え、この熱処理工程では、200℃以上の温度での熱処理を1.5時間以上行うとともに、当該200℃以上の温度での熱処理以外に、150℃以上200℃未満の温度での熱処理を1時間以上行うものであり、
前記熱処理する工程を、前記樹脂(30)による封止を行う前の12時間以内に行うことを特徴とする電子装置の製造方法。 - 前記テープ(200)は、ポリイミドを基材とし貼り付け面にシリコーン系接着剤を有するものであることを特徴とする請求項1に記載の電子装置の製造方法。
- 前記リードフレーム(10)は、銅の表面に、当該銅側よりNi、Pd、Auが順次積層されてなる3層のメッキが施されたものであることを特徴とする請求項1または2に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099130A JP5125702B2 (ja) | 2008-04-07 | 2008-04-07 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099130A JP5125702B2 (ja) | 2008-04-07 | 2008-04-07 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253014A JP2009253014A (ja) | 2009-10-29 |
JP5125702B2 true JP5125702B2 (ja) | 2013-01-23 |
Family
ID=41313432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008099130A Expired - Fee Related JP5125702B2 (ja) | 2008-04-07 | 2008-04-07 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125702B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294580A (ja) * | 1999-04-12 | 2000-10-20 | Nitto Denko Corp | 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ |
JP3575480B2 (ja) * | 1999-11-10 | 2004-10-13 | 日立化成工業株式会社 | 半導体用接着フィルム |
JP2005294443A (ja) * | 2004-03-31 | 2005-10-20 | Sony Corp | 半導体装置及びその製造方法 |
JP4900244B2 (ja) * | 2005-07-20 | 2012-03-21 | 日立化成工業株式会社 | 半導体用熱可塑性樹脂組成物、これを用いた接着フィルム、リードフレーム、半導体装置および半導体装置の製造方法 |
-
2008
- 2008-04-07 JP JP2008099130A patent/JP5125702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009253014A (ja) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7638879B2 (en) | Semiconductor package and fabrication method thereof | |
US7608916B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
CN107644862B (zh) | 具有银纳米层的粗糙引线框 | |
JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP5125702B2 (ja) | 電子装置の製造方法 | |
JP2006191143A (ja) | 半導体装置 | |
JP3869693B2 (ja) | 半導体装置の製造方法 | |
JP2001210776A (ja) | 半導体装置とその製造方法及びリードフレームとその製造方法 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3976311B2 (ja) | リードフレームの製造方法 | |
JP4206410B2 (ja) | 半導体装置の製造方法 | |
JP2012182392A (ja) | 半導体装置の製造方法 | |
KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 | |
JP2002226794A (ja) | 耐熱性粘着テープおよび半導体装置の製造方法 | |
JP4308698B2 (ja) | 半導体装置 | |
JP2002110884A (ja) | リードフレーム積層物 | |
KR20160102994A (ko) | 리드프레임 표면을 처리하는 방법 및 처리된 리드프레임 표면을 구비한 장치 | |
JP2000252404A (ja) | 半導体パッケージ及びその製造方法 | |
JP4311294B2 (ja) | 電子装置およびその製造方法 | |
JP2011238770A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2013026411A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |