JP2012182392A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012182392A
JP2012182392A JP2011045657A JP2011045657A JP2012182392A JP 2012182392 A JP2012182392 A JP 2012182392A JP 2011045657 A JP2011045657 A JP 2011045657A JP 2011045657 A JP2011045657 A JP 2011045657A JP 2012182392 A JP2012182392 A JP 2012182392A
Authority
JP
Japan
Prior art keywords
lead frame
heat
adhesive tape
resistant adhesive
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011045657A
Other languages
English (en)
Inventor
Mitsuru Kamiya
充 神谷
Hiroyuki Kondo
広行 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2011045657A priority Critical patent/JP2012182392A/ja
Publication of JP2012182392A publication Critical patent/JP2012182392A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20305—Ultrasonic frequency [f] 100 Khz=<f< 125 KHz

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】粗化処理したリードフレームを用いてＱＦＮの製造工程において、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障をきたしにくい耐熱性粘着テープを提供する。
【解決手段】表面に粗化処理が施されたリードフレーム１０のアウターパッド側に耐熱性粘着テープを２０貼り合わせた金属製のリードフレームのダイパッド１１ｃ上に半導体チップ１５をボンディングする搭載工程と、リードフレームの端子部１１ｂ先端と半導体チップ上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する結線工程と、封止樹脂１７により半導体チップ側を片面封止する封止工程を少なくとも含む半導体装置の製造方法であって、耐熱性粘着テープは、３００℃以下の温度領域でガラス転移温度(Tg)が認められない支持基材を使用していることを特徴とする半導体装置の製造方法。
【選択図】図１

Description

本発明は、耐熱性粘着テープを用いた半導体装置の製造方法及びその方法にて使用される耐熱性粘着テープに関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、特許文献１及び２に記載された、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
このような製造方法において、前記粘着テープには、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤーボンディング工程における繊細な操作性に支障をきたさないなど、これらのすべての工程を満足する特性が要求される。
また、パッケージの信頼性を高めるためには、封止樹脂とリードフレームとの密着性を向上させる必要があり、そのためリードフレーム表面に粗化処理を施す場合があり、この粗化処理をすることでリードフレームの表面積が増大し、樹脂との接触面が広がることによって、パッケージの信頼性を高めることができる。
特開２００９−０４４０１０号公報 特開２００２−１８４８０１号公報
しかしながら粗化処理を行った場合、リードフレームの粘着テープ貼り付け面においても、表面積が増大するため、リードフレームと粘着テープが重剥離化し、粘着テープ剥離時にリードフレームの変形や糊残りといった支障が生じやすくなる。
そこで本発明の目的は、パッケージの信頼性を高めるため粗化処理したリードフレームを用いてＱＦＮの製造工程において、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障をきたしにくい耐熱性粘着テープを提供することにある。
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの物性、材料、厚み等について鋭意研究したところ、特定の温度領域でガラス転移温度(Tg)が認められない支持基材を用いることにより、上記目的を達成できることを見出し、本発明を完成するに至った。
即ち、本発明の半導体装置の製造方法は、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製の粗化処理されたリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程を少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、３００℃以下の温度領域でガラス転移温度(Tg)が認められない支持基材を使用していることを特徴とする。
なお、粗化処理の方法としては、電解粗化処理、黒色酸化粗化処理、あるいは交流粗化処理等が考えられるが、その方法については特に制限されるものではない。
本発明によれば、表面が粗化処理されたリードフレームのアウターパッド側に耐熱性粘着テープを貼り合わせ、リードフレームを用いて半導体装置を製造する際に、該耐熱性粘着テープの支持基材のガラス転移温度を特定の範囲とすることによって、半導体装置の製造後に耐熱性粘着テープを剥離する際に、重剥離を起こすことがないために、剥離後のリードフレームや封止樹脂に糊残りがなく、剥離に要する力を弱くすることが可能であるから、リードフレームの変形を防止することができる。
本発明の半導体装置の製造方法の一例を示す工程図 本発明におけるリードフレームの一例を示す図、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図。 本発明における樹脂封止工程の一例を示す縦断面図
前記耐熱性粘着テープの支持フィルムは３００℃以下の温度領域でガラス転移温度が認められない支持基材であれば特に限定はされないが、耐熱性、基材強度、線膨張係数から鑑みるとポリイミドが好ましい。
また、前記耐熱性粘着テープの支持基材の厚さは５μｍ以上１００μｍ以下、好ましくは１０μｍ以上７５μｍ以下であることが望ましい。
支持基材の厚さが５μｍ以上であればテープの取り扱いが容易であり、支持基材の厚さが１００μｍ以下であるとテープ剥離時に難を生じることがない。
更に、前記耐熱性粘着テープに使用する支持基材における２０℃〜３００℃の線膨張係数は３．０×１０−５以下であることが望ましい。線膨張係数が３．０×１０−５以下であると、リードフレームの母材となる銅の線膨張係数との差異が小さくなり、リードフレームに反りを発生することがない。
なお、ここでいう「Tgが認められない」とは熱機械分析装置(エスアイエステクノロジー社製TMA/SS6600)において、荷重１９．６ｍN、昇温温度１０℃/minの条件で分析した場合の値を指す。
更に、前記耐熱性粘着テープに使用する支持フィルムの１８０℃、３時間加熱後の熱収縮率は０．４０％以下であることが好ましい。０．４０％以下であるとフィルムの熱収縮によりリードフレームの反りを発生してしまうことがない。ここでいう加熱収縮率は５ｃｍ角のフィルムの１８０℃３時間加熱した際の寸法変化をミツトヨ製投影機(PJ-H3000F)において測定した際の値を示す。
前記耐熱性粘着テープの粘着剤層に用いる樹脂層の組成は耐熱性があり、200℃での貯蔵弾性率が５×10４ Pa以上であれば特に限定されない。シリコーン系、アクリル系、ゴム系等いずれの系でも良いが、耐熱性の観点から好ましくはシリコーン系、アクリル系、更に好ましくはシリコーン系粘着剤が良い。200℃での樹脂層の貯蔵弾性率が5×10４Pa以上であると樹脂層の流動性が高まることがないため、粗化処理により凹凸化したリードフレームとの密着性が高くならない。これによりテープの剥離工程において重剥離化し、糊残りやパッケージの変形を引き起こすことを防止できる。
また、リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程の前に、耐熱性粘着テープがリードフレームへ貼付されることがあるが、その際に粘着剤層が柔らかいと十分なワイヤーボンディング性が得られないため、その点からも弾性率は５×10４Pa以上である必要がある。
なお、本文中に記載している貯蔵弾性率は以下の方法により求めた。
樹脂層を1．５ｍｍ〜２ｍｍの厚みで作製した後、これを直径７．９ｍｍのポンチで打ち抜き、測定用の試料を得た。
Ｒｈｅｏｍｅｔｒｉｃ Ｓｃｉｅｎｔｉｆｉｃ 社製の粘弾性スペクトロメーター（ＡＲＥＳ）を用いて、チャック圧１００ｇ重、周波数１Ｈｚに設定して測定を行い２００℃における貯蔵弾性率を求めた。［ステンレススチール製８ｍｍパラレルプレート（ティエーインスツルメンツ社製、型式７０８．０１５７）を使用］。
また、前記粘着剤層には適宜架橋剤、重点剤、粘着付与剤、剥離付与剤等を加えることも可能である。
前記耐熱性粘着テープの粘着剤層は２μｍ以上５０μｍ以下、好ましくは３μｍ以上４０μｍ以下、更に好ましくは４μｍ以上３０μｍ以下であることが望ましい。
粘着剤厚が２μｍ以上であればリードフレームとの十分な粘着力が得られ、５０μｍ以下であれば十分なワイヤーボンディング性が得られる。
前記耐熱性粘着テープの粘着剤が５％重量減少する温度は２５０℃以上であることが望ましい。２５０℃以下の温度で５％以上の重量減少を生じない粘着剤であれば、ダイアタッチ、ワイヤーボンディング等半導体製造工程時の熱工程により粘着剤が劣化することがなく、テープ剥離後に糊残りを生じる可能性は低くなる。
前記耐熱性粘着テープの粘着剤層を２００℃、1時間の条件下で加熱した際の発生ガスは１．０μｇ/ｇ以下であることが望ましい。１．０μｇ/ｇ以下であると、発生ガス成分のリードフレーム表面への２次堆積が顕著ではなく、ワイヤーボンディング性は良好で、樹脂封止後のパッケージの耐湿信頼性を向上させる。なお、この「発生ガス量」は粘着剤層を１０ｍｇ採取し、ガスクロマトグラフィー用のバイアル内に封入し、加熱発生ガスをトラップして、ガスクロマトグラフィーにて測定してなる発生ガス量である。
前記耐熱性粘着テープの支持基材の厚さ(A)と粘着剤層の厚さ(B)の比(B/A)は3以下であることが好ましい。(B/A)が3以下であると、基材の厚さに対して粘着剤層の厚さが小さくなり剥離時に糊残りを生じる可能性は小さくなる。
前記耐熱性粘着テープは、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程のいずれかの工程の前もしくは後にリードフレームへ貼付されるため、リードフレームへの粘着性が必要となる。
例えば、リードフレームへの１８０°ピール粘着力は０．０５−６．０N/１９ｍｍ幅、好ましくは０．１０−５．０N/１９ｍｍ幅、更に好ましくは０．１５−４．０N／１９ｍｍ幅である。リードフレームへの粘着力が０．０５N／１９ｍｍ幅以上の場合には、前記耐熱性粘着テープがリードフレームへの十分な粘着力を有しているために、工程中のテープ剥離を生じることがない。またリードフレームへの粘着力が６．０N／１９ｍｍ幅以下の場合には、テープの貼付を失敗した際のテープ剥離でリードフレームのダイパッド部等が変形せず歩留まりは低下しない。
耐熱性粘着テープは、封止工程後の任意の段階ではがされることになるが、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招く恐れもある。したがって、封止樹脂のはみ出しを抑える粘着力以上に強粘着であることはむしろ好ましくない。例えば前記耐熱性粘着テープのリードフレームへの２００℃雰囲気１時間加熱後１８０°ピール粘着力は０．１−６．０N/１９ｍｍ幅、好ましくは０．２−５．０N/１９ｍｍ幅、更に好ましくは０．３−４．０N／１９ｍｍ幅である。
２００℃雰囲気下１時間加熱後のリードフレームへの粘着力が０．１N／１９ｍｍ幅以上の場合は前記耐熱性粘着テープがリードフレームへの十分な粘着力を有しているため樹脂封止時の樹脂モレを生じることがない。リードフレームへの粘着力が６．０N／１９ｍｍ幅以下の場合は樹脂封止後のテープ剥離の際に粘着剤層とリードフレームの粘着力が高すぎることがなく、リードフレーム上には糊残りを生じない。
前記耐熱性粘着テープの封止樹脂への１８０°ピール粘着力は１０．０N/１９ｍｍ幅以下、好ましくは８．０N/１９ｍｍ幅以下、更に好ましくは６．０N／１９ｍｍ幅以下である。
封止樹脂への粘着力が１０．０N以下／１９ｍｍ幅の場合は樹脂封止後のテープ剥離の際に粘着剤層と封止樹脂の粘着力が高すぎないので封止樹脂上に糊残りを生じることがない。
次に本発明の耐熱性粘着テープを用いた半導体装置の製造方法に関して図面を基に説明する。
図１は、本発明の半導体装置の製造方法の一例の工程図である。
本発明の半導体装置の製造方法は、図１（ａ）〜（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による結線工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程と、これらいずれかの段階でプラズマを照射する工程とを少なくとも含むものである。
搭載工程は、図１（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に耐熱性粘着テープ２０を貼り合わせた金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。
リードフレーム１０は、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その表面は粗化処理されることによって表面に微細な凹凸が形成されている。その粗化処理手段としては、硫酸-過酸化水素系エッチング剤等のエッチング剤に浸漬する等による化学的処理や、ブラスト処理等の物理的処理を採用できるが、後の工程における清浄化を考慮すると、粉末を発生しない化学的処理がより好ましい。化学的処理を採用した場合の微細な凹凸の粗さは、処理時間、エッチング剤の温度や濃度等を調整することにより任意の範囲に調整することが可能である。
さらに、電気接点部分には、銀，ニッケル，パラジウム，金などの素材で被覆（めっき）されている場合もある。リードフレーム１０の厚みは、１００〜３００μｍが一般的である。なお、部分的にエッチングなどで薄く加工されている部分はこのかぎりではない。
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。とくに近年では、生産性の観点から1枚のリードフレーム中に配列されるパッケージ数を多くするため、これらの個々のパッケージが細密化されるばかりでなく、一つの封止部分で多数のパッケージを封止できるようこれらの配列数も大きく拡大してきている。
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列された、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
耐熱性粘着テープ２０は、少なくともパッケージパターン領域１１より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して耐熱性粘着テープ２０を貼着するのが好ましい。
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃヘのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１２０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に貼着した耐熱性粘着テープ２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
また、本発明においては、いずれかの工程の段階でプラズマ処理が施される。これは、リードフレームあるいは搭載されたチップ表面のクリーニングのために実施される目的から、通常はダイアタッチキュアが施された後もしくはワイヤボンディングを実施する前の段階、あるいは封止樹脂により片面封止が施される前の段階で実施される場合がほとんどである。特に高度なパッケージを製作する際には、複数回にわたって繰り返し実施される場合もある。
なお、これらのプラズマ処理とはプラズマ放電処理をリードフレーム表面に施す工程であれば特に限定されるものではないが、一般的には放電方法によりダイレクトプラズマモードあるいはリエッチングモードなど各種の方法がある。
また、処理槽で実施される場合は槽内を減圧状態として特定のガスを流入した雰囲気下に調整されることが一般的であり、その際に流入される代表的なガス成分としてはＡｒ（アルゴン）、Ｏ２（酸素）などが単独で、あるいはこれらを含む混合ガス雰囲気下で施される。
リードフレームなどへのダメージを考慮すると、一般的にアルゴンを主成分としたガスを流入した低圧状態の槽内環境においてリエッチングモードでのプラズマ処理を数分程度施すことが好ましい。
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
なお、本実施例および比較例に使用されるリードフレームは、黒色酸化処理により粗化処理を施して使用した。
黒色酸化処理には、硫酸-過酸化水素系エッチング剤(メック社製：CB-5004)を用いて、常温で1分間浸漬して処理を行った。
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン製カプトン１００Ｈ、線熱膨張係数２．７×１０-5 ／Ｋ、３００℃以下でのTgは認められない。）を基材として、２００℃における貯蔵弾性率が４．０×１０5 Pa のシリコーン系粘着剤を用いて厚さ約６μｍの粘着剤層を設けた耐熱性粘着テープを作成した。なお、このテープのリードフレームへの１８０°ピールの粘着力は１．０N／１９ｍｍ幅、２００℃、1時間加熱後の１８０°ピールでの粘着力は２．７Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は３．０N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は３３０℃であり、２００℃１時間加熱後の発生ガス量は０．０３mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は０．３５％であった。
実施例２
実施例１使用の粘着剤を１５μｍ支持基材上に塗布した以外は実施例１と同様の方法で粘着テープを得た。なお、このテープのリードフレームへの１８０°ピールの粘着力は１．８N／１９ｍｍ幅、２００℃、1時間加熱後の１８０°ピールでの粘着力は４．２Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は４．５N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は３３０℃であり、２００℃１時間加熱後の発生ガス量は０．０８mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は０．３５％であった。
実施例３
２５μｍ厚のポリイミドフィルム（東レデュポン製カプトン１００Ｈ、線熱膨張係数２．７×１０-5 ／Ｋ）を基材として、200℃における貯蔵弾性率が１．０×１０6 Pa のアクリル系粘着剤を用いて厚さ約６μｍの粘着剤層を設けた耐熱性粘着テープを作成した。なお、このテープのリードフレームへの１８０°ピールの粘着力は０．５N／１９ｍｍ幅、２００℃、1時間加熱後の１８０°ピールでの粘着力は１．５Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は４．０N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は２７０℃であり、２００℃１時間加熱後の発生ガス量は０．５mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は０．３５％であった。
比較例１
２５μｍ厚のポリエチレンナフタレート（帝人デュポン製テオネックスQ81、線熱膨張係数1.4×１０-5 ／Ｋ、Tg １１３℃）を支持フィルムに用いた以外は実施例１と同様の方法にて粘着テープを得た。なお、このテープのリードフレームへの１８０°ピールの粘着力は０．９N／１９ｍｍ幅、２００℃、1時間加熱後の１８０°ピールでの粘着力は２．５Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は２．８N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は２７０℃であり、２００℃１時間加熱後の発生ガス量は０．０３mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は0.6％であった。
比較例２
２００℃における貯蔵弾性率が８．０×１０３Paであるシリコーン粘着剤を使用する以外は実施例１と同様の方法で粘着テープを得た。なお、このテープのリードフレームへの１８０°ピールの粘着力は１．２N／１９ｍｍ幅、２００℃、1時間加熱後の１８０°ピールでの粘着力は３．４Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は４．１N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は３２０℃であり、２００℃１時間加熱後の発生ガス量は０．１２mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は０．３５％であった。
比較例３
リードフレームへの粘着力が７．０N/１９ｍｍであるシリコーン粘着剤を使用する以外は実施例１と同様の方法で粘着テープを得た。この粘着剤の２００℃の貯蔵弾性率は６．０×１０４Paであり、このテープのリードフレームへの２００℃、1時間加熱後の１８０°ピールでの粘着力は１０．５Ｎ／１９ｍｍ幅程度であった。また、本粘着テープの樹脂封止後の封止樹脂への１８０°ピールの粘着力は１２．３N／１９ｍｍであった。
なお、粘着剤の５％重量減少温度は３１０℃であり、２００℃１時間加熱後の発生ガス量は０．２１mg/gであった。さらに１８０℃３時間加熱後の支持フィルムの加熱収縮率は０．３５％であった。
作製した上記サンプルに対して、ワイヤーボンディング性、樹脂封止時のマスキング性、およびテープの剥離性に関して検証を行った。
＜ワイヤーボンディング性評価＞
耐熱性粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパッド側に貼り合わせた。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ぺーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。
つぎに、リードフレームは耐熱性粘着テープ側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、１１５ＫＨｚワイヤボンダー（新川製：UTC-300B1）を用いてφ２５μｍの金線（田中貴金属製GMG−２５）にて下記の条件でワイヤーボンディングを行った。
ファーストボンディング加圧：１００ｇ
ファーストボンディング印加時間：１０ｍｓｅｃ
セカンドボンディング加圧：１５０ｇ
セカンドボンディング印加時間：１５ｍｓｅｃ
上記、手法にて結線作製したワイヤーのプル強度をプルテスター(レスカ製：) を用いて測定した。測定値が４ｇｆ以上且つ、破壊モードが界面破壊で無い場合を合格として、成功率を求めた。
＜マスキング性評価＞
耐熱性粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパッド側に貼り合わせた。
上記粘着テープ付きリードフレームを前記ワイヤーボンド条件にてワイヤーボンドを行い、さらにエポキシ系封止樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．５秒、キュア時間１２０秒にてモールドした後、耐熱性テープを剥離し、樹脂モレを確認した。本試験を３０枚のリードフレームにて行い樹脂モレ発生の割合を確認した。
＜糊残り性評価＞
前記マスキング性評価用サンプルのテープ剥離面の封止樹脂面およびリードフレーム面を目視にて確認した。
＜リワーク性＞
耐熱性粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパッド側に貼り合わせ、１８０°ピールにて剥離。テープ剥離後のリードフレームの形状を確認した。
実施例１−３のサンプルはいずれの特性も満足するものであったが、比較例１ではワイヤーボンディング中に支持フィルムの収縮を生じたため、十分なワイヤーボンディング性、マスキング性を得られなかった。
比較例２では200℃での貯蔵弾性率が低いため、比較例３では粘着力が高いため、封止樹脂のマスキング性に問題は確認されなかったが、樹脂封止後にテープを剥離したところリードフレームおよび封止樹脂上に糊残りが確認された。
以上の結果より、多数のパッケージを同時に封止するMAPタイプに対し、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障をきたしにくい耐熱性粘着テープを用いた半導体の製造方法を提供することができた。
１０ リードフレーム
１１ パッケージパターン領域
１１ａ 開口
１１ｂ 端子部
１１ｃ ダイパッド
１１ｄ ダイバー
１２ キャビティ
１３ ガイドピン用孔
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
１７ａ 切断部
１８ 金型
１８ａ 上金型
１８ｂ 下金型
１９ 導電性ペースト
２０ 耐熱性粘着テープ
２１ 封止された構造物
２１ａ 半導体装置

Claims (4)

  1. 表面に粗化処理が施されたリードフレームのアウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程を少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、３００℃以下の温度領域でガラス転移温度(Tg)が認められない支持基材を使用していることを特徴とする半導体装置の製造方法。
  2. 前記請求項１記載の耐熱性粘着テープで、200℃での粘着剤の貯蔵弾性率が５×10４Pa以上であるテープを用いた半導体装置の製造方法。
  3. 前記請求項１−２記載の耐熱性粘着テープで、リードフレームへの１８０ピールの粘着力が０．０５〜６．０Ｎ／１９ｍｍ幅であるテープを用いた半導体装置の製造方法。
  4. 前記請求項１−３いずれか記載の半導体装置の製造方法で用いられる耐熱性粘着テープ。
JP2011045657A 2011-03-02 2011-03-02 半導体装置の製造方法 Pending JP2012182392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045657A JP2012182392A (ja) 2011-03-02 2011-03-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045657A JP2012182392A (ja) 2011-03-02 2011-03-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012182392A true JP2012182392A (ja) 2012-09-20

Family

ID=47013323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045657A Pending JP2012182392A (ja) 2011-03-02 2011-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012182392A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364438B1 (ko) 2012-09-21 2014-02-18 도레이첨단소재 주식회사 에너지선 반응형 내열성 점착시트를 이용한 반도체 장치의 제조방법
US11373935B2 (en) 2016-02-15 2022-06-28 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003336015A (ja) * 2002-05-16 2003-11-28 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート
JP2004014619A (ja) * 2002-06-04 2004-01-15 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP2007335843A (ja) * 2006-05-15 2007-12-27 Hitachi Chem Co Ltd 半導体用接着フィルム付き金属板、これを用いてなる半導体用接着フィルム付き配線基板および半導体用接着フィルム付き半導体装置ならびに半導体装置およびその製造方法
JP2009033082A (ja) * 2007-06-27 2009-02-12 Hitachi Chem Co Ltd 半導体用接着フィルム、これを用いた半導体パッケージ用基板及び半導体装置並びに半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003336015A (ja) * 2002-05-16 2003-11-28 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート
JP2004014619A (ja) * 2002-06-04 2004-01-15 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP2007335843A (ja) * 2006-05-15 2007-12-27 Hitachi Chem Co Ltd 半導体用接着フィルム付き金属板、これを用いてなる半導体用接着フィルム付き配線基板および半導体用接着フィルム付き半導体装置ならびに半導体装置およびその製造方法
JP2009033082A (ja) * 2007-06-27 2009-02-12 Hitachi Chem Co Ltd 半導体用接着フィルム、これを用いた半導体パッケージ用基板及び半導体装置並びに半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101364438B1 (ko) 2012-09-21 2014-02-18 도레이첨단소재 주식회사 에너지선 반응형 내열성 점착시트를 이용한 반도체 장치의 제조방법
US11373935B2 (en) 2016-02-15 2022-06-28 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin
US11908777B2 (en) 2016-02-15 2024-02-20 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin

Similar Documents

Publication Publication Date Title
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2005072343A (ja) 半導体装置製造用接着シート
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP2002343817A (ja) 半導体装置ユニット
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP2012182392A (ja) 半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP3618316B2 (ja) 半導体装置の製造方法
US20130237017A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP2009044010A (ja) 半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150818