KR20050076771A - 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프 - Google Patents

반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프 Download PDF

Info

Publication number
KR20050076771A
KR20050076771A KR1020050006000A KR20050006000A KR20050076771A KR 20050076771 A KR20050076771 A KR 20050076771A KR 1020050006000 A KR1020050006000 A KR 1020050006000A KR 20050006000 A KR20050006000 A KR 20050006000A KR 20050076771 A KR20050076771 A KR 20050076771A
Authority
KR
South Korea
Prior art keywords
adhesive tape
heat resistant
sealing
resistant adhesive
lead frame
Prior art date
Application number
KR1020050006000A
Other languages
English (en)
Inventor
곤도히로유키
다카노히토시
데라시마다다시
시모카와다이스케
다니모토마사카즈
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050076771A publication Critical patent/KR20050076771A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

외부 패드측에 내열성 점착 테이프(20)를 접합시킨 금속제 리드 프레임(10)의 다이 패드(11c) 상에 반도체 칩(15)을 본딩하는 탑재 단계, 밀봉 수지(17)에 의해 상기 리드 프레임(10)의 반도체 칩측을 밀봉하여 밀봉된 구조물(21)을 수득하는 밀봉 단계; 및 상기 밀봉된 구조물(21)을 개별의 반도체 장치(21a)로 절단하는 절단 단계를 포함하는 반도체 장치의 제조 방법으로서, 상기 내열성 점착 테이프(20)가 기재층, 및 이형제를 함유하는 점착제층을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법. 상기 방법은 내열성 점착 테이프에 의해 밀봉 단계에서의 수지 누출을 바람직하게 방지하면서, 접착된 테이프가 그 후의 공정에서 거의 지장을 초래하지 않는 반도체 장치의 제조 방법이다.

Description

반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착 테이프{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICES, AND HEAT RESISTANT ADHESIVE TAPE USED IN THIS PROCESS}
본 발명은 내열성 점착 테이프가 접합된 금속제 리드 프레임을 이용하는 반도체 장치의 제조 방법, 및 이에 이용되는 내열성 점착 테이프에 관한 것이다.
최근, LSI 실장(mounting) 기술에 있어서, CSP(Chip Size/Scale Package) 기술이 주목되고 있다. 이 기술중, QFN(Quad Flat Non-leaded package)으로 대표되는 리드 단자를 패키지 내부에 받아들인 형태의 패키지에 대해서는, 소형화와 고집적의 면에서 특히 주목되는 패키지 형태중 하나이다. 이러한 QFN의 제조 방법 중에서도, 최근에는 다수 개의 QFN용 칩을 리드 프레임의 패키지 패턴 영역의 다이 패드 상에 정연하게 배열하고, 금형의 배치 내에서 밀봉 수지로써 일괄 밀봉한 후, 절단에 의해 개별의 QFN 구조물로 절단하여 나누는 것에 의해, 리드 프레임 면적당 생산성을 비약적으로 향상시키는 제조 방법이 특히 주목되고 있다.
이러한 다수 개의 반도체 칩을 일괄 밀봉하는 QFN의 제조 방법에 있어서는, 수지 밀봉시의 몰드 금형에 의해 클램핑되는 영역은 패키지 패턴 영역보다 더욱 외측으로 넓어진 수지 밀봉 영역의 외측만이다. 따라서, 패키지 패턴 영역, 특히 그 중앙부에서는 외부 리드면을 몰드 금형에 충분한 압력으로 누를 수 없고, 밀봉 수지가 외부 리드측으로 새어 나가는 것을 억제하기가 매우 어려워, QFN의 단자 등이 수지로 피복된다는 문제가 생기기 쉽다.
이 때문에, 상기와 같은 QFN의 제조 방법에 대해서는, 리드 프레임의 외부 리드측에 점착 테이프를 붙이고, 이 점착 테이프의 자착력(自着力; self-bonding power)(마스킹)을 이용한 밀봉 효과에 의해, 수지 밀봉시의 외부 리드측으로의 수지 누출을 방지하는 제조 방법이 특히 효과적이라고 생각된다.
이러한 제조 방법에 있어서, 리드 프레임상에 반도체 칩을 탑재한 후, 또는 와이어 본딩을 실시한 후에 생성된 내열성 점착 테이프로의 접합을 행하는 것은, 취급성의 관점에서 실질적으로 곤란하다. 따라서, 내열성 점착 테이프는 초기 스테이지에서 리드 프레임의 외부 패드면에 접합되고, 그 후, 반도체 칩의 탑재 단계 또는 와이어 본딩의 단계를 경유하여, 밀봉 수지에 의한 밀봉 단계까지의 전체 시간 동안 접합되는 것이 바람직하다. 이러한 방법으로서, 두께 10 μm 이하의 점착제층을 갖는 내열성 점착 테이프를 이용하여, 수지 누출을 방지하면서 와이어 본딩 등의 일련의 공정을 실시할 수 있는 제조 방법이 제안되어 있다(일본 특허공개 공보 제2002-184801호 참조).
상기 제조 방법에 있어서 내열성 점착 테이프는 밀봉 단계후의 임의의 시간에 박리되게 된다. 그러나, 너무나 강한 점착력을 갖는 점착 테이프이면 박리가 곤란해질 뿐만 아니라, 경우에 따라서는 박리로 인한 응력에 의해서 몰딩된 수지의 박리나 파손을 초래할 우려도 있다. 따라서, 밀봉 수지의 누출을 억제하는 점착력 이상으로 강점착성인 것은 오히려 바람직하지 못하다.
본 발명은 내열성 점착 테이프에 의한 밀봉 단계에서의 수지 누출을 바람직하게 방지하면서, 또한 접착된 테이프가 그 후의 공정에서 거의 지장을 초래하지 않는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조용의 점착 테이프를 제공하는 것을 목적으로 한다.
본 발명자들은 상기 목적을 달성하기 위해 내열성 점착 테이프의 물성, 재료 등에 대하여 예의 연구한 바, 점착제 성분에 이형제 성분을 첨가한 내열성 점착 테이프를 사용함으로써 상기 목적을 달성할 수 있는 것을 발견하여 본 발명을 완성하기에 이르렀다.
따라서, 본 발명은 외부 패드측에 내열성 점착 테이프를 접합시킨 금속제 리드 프레임의 다이 패드상에 반도체 칩을 본딩하는 탑재 단계, 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계, 및 상기 밀봉된 구조물을 개별의 반도체 장치로 절단하는 절단 단계를 포함하는 반도체 장치의 제조 방법으로, 상기 내열성 점착 테이프가 적어도 기재층, 및 이형제를 함유하는 점착제층을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법에 관한 것이다.
상기 반도체 장치의 제조 방법에 있어서 이용하는 내열성 점착 테이프의 JIS Z0237에 준하여 측정된 점착력은, 스테인레스판에 부착한 상태로 200℃에서 1시간 가열후 5.0 N/19mm폭 이하인 것이 바람직하다. 측정은 상온(23℃)에서 행하여진다.
또 본 발명은 외부 패드측에 내열성 점착 테이프를 접합시킨 금속제 리드 프레임의 다이 패드상에 반도체 칩을 본딩하는 탑재 단계, 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계, 및 상기 밀봉된 구조물을 개별의 반도체 장치로 절단하는 절단 단계를 포함하는 반도체 장치의 제조 방법에 사용되는 내열성 점착 테이프로서, 기재층, 및 이형제를 함유하는 점착제층을 포함하는 것을 특징으로 하는 내열성 점착 테이프에 관한 것이다.
본 발명의 내열성 점착 테이프는 밀봉 공정에서의 수지 누출을 바람직하게 방지할 수 있고, 또한 점착제층에 이형제가 포함되어 있기 때문에, 밀봉 공정후의 박리를 용이하게 실시할 수 있어, 박리 응력에 의한 몰딩된 수지의 박리나 파손을 억제할 수 있다.
상기 내열성 점착 테이프의 JIS Z0237에 따른 점착력이 스테인레스판에 접합시킨 상태로 200℃에서 1시간 가열한 후에 5.0 N/19mm폭 이하인 경우에, 밀봉 단계에서의 수지 누출 방지에 필요한 점착력이 확실히 얻어진다. 게다가, 내열성 점착 시이트가 밀봉 단계후에 용이하게 박리되어, 밀봉 수지의 파손도 일어나지 않는다. 상기 점착력은, 보다 바람직하게는 2.0 N/19mm폭 이하이다. 점착력이 5.0 N/19mm 이상이면, 점착제층과 리드 프레임 또는 밀봉 수지와의 점착력이 강고하기 때문에, 점착제층을 무리하게 박리하면 점착제층의 표층이 완성된 패키지에 남아 버려 양호한 패키지를 얻기 어렵다. 또, 상기 점착력은, 밀봉 공정에서의 수지 누출을 바람직하게 방지하기 위해서는, 0.05 N/19mm폭 이상, 더욱이 0.1 N/19mm폭 이상인 것이 바람직하다.
본 발명의 다른 목적, 특징 및 특장점은 하기 설명으로부터 충분히 이해될 것이다. 본 발명의 이점은 첨부된 도면을 참조하여 하기 설명으로부터 명확해질 것이다.
이하, 본 발명의 실시 양태에 대하여 도면을 참조하면서 설명한다. 도 1(a) 내지 1(e)는 본 발명의 반도체 장치의 제조 방법의 일례의 공정도이다.
도 1에 나타낸 바와 같이, 본 발명의 반도체 장치의 제조 방법은 반도체 칩(15)의 탑재 단계, 밀봉 수지(17)에 의한 밀봉 단계, 및 밀봉된 구조물(21)을 절단하는 절단 단계를 포함한다.
도 1(a) 및 1(b)에 나타낸 바와 같이, 탑재 단계는 외부 패드측(도면의 하측)에 내열성 점착 테이프(20)를 접합시킨 금속제 리드 프레임(10)의 다이 패드(11c) 상에 반도체 칩(15)을 본딩하는 단계이다.
리드 프레임(10)이란, 예컨대 구리 등의 금속을 소재로 하여 QFN의 단자 패턴이 새겨진 부재이고, 그 전기 접점 부분은 은, 니켈, 팔라듐, 금 등의 소재로 피복(또는 도금)되어 있는 경우도 있다. 리드 프레임(10)의 두께는, 100 내지 300 μm이 일반적이다. 이는 부분적으로 에칭 등으로 얇게 가공되어 있는 리드 프레임에는 적용되지 않는다.
리드 프레임(10)은, 후의 절단 공정에서 절단하기 쉽도록, 개개의 QFN 부위(site)가 정연하게 배열되어 있는 것이 바람직하다. 예컨대 도 2에 나타낸 바와 같이, QFN을 위한 부위가 리드 프레임(10)상에 종횡의 매트릭스 형상으로 배열된 형상 등은, 매트릭스 QFN 또는 MAP-QFN 등으로 불리고, 가장 바람직한 리드 프레임 형상중의 하나이다. 특히 최근에는, 생산성의 관점에서 1장의 리드 프레임중에 배열되는 패키지수를 많게 하기 위해, 이들 개개의 패키지가 세밀화되는 것뿐만 아니라, 하나의 밀봉 부분으로 다수의 패키지를 밀봉할 수 있도록, 패키지의 수도 크게 확대하게 되었다.
도 2(a) 및 2(b)에 나타낸 바와 같이, 리드 프레임(10)의 패키지 패턴 영역(11)에는, 인접한 다수개의 개구(11a)에 단자부(11b)를 다수 개 배열한, QFN의 기판 디자인이 정연하게 배열되어 있다. 일반적인 QFN의 경우, 각각의 기판 디자인(도 2(a)의 격자로 구분된 영역)은 개구(11a)의 주위에 배열되고 외부 리드면을 하측에 갖는 단자부(11b), 개구(11a)의 중앙에 배치되는 다이 패드(11c), 및 다이 패드(11c)를 개구(11a)의 4각에 지지시키는 다이 바(11d)로 구성된다.
내열성 점착 테이프(20)는 패키지 패턴 영역(11)으로부터 외측에 접착되고, 수지 밀봉되는 수지 밀봉 영역 외측의 전주(全周)를 포함하는 영역에 접착되는 것이 바람직하다. 리드 프레임(10)은 통상적으로 수지 밀봉시의 위치 결정을 위한 가이드 핀용 구멍(13)을 그의 측면 근방에 갖고 있어, 그것을 막지 않는 영역에 접착하는 것이 바람직하다. 또한, 수지 밀봉 영역은 리드 프레임(10)의 종방향으로 다수 배치되기 때문에, 그 다수 영역에 걸쳐 연장되도록 점착 테이프(20)를 접착하는 것이 바람직하다.
상기와 같은 리드 프레임(10)상에, 반도체 칩(15), 즉 반도체 집적회로 부분인 실리콘 웨이퍼 칩이 탑재된다. 리드 프레임(10)상에 이 반도체 칩(15)을 고정하기 위해 다이 패드(11c)라고 불리는 고정 영역이 배열되어 있다. 이 칩을 다이 패드(11c)로 본딩(고정)하는 방법은 도전성 페이스트(19)를 사용하는 방법, 접착 테이프를 사용하는 방법, 접착제를 사용하는 방법 등 각종의 방법으로부터 선택될 수 있다. 도전성 페이스트나 열경화성의 접착제 등을 이용하여 다이 본딩하는 경우, 일반적으로 150 내지 200℃ 정도의 온도에서 30분 내지 90분 정도 가열 경화시킨다.
일반적으로는, 이에 이어서, 상기 리드 프레임의 단자부 첨단과 상기 반도체 칩위의 전극 패드를 본딩 와이어로 전기적으로 접속하는 와이어 본딩 단계가 행하여진다. 와이어 본딩 단계는, 도 1(c)에 나타낸 바와 같이, 리드 프레임(10)의 단자부(11b)(내부 리드)의 첨단과 반도체 칩(15)상의 전극 패드(15a)를 본딩 와이어(16)로 전기적으로 접속하는 공정이다. 본딩 와이어(16)로서는, 예컨대 금선 또는 알루미늄선 등이 사용된다. 일반적으로는 120 내지 250℃로 가열된 상태에서, 초음파에 의한 진동에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 와이어 본딩이 수행된다. 그 때, 리드 프레임(10)에 접착된 내열성 점착 테이프(20)면을 진공 흡인함으로써 가열 블록에 확실하게 고정할 수 있다. 또, 상기에서는 반도체 칩을 페이싱업(facing-up) 실장하여 와이어 본딩 단계를 실시하는 경우를 나타내었지만, 반도체 칩을 페이싱다운(facing-down) 실장한 경우에는, 재유동 단계가 적당히 실시된다.
도 1(d)에 나타낸 바와 같이, 밀봉 단계는 밀봉 수지(17)에 의해 반도체 칩측을 밀봉하는 단계이다. 밀봉 단계는 리드 프레임(10)에 탑재된 반도체 칩(15) 및 본딩 와이어(16)를 보호하기 위해 실시되며, 전형적으로는 에폭시계의 수지를 비롯한 밀봉 수지(17)를 이용하여 금형속에서 성형시킴으로써 수행된다. 이 때, 도 3에 나타낸 바와 같이, 다수의 공동(cavity)을 갖는 상금형(18a)과 하금형(18b)으로 이루어지는 금형(18)을 이용하여, 다수의 밀봉 수지(17)로써 동시에 반도체 칩을 밀봉하여 밀봉된 구조물(21)을 수득하는 단계를 실시하는 것이 일반적이다. 구체적으로는, 예컨대 수지 밀봉시의 가열 온도는 170 내지 180℃이며, 이 온도에서 수분간 경화된 후, 또한, 후몰드경화가 수시간 실시된다. 또, 내열성 점착 테이프(20)는 후몰드경화 전에 박리하는 것이 바람직하다.
도 1(e)에 나타낸 바와 같이, 상기 절단 단계는 밀봉된 구조물(21)을 개별의 반도체 장치(21a)로 절단하는 단계이다. 절단 단계는 일반적으로 다이서 등의 회전 절단 블레이드를 이용하여 밀봉 수지(17)의 절단부(17a)를 절단하는 단계이다.
본 발명의 내열성 점착 테이프(20)는 기재층, 및 이형제를 함유하는 점착제층을 적어도 갖는다.
내열성 점착 테이프(20)는 미리 리드 프레임(10)에 접착되어 있기 때문에, 전술의 제조 공정에 있어서 가열되게 된다. 예컨대, 반도체 칩(15)을 다이 본딩시키는 경우, 일반적으로 테이프(20)를 150 내지 200℃ 정도의 온도로 30분 내지 90분 정도 가열 경화시킨다. 와이어 본딩은 예컨대 120 내지 250℃ 정도의 온도에서 실시된다. 한 장의 리드 프레임으로부터 많은 반도체 장치를 제조하는 경우는, 전체 반도체 장치에 대한 본딩이 종료하기까지의 기간 동안 가열이 수행된다. 따라서, 가열은 리드 프레임 1장당 1시간 이상이 소요될 수 있다. 수지 밀봉을 수행하는 경우, 수지가 충분히 용융되는 온도로 수지를 가열할 필요가 있으므로 약 175℃의 온도가 필요하다. 따라서, 내열성 점착 테이프(20)의 기재층은 이와 같은 가열 조건에 대하여 내열성을 만족하는 소재로 제조되어야 한다.
기재층의 재료로서는, 예컨대, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리에틸렌 나프탈레이트(PNT) 필름, 폴리에틸렌 설폰(PES) 필름, 폴리에터이미드(PEI) 필름, 폴리설폰(PSF) 필름, 폴리페닐렌설파이드(PPS) 필름, 폴리에터에터케톤(PEEK) 필름, 폴리아릴레이트(PAR) 필름, 아라미드 필름, 액정 중합체(LCP) 등의 수지 재료를 들 수 있다.
내열성 점착 테이프(20)의 기재층의 두께는, 꺾임 또는 균열을 방지하기 위해 적어도 5μm 이상, 적합한 취급성을 감안하여 10 내지 100 μm가 바람직하다.
점착제층을 형성하는 점착제는 적당한 내열성을 갖는 한 특별히 제한되지 않는다. 예컨대, 고무계 점착제, 아크릴계 점착제, 실리콘계 점착제 등을 들 수 있다.
이러한 점착제 성분의 하나로서 들 수 있는 아크릴계 점착제로서는, 점착성을 부여하는 저 유리 전이 온도(Tg)를 갖는 주 단량체; 접착성 또는 응집력을 부여하는 고 Tg를 갖는 공단량체; 및 가교 또는 접착성 개량을 위한 작용기 함유 단량체 등의 모노에틸렌성 불포화 단량체 등으로 이루어지는 아크릴계 중합체가 사용된다. 주 단량체로서는, 예컨대, 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 부틸 (메트)아크릴레이트, 아이소아밀 (메트)아크릴레이트, n-헥실 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 아이소옥틸 (메트)아크릴레이트, 아이소노닐 (메트)아크릴레이트, 데실 (메트)아크릴레이트 및 도데실 (메트)아크릴레이트 등의 알킬 (메트)아크릴레이트를 들 수 있다.
공단량체로서는, 예컨대, 비닐 아세테이트, 비닐 프로피오네이트, 비닐 에터, 스티렌, 아크릴로니트릴 및 메타크릴로니트릴 등의 비닐기 함유 화합물을 들 수 있다. 작용기 함유 단량체로서는, 예컨대, 아크릴산, 메타크릴산, 크로톤산, 말레산, 푸마르산, 이타콘산 등의 카복실기 함유 단량체; 2-하이드록시에틸 (메트)아크릴레이트, 2-하이드록시프로필 (메트)아크릴레이트, 4-하이드록시부틸 (메트)아크릴레이트, N-메틸올아크릴아마이드, 알릴 알코올 등의 하이드록실기 함유 단량체; 다이메틸아미노에틸 (메트)아크릴레이트, 다이에틸아미노에틸 (메트)아크릴레이트 및 다이메틸아미노프로필 (메트)아크릴레이트 등의 3급 아미노기 함유 단량체; 아크릴아마이드, 메타크릴아마이드 등의 아마이드기 함유 단량체, N-메틸(메트)아크릴아마이드, N-에틸(메트)아크릴아마이드, N-메톡시메틸(메트)아크릴아마이드, N-에톡시메틸(메트)아크릴아마이드, N-t-부틸아크릴아마이드 및 N-옥틸아크릴아마이드 등의 N-치환 아마이드기 함유 단량체; 및 글라이시딜 메타크릴레이트 등의 에폭시기 함유 단량체를 들 수 있다.
상기 아크릴계 점착제에는, 적당한 가교제를 함유시킬 수 있다. 예컨대, 아이소시아네이트, 에폭시, 아지리딘 및 킬레이트계 가교제를 들 수 있다. 가교제의 사용량은 특별히 제한되는 것은 아니지만 점착제층 전체적으로 너무 부드러운 경우는, 와이어 본딩시에 본딩 와이어를 접속하려고 해도, 점착제층의 탄성력이 리드 프레임으로의 점착 테이프 부착에 의한 리드 프레임의 충분한 고정을 저해하여, 결과적으로 가압에 의한 압착 에너지를 완화시키므로 본딩 불량이 발생할 우려가 있다. 가교제의 사용량은, 예컨대 상기 아크릴계 중합체 100중량부에 대하여, 0.1 내지 15중량부가 바람직하고, 1.0 내지 10중량부가 보다 바람직하다. 이러한 아크릴계 점착제는 적절한 점착력이나 저장 탄성률을 얻기 쉽기 때문에 본 발명에 가장 바람직한 점착제이다.
상기 점착제층은 이형제를 함유한다. 이형제로서는, 일반적으로 이형 효과를 발휘하는 것이면, 특별히 한정되는 것이 아니다. 예컨대, 박리 라이너로서 사용되는 장쇄 알킬기 함유 중합체, 실리콘계 중합체, 퍼플루오로계 중합체, 불화폴리올레핀; 및 플라스틱 재료의 이형제로서 알려져 있는 폴리에틸렌계 왁스, 카노바(carnauba) 왁스, 몬타노산, 스테아르산 등을 들 수 있다. 그 중에서도, 폴리에틸렌계 왁스가 바람직하고, 산화 폴리에틸렌 왁스가 특히 바람직하다. 또한, 그 밖의 이형제로서는 가소제 등을 들 수 있다. 가소제는 일반적으로 점착제의 피착체에 대한 접착력을 저하시키는 것이면, 특별히 한정되는 것이 아니다. 예컨대, 트라이멜리트산 에스터, 파이로멜리트산 에스터, 프탈산 에스터 및 아디프산 에스터 등의 가소제를 들 수 있다.
이형제의 첨가량은 특별히 한정되는 것이 아니지만, 점착체층이 부착되는 피착체에 따라, 이형 효과가 얻어지도록 첨가량이 적당히 결정된다. 또한, 첨가량은 지나치게 되지 않도록, 즉 점착제층의 점착 기능을 현저히 손상시키지 않도록 제어된다. 예를 들어 상기 아크릴계 중합체 100중량부에 대해서는, 통상 0.1 내지 5중량부, 바람직하게는 0.1 내지 3중량부, 또한 바람직하게는 0.1 내지 1중량부 정도의 양이다. 상기 범위를 표준으로 하여, 이형제의 양은 바람직하게는 점착제층의 박리력에 따라 조정된다. 상기 범위는 특히 산화폴리에틸렌계 이형제의 경우에 적합하다. 또한, 가소제를 첨가하는 경우에 그 양은 통상 5 내지 50중량부, 바람직하게는 10 내지 50중량부, 특히 바람직하게는 20 내지 40중량부이다. 상기 범위 또한 표준이고, 가소제의 양은 점착제층의 박리력에 따라 조정하는 것이 바람직하다.
본 발명에 있어서는, 이들 이형제를 단독으로 또는 조합하여 사용할 수 있다. 또한, 필요에 따라 다른 첨가제로서, 예컨대, 자외선흡수재, 점착부여제, 연화제(가소제), 충전제, 노화방지제, 안료, 염료, 실레인 커플링제 등의 각종 첨가제를 첨가할 수 있다.
또, 점착 테이프(20)를 구성하는 점착제층은, 그 점착 기능의 면에서 어느 정도의 탄성을 갖는 것이 바람직하다. 한편, 점착제층이 전체적으로 너무 부드러운 경우는, 와이어 본딩시에 본딩 와이어를 접속하려 해도, 점착제층의 탄성력이 점착 테이프가 접합된 리드 프레임의 충분한 고정을 저해하고, 결과적으로 가압에 의한 압착 에너지를 완화해 버려, 본딩 불량이 발생하여 버린다.
이러한 본딩 불량을 야기하지 않고, 또한 밀봉 단계에서는 수지 누출을 방지할 수 있는 충분한 점착력을 확보하는, 말하자면 상반하는 성능을 확보하기 위해서, 점탄성 스펙트로미터에 의해 주파수 1 Hz, 승온속도 5℃/분으로 측정된 200℃ 에서의 점착제층의 전단 저장 탄성률을 바람직하게는 1.0×104 Pa 이상, 보다 바람직하게는, 1.0×105 Pa 이상으로 하는 것이, 점착제층 전체로서의 쿠션성을 간신히 남길 수 있게 되어, 와이어 본딩 강도가 얻어지므로 바람직하다. 또, 상기 저장탄성율이 커지면, 점착 테이프의 리드 프레임에의 단차 추종성이 저하되는 경향이 있고 몰딩시에 밀봉 수지에 블리딩이 발생할 우려가 있기 때문에, 상기 저장 탄성률은 1×108 Pa 이하인 것이 바람직하다.
본 발명의 점착제층의 두께는 특별히 한정되는 것이 아니지만, 와이어 본딩시에 점착제층 전체로서의 쿠션성을 간신히 남기기 위해서는 지나치게 두꺼운 구성은 바람직하지 못하고, 밀봉 단계에서도 충분한 밀봉성을 얻기 위해서는 어느 정도의 두께가 필요하다. 이러한 상반하는 양 특성을 균형있게 달성할 수 있는 점착제층의 두께는, 1 내지 50μm 정도, 보다 바람직하게는 5 내지 25μm인 것이 바람직하다.
이하, 본 발명의 구성과 효과를 구체적으로 나타내는 실시예 등에 대하여 설명한다.
실시예 1
25 μm 두께의 폴리이미드 필름(캡톤(KAPTON) 100H : 도레이 듀퐁(Toray Dupont)제)을 기재로서 이용했다. 한편, 부틸아크릴레이트 100중량부에 대하여 구성 단량체로서 아크릴산 5중량부를 함유하는 아크릴계 공중합체를 이용하고, 이 중합체 100중량부에 대하여 에폭시계 가교제(Tetrad-C, 미쓰비시가스화학(Mitsubishi Gas Chemical Co., Inc)제) 3중량부, 및 이형제로서 산화 폴리에틸렌 왁스(클라리언트 재팬(Clariant Japan)제: Licowax PED 521, 산가 15-19 mgKOH/g) 0.2중량부를 첨가하여 아크릴계 점착제를 제조했다. 이 아크릴계 점착제를 이용하여, 두께 10 μm의 점착제층을 마련한 내열성 점착 테이프를 제작했다. 이 아크릴계 점착제는, 장치(ARES, 레오메트릭 사이언티픽 캄파니(Rheometric Scientific Co.) 제)를 평행 플레이트(샘플 크기; 직경 7.9 mm)에 의한 전단 저장 탄성 모드에서 사용하여 200℃에서의 저장 탄성률을 측정했다. 이때 사용된 주파수는 1 Hz, 승온 속도 5℃/분이었다. 그 결과, 저장 탄성률은 9.0×105 Pa였다. 또한, 이 점착 테이프를 스테인레스판에 접합시킨 후 테이프를 200℃에서 1시간 가열했다. 이후, 점착력을 JIS Z0237에 준하여 측정한 결과, 점착력은 0.2 N/19mm폭이었다.
이 내열성 점착 테이프를, Ni/Pd 및 프레쉬 Au 도금이 실시되고 1변당 16핀을 갖는 QFN이 4개×4개(즉, 16QFN)로 배열된 구리제의 리드 프레임의 외부 패드측에 접합시켰다. 이 리드 프레임의 다이 패드 부분에 반도체 칩을 에폭시 페놀계의 은 페이스트를 이용하여 접착하여, 180℃에서 1시간 정도 경화하여 고정시켰다.
이어서, 리드 프레임을 내열성 점착 테이프측에서 진공 흡인하는 모양으로 200℃로 가열한 가열 블록에 고정하고, 또한 리드 프레임의 주변 부분을 와인드 클램프로써 눌러 고정했다. 이들을, 115 KHz 와이어 본더(UTC-300 BIsuper, 신카와 리미티드(Shinkawa Ltd.)제)를 이용하여 직경 25μm의 금선(GMG-25, 다나카 기킨조쿠 고교 가부시키가이샤(Tanaka Kikinzoku Kogyo K.K)제)으로써 하기의 조건으로 와이어 본딩을 실시했다. 또, 모든 본딩을 완료하는 데 약 1시간이 필요했다.
첫번째 본딩 가압: 80 g
첫번째 본딩 초음파 강도: 550 mW
첫번째 본딩 시간: 10 msec
두번째 본딩 가압: 80 g
두번째 본딩 초음파 강도: 500 mW
두번째 본딩 시간: 8 msec
또한 에폭시계 밀봉 수지(닛토덴코제, HC-300B6)에 의해, 이들을 몰드 머신(Model-Y-serise, 도와(TOWA)제)을 이용하여, 175℃에서 예비가열 시간 3초, 주입 시간 12초, 경화 시간 90초로 몰드한 후, 내열성 테이프를 박리했다. 또, 추가로 175℃에서 3시간 정도 후몰딩경화를 행하여 수지를 충분히 경화시킨 후, 다이서에 의해 절단하여, 개개의 QFN 타입 반도체 장치를 얻었다.
이렇게 하여 수득된 QFN은 점착 테이프를 풀남김 없이 용이하게 벗길 수 있었다. 또한 밀봉 수지의 삐져나옴을 억제하는 마스킹 성능도 양호하고, 완성된 패키지에 대하여도 특별히 현저한 부착 오염물 등이 인지되지 않는 양호한 패키지를 얻을 수 있었다.
실시예 2
상기 이형제(가소제)로서 트라이멜리트산 에스터(W-700, 다이니폰 잉크 앤드 케미칼즈 인크.(Dainippon Ink & Chemicals, Inc.)제)를 20중량부 첨가한 이외는 실시예 1와 동일한 방식으로 아크릴계 점착제를 제조했다. 또한 상기 아크릴계 점착제를 이용하여, 실시예 1과 동일한 방식으로 내열성 점착 테이프를 제작하고, 또한 실시예 1과 동일한 방식으로 QFN을 제조했다. 이렇게 하여 수득된 QFN에서는 점착 테이프를 풀남김 없이 용이하게 벗길 수 있었다. 또한 밀봉 수지의 삐져나옴을 억제하는 마스킹 성능도 양호하고, 완성된 패키지에 대하여도 특별히 현저한 부착 오염물 등이 인지되지 않는 양호한 패키지를 얻을 수 있었다. 또, 실시예 1과 동일한 방식으로 측정한 아크릴계 점착제의 저장 탄성률은 7.0×105 Pa, 점착 테이프의 점착력은 0.5 N/19mm폭이었다.
비교예 1
오직 상기 내열성 점착 테이프가 접착되어 있지 않은 리드 프레임에만 반도체 칩을 본딩하고, 금형 사이에 끼워 실시예 1과 같은 조건으로 수지 밀봉을 행한 바, 수지누출이 발생했다.
비교예 2
이형제를 첨가하지 않은 것 이외는 실시예 1과 동일한 방식으로 아크릴계 점착제를 제조했다. 또한 상기 아크릴계 점착제를 이용하여 실시예 1과 동일한 방식으로 내열성 점착 테이프를 제작하고, 또한 실시예 1과 동일한 방식으로 QFN을 제조했다. 이렇게 하여 수득된 QFN은, 밀봉수지의 삐져나옴을 억제하는 마스킹 성능은 양호하지만, 점착 테이프의 점착력이 현저히 높기 때문에, 무리하게 박리한 결과 점착제층의 표층이 완성된 패키지에 남아 버렸다. 또, 실시예 1과 동일한 방식으로 측정한 아크릴계 점착제의 저장 탄성률은 9.0× 105 Pa, 점착 테이프의 점착력은 7.5 N/19mm폭이었다.
본 발명의 내열성 점착 테이프는 밀봉 공정에서의 수지 누출을 바람직하게 방지할 수 있고, 또한 점착제층에 이형제가 포함되어 있기 때문에, 밀봉 공정후의 박리를 용이하게 실시할 수 있어, 박리 응력에 의한 몰딩된 수지의 박리나 파손을 억제할 수 있다.
도 1은 본 발명의 반도체 장치의 제조 방법의 일례를 나타내는 공정도이다.
도 2는 본 발명에 있어서의 리드 프레임의 일례를 나타내는 도면으로, (a)는 정면도, (b)는 요부 확대도, (c)는 수지 밀봉후의 상태를 나타내는 저면도이다.
도 3은 본 발명에 있어서의 수지 밀봉 단계의 일례를 나타내는 종단면도이다.
도면의 주요부분에 대한 부호의 설명
10 리드 프레임 11a 개구
11b 단자부 11c 다이 패드
15 반도체 칩 15a 전극 패드
16 본딩 와이어 17 밀봉 수지
20 점착 테이프 21 밀봉된 구조물
21a 반도체 장치

Claims (4)

  1. 외부 패드측에 내열성 점착 테이프를 접합시킨 금속제 리드 프레임의 다이 패드상에 반도체 칩을 본딩하는 탑재 단계; 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계; 및 상기 밀봉된 구조물을 개별의 반도체 장치로 절단하는 절단 단계를 포함하는 반도체 장치의 제조 방법으로서,
    상기 내열성 점착 테이프가 기재층, 및 이형제를 함유하는 점착제층을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 내열성 점착 테이프의 JIS Z0237에 따른 점착력이 스테인레스판에 접합시킨 상태로 200℃에서 1시간 가열후 5.0 N/19mm폭 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 외부 패드측에 내열성 점착 테이프를 접합시킨 금속제 리드 프레임의 다이 패드상에 반도체 칩을 본딩하는 탑재 단계; 밀봉 수지에 의해 상기 리드 프레임의 반도체 칩측을 밀봉하여 밀봉된 구조물을 수득하는 밀봉 단계; 및 상기 밀봉된 구조물을 개별의 반도체 장치로 절단하는 절단 단계를 포함하는 반도체 장치의 제조 방법에 사용되는 내열성 점착 테이프로서,
    기재층, 및 이형제를 함유하는 점착제층을 포함하는 것을 특징으로 하는 내열성 점착 테이프.
  4. 제 3 항에 있어서,
    JIS Z0237에 따른 점착력이 스테인레스판에 접합시킨 상태로 200℃에서 1시간 가열후 5.0 N/19mm폭 이하인 것을 특징으로 하는 반도체 장치 제조용 내열성 점착 테이프.
KR1020050006000A 2004-01-23 2005-01-21 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프 KR20050076771A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004015795A JP4566568B2 (ja) 2004-01-23 2004-01-23 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JPJP-P-2004-00015795 2004-01-23

Publications (1)

Publication Number Publication Date
KR20050076771A true KR20050076771A (ko) 2005-07-27

Family

ID=34879022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006000A KR20050076771A (ko) 2004-01-23 2005-01-21 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프

Country Status (5)

Country Link
JP (1) JP4566568B2 (ko)
KR (1) KR20050076771A (ko)
CN (1) CN1645580A (ko)
SG (1) SG113568A1 (ko)
TW (1) TW200525662A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP5077980B2 (ja) * 2006-03-06 2012-11-21 日東電工株式会社 半導体装置の製造方法
JP4905352B2 (ja) * 2006-05-09 2012-03-28 日立化成工業株式会社 接着シート、これを用いた回路部材の接続構造及び半導体装置
SG150404A1 (en) * 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
JP5554503B2 (ja) * 2008-03-18 2014-07-23 リンテック株式会社 再剥離性工程フィルム
TWI414013B (zh) * 2009-05-21 2013-11-01 Prov Technology Corp Electronic component cutting and stripping machine and method thereof
JP5551568B2 (ja) * 2009-11-12 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) * 2009-12-14 2013-12-11 日東電工株式会社 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
JP5612403B2 (ja) * 2010-09-09 2014-10-22 日東電工株式会社 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
CN102738024A (zh) * 2011-04-01 2012-10-17 飞思卡尔半导体公司 半导体封装及其引线框
JP5588950B2 (ja) * 2011-10-17 2014-09-10 日東電工株式会社 耐熱性粘着テープ
CN103305138A (zh) * 2012-03-08 2013-09-18 日东电工株式会社 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
CN111668122B (zh) * 2019-03-08 2022-03-25 矽磐微电子(重庆)有限公司 半导体封装方法
JP7329002B2 (ja) * 2021-01-13 2023-08-17 アオイ電子株式会社 半導体デバイスの製造方法および半導体デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP4507380B2 (ja) * 2000-10-05 2010-07-21 日東電工株式会社 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2003086614A (ja) * 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置

Also Published As

Publication number Publication date
JP2005209936A (ja) 2005-08-04
SG113568A1 (en) 2005-08-29
TW200525662A (en) 2005-08-01
JP4566568B2 (ja) 2010-10-20
CN1645580A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
US8236614B2 (en) Semiconductor device manufacturing method
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
EP1544908A1 (en) Process for mounting a semiconductor device
JP4125668B2 (ja) 半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5077980B2 (ja) 半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5588950B2 (ja) 耐熱性粘着テープ
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US9153556B2 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP4412597B2 (ja) 半導体装置の製造方法、それに用いる耐熱性粘着テープ及び耐熱性粘着剤組成物
JP2009044010A (ja) 半導体装置の製造方法
JP2012182392A (ja) 半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
JP2005116919A (ja) 半導体装置の製造方法及び半導体装置製造用粘着テープ又はシート
KR20130102292A (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2006216829A (ja) 半導体モールド用バリ防止シート

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid