JP4357754B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4357754B2
JP4357754B2 JP2001020395A JP2001020395A JP4357754B2 JP 4357754 B2 JP4357754 B2 JP 4357754B2 JP 2001020395 A JP2001020395 A JP 2001020395A JP 2001020395 A JP2001020395 A JP 2001020395A JP 4357754 B2 JP4357754 B2 JP 4357754B2
Authority
JP
Japan
Prior art keywords
sealing
semiconductor chip
adhesive tape
heat
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001020395A
Other languages
English (en)
Other versions
JP2002184801A (ja
Inventor
康雄 中塚
伸明 丸岡
喜久 古田
均 高野
憲兼 名畑
貞利 種ケ嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2001020395A priority Critical patent/JP4357754B2/ja
Publication of JP2002184801A publication Critical patent/JP2002184801A/ja
Application granted granted Critical
Publication of JP4357754B2 publication Critical patent/JP4357754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、耐熱性粘着テープを貼り合わせた金属製のリードフレームを用いる半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、LSIの実装技術において、CSP(Chip Size/ScalePackage)技術が注目されている。この技術のうち、QFN(QuadFlat Non−leaded package)に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなQFNの製造方法のなかでも、近年では複数のQFN用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のQFN構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
【0003】
このような、複数の半導体チップを一括封止するQFNの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、QFNの端子等が樹脂で被覆されるという問題が生じ易い。
【0004】
このため、上記の如きQFNの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力(マスキング)を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
【0005】
このような製造方法において、リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、ハンドリングの面で実質的に困難であることから、耐熱性粘着テープは最初の段階でリードフレームのアウターパット面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。したがって、耐熱性粘着テープとしては、単に封止樹脂の漏れ出しを防止するだけでなく、半導体チップの搭載工程に耐える高度な耐熱性や、ワイヤボンデイング工程における繊細な操作性に支障をきたさないなど、これらのすべての工程を満足する特性が要求される。
【0006】
【発明が解決しようとする課題】
しかしながら、樹脂漏れを防ぐ目的から高度な粘着性を重要視するあまり一般の耐熱性粘着テープを利用すると、粘着剤が高い弾性であるため、実際にはワイヤボンディングができなくなってしまうなど、一連の製造工程を経ていく中で相反する必要特性を同時に満足することが困難である。
【0007】
一方、リードフレームを用いる代わりに、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板を用いて、前記開口部に半導体チップを配置してワイヤボンデイング工程や封止樹脂による封止工程を行うことで、半導体装置を製造する方法も知られている。そして、この製法では、リードフレームより厚みが大きい配線樹脂基板を用いているにも係わらず、リードフレームを用いる場合と同様に、樹脂封止時のアウターリード側への樹脂漏れが生じることが判明した。また、配線樹脂基板を用いているため、ワイヤボンデイング工程における耐熱性粘着テープの粘着剤層の影響が、リードフレームを用いる場合と異なることが判明した。
【0008】
そこで、本発明の目的は、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障を来たしにくい半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの物性、材料、厚み等について鋭意研究したところ、特定の線熱膨張係数を有する基材層と、特定の厚さを有する粘着剤層とからなる耐熱性粘着テープを用いることにより、上記目的を達成できることを見出し、本発明を完成するに至った。
【0010】
即ち、本発明の半導体装置の製造方法は、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、50〜250℃における線熱膨張係数1. 0×10−5〜3. 0×10−5/Kの基材層と、厚さ2μm以上10μm以下の粘着剤層とから構成されており、前記粘着剤層の200℃における貯蔵弾性率が5.0×10 N/cm 以上であることを特徴とする。
【0011】
また、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板の前記アウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、前記開口部に半導体チップを配置する搭載工程と、前記配線樹脂基板の端子部と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、50〜250℃における線熱膨張係数0.8×10−5〜5.6×10−5/Kの基材層と、厚さ2μm以上50μm以下の粘着剤層とから構成されており、前記粘着剤層の200℃における貯蔵弾性率が5.0×10 N/cm 以上であることを特徴とする。
【0012】
上記において、前記基材層が、ポリエチレンテレフタレート(PET) フィルム、ポリエチレンナフタレート(PEN)フィルム、又は、ポリイミドフィルムからなることが好ましい。
【0014】
更に、前記耐熱性粘着テープは、JIS C2107に準拠した200℃加熱後の粘着力が0.05〜4.0N/19mm幅であることが好ましい。
【0015】
[作用効果]
本発明によると、耐熱性粘着テープの基材層の線熱膨張係数が金属のそれに近いため、熱膨張によるソリや剥がれが生じにくく、高いシール効果が維持できるため、封止工程での樹脂漏れを好適に防止することができる。また粘着剤層の厚みが適切であるため、絶対的な変形量が抑えられることから、粘着機能そのものを著しく損なうことなく、粘着剤層全体としてのクッション性をわずかにとどめることが可能になる。このため、実施例の結果が示すように、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープが一連の工程で支障を来たしにくいものとなる。
【0016】
また、リードフレームの代わりに、半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板を用いて上記工程を行う場合、上記と同様に耐熱性粘着テープの基材層の線熱膨張係数を配線樹脂基板に近づけることができると共に、配線樹脂基板との関係で粘着剤層の厚みが適切となるため、上記と同様の作用効果を得ることができる。
【0017】
前記基材層がポリイミド材料からなる場合、耐熱性が高いことに加えて、線熱膨張係数が金属製のリードフレームと殆ど同じで、しかも加工性やハンドリング性も良好なため、本発明における基材層として最も好ましい材料となる。前記他の樹脂フィルムを用いる場合も、配線樹脂基板の材質に応じて同様の効果が得られる。
【0018】
前記粘着剤層がシリコーン系粘着剤からなる場合、耐熱性が高いことに加えて、200℃における貯蔵弾性率や200℃加熱後の粘着力が適切な値となりやすく、本発明における粘着剤として最も好ましい材料となる。
【0019】
前記粘着剤層の200℃における貯蔵弾性率が5.0×103 N/cm2 以上である場合、材料自体の弾性率が適切なため、粘着剤層の厚みが比較的厚くても、より確実に好適なワイヤボンディングが可能になる。
【0020】
更に、前記耐熱性粘着テープは、JIS C2107に準拠した200℃加熱後の粘着力が0.05〜4.0N/19mm幅である場合、封止工程での樹脂漏れ防止に必要な粘着力が得られると共に、封止工程後の引き剥がしが容易になり、封止樹脂の破損も生じなくなる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図1は、本発明の半導体装置の製造方法の一例の工程図である。
【0022】
本発明の半導体装置の製造方法は、図1(a)〜(e)に示すように、半導体チップ15の搭載工程と、ボンディングワイヤ16による結線工程と、封止樹脂17による封止工程と、封止された構造物21を切断する切断工程とを少なくとも含むものである。
【0023】
搭載工程は、図1(a)〜(b)に示すように、アウターパッド側(図の下側)に耐熱性粘着テープ20を貼り合わせた金属製のリードフレーム10のダイパッド11c上に半導体チップ15をボンディングする工程である。
【0024】
リードフレーム10とは、例えば銅などの金属を素材としてQFNの端子パターンが刻まれたものであり、その電気接点部分には、銀,ニッケル,パラジウム,金などのなどの素材で被覆(めっき)されている場合もある。リードフレーム10の厚みは、100〜300μmが一般的である。
【0025】
リードフレーム10は、後の切断工程にて切り分けやすいよう、個々のQFNの配置パターンが整然と並べられているものが好ましい。例えば図2に示すように、リードフレーム10上に縦横のマトリックス状に配列された形状などは、マトリックスQFNあるいはMAP−QFNなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
【0026】
図2(a)〜(b)に示すように、リードフレーム10のパッケージパターン領域11には、隣接した複数の開口11aに端子部11bを複数配列した、QFNの基板デザインが整然と配列されている。一般的なQFNの場合、各々の基板デザイン(図2(a)の格子で区分された領域)は、開口11aの周囲に配列れさた、アウターリード面を下側に有する端子部11bと、開口11aの中央に配置されるダイパッド11cと、ダイパッド11cを開口11aの4角に支持させるダイバー11dとで構成される。
【0027】
耐熱性粘着テープ20は、少なくともパッケージパターン領域11より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム10は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔13を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム10の長手方向に複数配置されるため、それらの複数領域を渡るように連続して粘着テープ20を貼着するのが好ましい。
【0028】
上記のようなリードフレーム10上に、半導体チップ15、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム10上にはこの半導体チップ15を固定するためダイパッド11cと呼ばれる固定エリアが設けられており、このダイパッド11cヘのボンディング(固定)の方法は導電性ペースト19を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に150〜200℃程度の温度で30分〜90分程度加熱キュアする。
【0029】
結線工程は、図1(c)に示すように、リードフレーム10の端子部11b(インナーリード)の先端と半導体チップ15上の電極パッド15aとをボンディングワイヤ16で電気的に接続する工程である。ボンディングワイヤ16としては、例えば金線あるいはアルミ線などが用いられる。一般的には150〜250℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム10に貼着した耐熱性粘着テープ20面を真空吸引することで、ヒートブロックに確実に固定することができる。
【0030】
封止工程は、図1(d)に示すように、封止樹脂17により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム10に搭載された半導体チップ15やボンディングワイヤ16を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂17を用いて金型中で成型されるのが代表的である。その際、図3に示すように、複数のキャビティを有する上金型18aと下金型18bからなる金型18を用いて、複数の封止樹脂17にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は170〜180℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ20はポストモールドキュアの前に剥離するのが好ましい。
【0031】
切断工程は、図1(e)に示すように、封止された構造物21を個別の半導体装置21aに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂17の切断部17aをカットする切断工程が挙げられる。
【0032】
本発明では、上述のような製造工程に用いられる耐熱性粘着テープ20が、50〜250℃における線熱膨張係数1. 0×10-5〜3. 0×10-5/Kの基材層と、厚さ10μm以下の粘着剤層とから構成されていることを特徴とする。耐熱性粘着テープ20は、あらかじめリードフレーム10に貼着されていることから、前述の製造工程において加熱されることになる。たとえば、半導体チップ15をダイボンドする場合、一般的に150〜200℃程度の温度で30分〜90分程度加熱キュアする。ワイヤボンディングを行う場合は、例えば160〜230℃程度の温度で行われるが、一枚のリードフレームからたくさんの半導体装置を製造する場合は、すべての半導体装置に対するボンディングが終了するまでの時間として、リードフレーム1枚あたり1時間以上を要することも考えられる。さらに、樹脂封止する場合も、樹脂が十分に溶融している温度である必要性から175℃程度の温度をかけることになる。したがって、こういった加熱条件に対して、これらの耐熱性を満足する耐熱性粘着テープである必要がある。
【0033】
耐熱性粘着テープ20が貼り合わされるリードフレーム10は、前述のように銅をはじめとした金属素材であることから、線熱膨張係数として1.8〜1.9×10-5/K程度であることが一般的である。したがって、これらに貼り合わされる耐熱性粘着テープ20の線熱膨張係数が、リードフレームとあまりに大きく違っていては、両者が貼り合わせられた状態で加熱されたとき、両者の熱膨張の差異からひずみを生じることになり、結果的に耐熱性粘着テープにしわやはがれを生じてしまう。そのため、耐熱性粘着テープを構成する基材部分の線熱膨張係数としても、リードフレーム素材に近い1. 0×10-5〜3. 0×10-5/Kの基材層を採用するが、好ましくは線熱膨張係数が1.5×10-5〜2.5×10-5/K以下である。
【0034】
このような基材としては、アルミなどの金属箔もあげられるが、線熱膨張係数2.0×10-5〜2.4×10-5/K程度のポリイミド材料は加工性やハンドリング性も高く、もっとも好ましい素材のひとつである。ここで、線熱膨張係数は、ASTM D696に準拠して、TMA(サーモ・メカニカル・アナリシス)により測定される値である。
【0035】
また、PETフィルム、PENフィルム、PESフィルム、PEIフィルム、PSFフィルム、PEEKフィルム、PPSフィルム、PARフィルム、アラミドフィルム、LCPフィルムの中から、線熱膨張係数が1. 0×10-5 〜3. 0×10-5 /Kのものを選択してもよい。
【0036】
耐熱性粘着テープ20の基材層の厚みは、折れや裂けを防止し、好適なハンドリング性に鑑みて5〜250μmが好ましい。
【0037】
また、粘着テープ20を構成する粘着剤層は、その粘着機能の面からある程度の弾性が必要であるが、粘着剤層全体としてあまりに柔らかい場合は、ワイヤボンディング時にボンディングワイヤを接続しようとしても、粘着テープを貼りあわせたリードフレームを十分に固定しておくことが粘着剤層の弾性力によって阻害され、結果的に加圧による圧着エネルギーを緩和してしまい、ボンディング不良が発生してしまう。
【0038】
このようなボンディング不良を引き起こさず、かつ封止工程では樹脂漏れを防止できる十分な粘着力を確保する、いわば相反する性能を確保するために、本発明では粘着剤層の厚みを10μm以下、より好ましくは2〜5μmの薄層にする。これにより、絶対的な変形量が抑えられることから、粘着機能そのものを著しく損なうことなく、粘着剤層全体としてのクッション性をわずかにとどめることが可能になる。さらに好ましくは、200℃における粘着剤層の貯蔵弾性率が5.0×103 N/cm2 以上であれば、粘着剤層の厚みが比較的厚くても、より確実に好適なワイヤボンディングが可能になる。ここで、貯蔵弾性率はASTMSTP846に準拠して、粘弾性スペクトロメーターによって測定される値である。
【0039】
一方、耐熱性粘着テープは、封止工程後の任意の段階ではがされることになるが、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招く恐れもある。したがって、封止樹脂のはみ出しを抑える粘着力以上に強粘着であることはむしろ好ましくない。たとえば、ステンレス板に貼り合わせた状態で200℃にて1時間加熱後の粘着力が0.05〜4.0N/19mm幅、好ましくは0.1〜2.0N/19mm幅である。ここで、粘着力はJIS C2107に準拠して測定される値である。
【0040】
上記のような各物性を有する粘着剤としては、耐熱性も考慮して、シリコーン系粘着剤が好ましい。
【0041】
〔他の実施形態〕
前述の実施形態では、リードフレームを用いた半導体装置の製造方法の例を示したが、以下のように、配線樹脂基板を用いて、その開口部に半導体チップを配置してワイヤボンデイング工程や封止樹脂による封止工程を行うことで、半導体装置を製造してもよい。
【0042】
即ち、図4(d1)〜(d3)に示すように、半導体チップ15を配置する開口部28cとその外側の表面に配置される端子部28aとその端子部28aの裏側面に配置されるアウターパッド28bとを有する配線樹脂基板28を用いてもよい。なお、図4(d1)〜(d3)は、図1(d)に対応するものであり、半導体チップ15が封止樹脂17により封止された状態を示している。
【0043】
配線樹脂基板28の端子部28aとアウターパッド28bとはビアホール内の導電材料や適当な配線回路等により導電接続されているが、その構造、形状、材質等は何れでもよい。配線樹脂基板28の樹脂材料としては、熱硬化性樹脂が通常用いられ、例えばエポキシ樹脂、フェノール樹脂、BT樹脂、ポリイミド樹脂等が挙げられる。
【0044】
まず、この配線樹脂基板28に対し、そのアウターパッド28b側に耐熱性粘着テープ20を貼り合わせる貼着工程を行う。耐熱性粘着テープ20は、50〜250℃における線熱膨張係数0.8×10-5 〜5.6×10-5 /Kの基材層と、厚さ50μm以下の粘着剤層とから構成され、好ましくは線熱膨張係数1.0×10-5 〜3.0×10-5 /K、粘着剤層の厚さ2〜10μmである。耐熱性粘着テープ20の他の点については、前述の実施形態と同様である。
【0045】
このような基材層としては、PETフィルム、PENフィルム、PESフィルム、PEIフィルム、PSFフィルム、PPSフィルム、PARフィルム、アラミドフィルム、ポリイミドフィルム、LCPフィルムが挙げられる。但し、配線樹脂基板28の樹脂材料と線熱膨張係数が近いものを用いるのが好ましい。なお、耐熱性粘着テープ20の他の点については、前述の実施形態と同様である。
【0046】
次いで、開口部28cに半導体チップ15を配置する搭載工程を行う。半導体チップ15の配置は、耐熱性粘着テープ20の粘着剤層に直接貼り付けたり、銀ペーストを用いた接着等により行うことができる。
【0047】
次いで、配線樹脂基板28の端子部28aと半導体チップ15上の電極パッド15aとをボンディングワイヤ16で電気的に接続する結線工程を行う。この結線工程と、以降の封止工程、切断工程も前述の実施形態と同様である。
【0048】
但し、前述の実施形態では、複数の半導体チップ15を同じキャビティ内で一括封止する例を示したが(図4(d3)に相当する)、図4(d1)に示すように液状の封止樹脂17aを用いて、ポッティング後に硬化させてもよい。また、図4(d2)に示すように、1つの半導体チップ15のみをキャビティ内で個別封止してもよい。これらの封止形態は、リードフレームを用いた半導体装置の製造方法にも適用できる。
【0049】
液状封止樹脂を用いる場合、樹脂硬化温度が低い(例えば100〜120℃)ために、耐熱性粘着テープの基材層として、ポリイミドフィルムやアラミドフィルム以外の耐熱性のやや低い高分子フィルム,例えばPETフィルム、PENフィルム、PESフィルム、PEIフィルム、PSFフィルム、PEEKフィルム、PPSフィルム、PARフィルム、LCPフィルムを用いることができる。
【0050】
【実施例】
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
【0051】
実施例1
25μm厚のポリイミドフィルム(東レデュポン製カプトン100H、線熱膨張係数2.2×10-5/K)を基材として、シリコーン系粘着剤(東レダウコーニング製SD−4587L、貯蔵弾性率1.1×104 N/cm2 )を用いた厚さ5μmの粘着剤層を設けた耐熱性粘着テープを作成した。なお、このテープの粘着力は200℃加熱後1.0N/19mm幅程度であった。この耐熱性粘着テープを、端子部に銀めっきが施された一辺16PinタイプのQFNが4個×4個に配列された銅製のリードフレームのアウターパット側に貼り合わせた。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ぺーストを用いて接着し、180℃にて1時間ほどキュアすることで固定した。
【0052】
つぎに、リードフレームは耐熱性粘着テープ側から真空吸引する形で200℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、60KHzワイヤボンダー(日本アビオニクス製)を用いてφ25μmの金線(田中貴金属製GLD−25)にて下記の条件でワイヤボンディングを行った。なお、すべてのボンディングを完了するのに約1時間を要した。
【0053】
ファーストボンディング加圧:30g
ファーストボンディング超音波強度:25mW
ファーストボンディング印加時間:100msec
セカンドボンディング加圧:200g
セカンドボンディング超音波強度:50mW
セカンドボンディング印加時間:50msec
さらにエポキシ系封止樹脂(日東電工製HC−300)により、これらをモールドマシン(TOWA製Model−Y−serise)を用いて、175℃で、プレヒート40秒、インジェクション時間11.5秒、キュア時間120秒にてモールドした後、耐熱性テープを剥離した。なお、さらに175℃にて3時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のQFNタイプ半導体装置を得た。
【0054】
このようにして得られたQFNは、樹脂のはみ出しもなく、またワイヤボンディングなどの各工程も阻害なく実施することができた。
【0055】
比較例1
テープの基材層に高密度ポリエチレンフィルム(25μm;線熱膨張係数15×10-5/K)を用いた他は、実施例1と同様に検討を行った。しかしながら、半導体チップを搭載する際のキュア加熱をおこなった時点で、テープに激しいしわと部分的な剥離が生じ、モールド時には樹脂のはみ出しをまったく抑えることができなかった。
【0056】
比較例2
テープの粘着剤層の厚さを50μmにした他は、実施例1と同様に検討を行った。なお、このテープの粘着力は200℃加熱後5.5N/19mm幅程度であった。その結果、ワイヤボンディングを実施したが、テープのクッション性によってセカンドボンディングのほとんどが十分に結線されておらず、ボンディング不良が多発していた。また、さらに封止工程を行った後で、テープを剥がそうとした際、その応力でリードフレームが変形し、一部の封止樹脂に剥離を生じてしまった。
【0057】
比較例3
粘着剤層(厚み30μm)として、200℃における貯蔵弾性率が5×102 N/cm2 程度のゴム系粘着剤を使用したほかは、実施例1と同様の検討を行った。しかしながら、ワイヤボンディングを実施したところ、テープのクッション性によってほとんどが結線されておらず、ボンディング不良が多発していた。
【0058】
実施例2
耐熱性粘着テープとして、シリコーン系粘着材(東レダウコーニング製SD−4587L、貯蔵弾性率1.1×104 N/cm2 )を用いた厚さ5μmの粘着層を設けたテープを作成した。基材は25μm厚さのポリエーテルイミド(PEI)フィルム(住友ベークライト(株)製、商品名FS−1400、線熱膨張係数5.6×10-5 /K)を用いた。なお、この粘着テープの粘着力は200℃加熱後1.0N/19mm幅程度であった。
【0059】
貼着工程として、まず半導体チップが配置されるための開口部が設けられた配線樹脂基板(ガラスエポキシ基板、FR−4)に、本粘着テープを貼り合せた。次に露出した粘着テープの粘着層面に半導体チップを貼り合せ、回路基板と半導体チップをボンディングワイヤーで結線した(条件は実施例1と同じ)。その後、液状封止樹脂材料(エポキシ樹脂:日本エイブルスティック株式会社製のAmicon J905−3)をポッティングし、120℃で60分間、大気オーブン炉内で保持して硬化させた。硬化後、本粘着テープを剥離し、後工程(例えば、はんだめっき,はんだボール搭載)に供した。
【0060】
このようにして得られた片面樹脂封止半導体装置は、問題となる樹脂のはみ出しも無く、またワイヤーボンディングなどの各工程も問題なく、良好な特性を示した。上記のように、硬化温度の低い液状封止樹脂材料を選択することによって、ポリエーテルイミド(PEI)フィルム以外の耐熱性高分子フィルムを使用することができる。
【0061】
実施例3
ポリイミドフィルム以外の基材として、25μm厚さのアラミドフィルム(帝人株式会社製,商品名テクノーラ:線熱膨張係数2.1×10-5 /K)を基材として、シリコーン系粘着材(東レダウコーニング製SD−4587L、貯蔵弾性率1.1×104 N/cm2 )を用いた厚さ5μmの粘着層を設けた耐熱性粘着テープを作成した。なお、この粘着テープの粘着力は200℃加熱後1.0N/19mm幅程度であった。
【0062】
貼着工程として、まず半導体チップが配置されるための開口部が設けられた配線樹脂基板(ガラスエポキシ基板、FR−4)に、本粘着テ−プを貼り合せた。次に露出した粘着テープの粘着層面に半導体チップをエポキシ系の銀ペースト(樹脂成分:エポキシ樹脂、日本エイブルスティック(株)製のAmicon C990J)を用いて接着し、150℃にて1時間、大気オーブン炉でキュアすることで固定した。その後、回路基板を粘着テープ側から真空吸引する形で、200℃に加熱したヒートブロック上に固定した。これらを、(日本アビオニクス製)の60KHzワイヤボンダーを用いてφ25μmの金線(田中貴金属製GLD−25)にてワイヤボンディング(条件は実施例1と同じ)を行ない、回路基板と半導体チップを結線した。
【0063】
さらにエポキシ系モールド樹脂(日東電工製HC−300)により、これらをモールドマシン(TOWA製Model−Y−シリーズ)を用いて、175℃でプレヒート40秒、インジェクション時間11.5秒、キュア時間120秒にてモールドした後、本粘着テープを剥離した。その後175℃にて3時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、半導体装置を得た。
【0064】
このようにして得られた片面樹脂封止半導体装置は、問題となる樹脂のはみ出しも無く、またワイヤーボンディングなどの各工程も問題なく、良好な特性を示した。実施例3では配線樹脂基板を用いたが、金属リードフレームでも同じ効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一例を示す工程図
【図2】本発明におけるリードフレームの一例を示す図であり、(a)は正面図、(b)は要部拡大図、(c)は樹脂封止後の状態を示す底面図
【図3】本発明における樹脂封止工程の一例を示す縦断面図
【図4】本発明の半導体装置の製造方法の他の例を示す工程図
【符号の説明】
10 リードフレーム
11a 開口
11b 端子部
11c ダイパッド
15 半導体チップ
15a 電極パッド
16 ボンディングワイヤ
17 封止樹脂
20 粘着テープ
21 封止された構造物
21a 半導体装置
28 配線樹脂基板
28a 端子部
28b アウターパッド
28c 開口部

Claims (5)

  1. アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、50〜250℃における線熱膨張係数1. 0×10−5〜3. 0×10−5/Kの基材層と、厚さ2μm以上10μm以下の粘着剤層とから構成されており、前記粘着剤層の200℃における貯蔵弾性率が5.0×10 N/cm 以上であることを特徴とする半導体装置の製造方法。
  2. 半導体チップを配置する開口部とその外側の表面に配置される端子部とその端子部の裏側面に配置されるアウターパッドとを有する配線樹脂基板の前記アウターパッド側に耐熱性粘着テープを貼り合わせる貼着工程と、前記開口部に半導体チップを配置する搭載工程と、前記配線樹脂基板の端子部と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、前記耐熱性粘着テープは、50〜250℃における線熱膨張係数0.8×10−5〜5.6×10−5/Kの基材層と、厚さ2μm以上50μm以下の粘着剤層とから構成されており、前記粘着剤層の200℃における貯蔵弾性率が5.0×10 N/cm 以上であることを特徴とする半導体装置の製造方法。
  3. 前記基材層が、ポリエチレンテレフタレート(PET) フィルム、ポリエチレンナフタレート(PEN)フィルム、又は、ポリイミドフィルムからなる請求項1又は2に記載の半導体装置の製造方法。
  4. 前記粘着剤層がシリコーン系粘着剤からなる請求項1〜3いずれかに記載の半導体装置の製造方法。
  5. 前記耐熱性粘着テープは、JIS C2107に準拠した200℃加熱後の粘着力が0.05〜4.0N/19mm幅である請求項1〜いずれかに記載の半導体装置の製造方法。
JP2001020395A 2000-10-02 2001-01-29 半導体装置の製造方法 Expired - Lifetime JP4357754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020395A JP4357754B2 (ja) 2000-10-02 2001-01-29 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-302227 2000-10-02
JP2000302227 2000-10-02
JP2001020395A JP4357754B2 (ja) 2000-10-02 2001-01-29 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009164868A Division JP5275159B2 (ja) 2000-10-02 2009-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002184801A JP2002184801A (ja) 2002-06-28
JP4357754B2 true JP4357754B2 (ja) 2009-11-04

Family

ID=26601359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020395A Expired - Lifetime JP4357754B2 (ja) 2000-10-02 2001-01-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4357754B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275159B2 (ja) * 2000-10-02 2013-08-28 日東電工株式会社 半導体装置の製造方法
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US7161232B1 (en) 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
JP5189726B2 (ja) * 2005-03-18 2013-04-24 ソマール株式会社 被着体の加工方法及びこれに用いられる粘着シート
JP4790750B2 (ja) * 2008-04-18 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 樹脂封止型半導体装置の製造方法
JP5718005B2 (ja) * 2010-09-14 2015-05-13 日東電工株式会社 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP2012151360A (ja) * 2011-01-20 2012-08-09 Nitto Denko Corp 半導体パッケージ製造工程用耐熱性粘着テープ
EP2636712A1 (en) 2012-03-07 2013-09-11 Nitto Denko Corporation Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
WO2020170847A1 (ja) * 2019-02-21 2020-08-27 パナソニックIpマネジメント株式会社 半導体封止材料及び半導体装置
JP6905579B1 (ja) 2019-12-27 2021-07-21 株式会社有沢製作所 粘着テープ

Also Published As

Publication number Publication date
JP2002184801A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
US7365441B2 (en) Semiconductor device fabricating apparatus and semiconductor device fabricating method
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
JP4397653B2 (ja) 半導体装置製造用接着シート
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
JP2664259B2 (ja) 半導体装置パッケージ及びその製造方法
JP4125668B2 (ja) 半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4334047B2 (ja) 半導体装置とその製造方法
JP2002226797A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JPH10135249A (ja) 樹脂封止型半導体装置
JP3976311B2 (ja) リードフレームの製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012182392A (ja) 半導体装置の製造方法
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2009044010A (ja) 半導体装置の製造方法
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4357754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150814

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term