JP2002226797A - 耐熱性粘着テープおよび半導体装置の製造方法 - Google Patents

耐熱性粘着テープおよび半導体装置の製造方法

Info

Publication number
JP2002226797A
JP2002226797A JP2001020450A JP2001020450A JP2002226797A JP 2002226797 A JP2002226797 A JP 2002226797A JP 2001020450 A JP2001020450 A JP 2001020450A JP 2001020450 A JP2001020450 A JP 2001020450A JP 2002226797 A JP2002226797 A JP 2002226797A
Authority
JP
Japan
Prior art keywords
heat
resistant
adhesive tape
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001020450A
Other languages
English (en)
Inventor
Yasuo Nakatsuka
康雄 中塚
Yoshihisa Furuta
喜久 古田
Norikane Nahata
憲兼 名畑
Hitoshi Takano
均 高野
Nobuaki Maruoka
伸明 丸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2001020450A priority Critical patent/JP2002226797A/ja
Publication of JP2002226797A publication Critical patent/JP2002226797A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 マスキングを行う端子部の加熱時における酸
化を抑制して、粘着剤等の付着量を少なくすることがで
き、これにより後の工程に有利となる耐熱性粘着テー
プ、並びにそれを用いたリードフレーム積層物および半
導体装置の製造方法を提供する。 【解決手段】 半導体チップを樹脂封止する際に端子部
をマスキングするために貼着して使用される耐熱性粘着
テープであって、耐熱性樹脂フィルムに１層以上のセラ
ミックス被膜層を設けた耐熱性層と、粘着性層とを備え
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを樹
脂封止する際に端子部をマスキングするために貼着して
使用される耐熱性粘着テープ、並びにそれを用いたリー
ドフレーム積層物および半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、ＬＳＩの実装技術において、ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）
技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕ
ａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇ
ｅ）に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなＱＦＮの製造方法のなかでも、近年では複数の
ＱＦＮ用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のＱＦＮ構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
【０００３】このような、複数の半導体チップを一括封
止するＱＦＮの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウター側面をモールド金型に十分
な圧力で押さえることができず、封止樹脂がアウター側
に漏れ出すことを抑えることが非常に難しく、ＱＦＮの
端子等が樹脂で被覆されるという問題が生じ易い。
【０００４】このため、特開２０００−２９４５８０号
公報には、上記の如きＱＦＮの製造方法において、リー
ドフレームのアウター側に粘着テープを貼り付け、この
粘着テープのマスキングによるシール効果により、樹脂
封止時のアウター側への樹脂漏れを防ぐ製造方法が開示
されている。その際、粘着テープの基材層としては、プ
ラスチックフィルム又はガラスクロス等が使用できると
記載されている。
【０００５】このような製造方法において、リードフレ
ーム上に半導体チップを搭載した後、あるいはワイヤボ
ンディングを実施した後から耐熱性粘着テープの貼り合
せを行うことは、ハンドリングの面で実質的に困難であ
ることから、耐熱性粘着テープは最初の段階でリードフ
レームのアウターパット面に貼り合わせられ、その後、
半導体チップの搭載工程やワイヤボンディングの工程を
経て、封止樹脂による封止工程まで貼り合わせられるこ
とが望ましい。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者らが、上記のように耐熱性粘着テープを金属製のリー
ドフレームに使用することを試みたところ、粘着テ−プ
により樹脂漏れは防げるものの、一連の工程における加
熱により金属製のリードフレームが酸化することが判明
した。更に、この酸化によって、粘着テープの剥離時に
リードフレームヘのシリコーン粘着剤等の付着量が増加
し、このままでははんだメッキが均一に行えないため、
はんだメッキの前にシリコーン除去作業を行う必要が生
じた。
【０００７】そして、リードフレームが酸化しない加熱
条件で製造を行おうとすると、加熱温度を低く設定する
か、又は短時間の加熱しかできず、製造条件が著しい制
約を受けることになる。例えば、半導体装置の製造工程
中のワイヤボンディング工程では、加熱条件が高温にな
るほど生産効率や、安定性が増すが、上記問題を回避し
ようとすると、温度を低く設定せざるを得ず、信頼性や
生産効率の向上が図れなかった。
【０００８】一方、リードフレームを用いる代わりに、
半導体チップを配置する開口部及びその外側に配置され
る表裏両面の端子部を備える配線樹脂基板を用いて、前
記開口部に半導体チップを配置してワイヤボンデイング
工程や封止樹脂による封止工程を行うことで、半導体装
置を製造する方法も知られている。そして、この製法で
も、リードフレームを用いる場合と同様に、樹脂封止時
のアウター端子部側への樹脂漏れが生じること、及びア
ウター端子部の酸化による粘着剤の付着が起こることが
判明した。
【０００９】そこで、本発明の目的は、マスキングを行
う端子部の加熱時における酸化を抑制して、粘着剤等の
付着量を少なくすることができ、これにより後の工程に
有利となる耐熱性粘着テープ、並びにそれを用いたリー
ドフレーム積層物および半導体装置の製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明者らは、上記の如
き知見に基づき、更にその原因の詳細や対策などについ
て鋭意研究したところ、耐熱性粘着テープを透過する酸
素成分が加熱時における端子部の酸化を促進することを
つきとめ、耐熱性樹脂フィルムに１層以上のセラミック
ス被膜層を設けることにより、上記目的を達成できるこ
とを見出し、本発明を完成するに至った。
【００１１】即ち、本発明の耐熱性粘着テープは、半導
体チップを樹脂封止する際に端子部をマスキングするた
めに貼着して使用される耐熱性粘着テープであって、耐
熱性樹脂フィルムに１層以上のセラミックス被膜層を設
けた耐熱性層と、粘着性層とを備えることを特徴とす
る。
【００１２】上記において、前記耐熱性樹脂フィルムの
厚さ１０〜１００μｍであり、そのいずれかの片面又は
両面に厚さ０．０５μｍ以上のセラミックス被膜層が形
成されたものであることが好ましい。
【００１３】また、前記粘着性層が、厚さ５〜５０μｍ
のシリコーン系粘着剤層からなることが好ましい。
【００１４】また、前記セラミックス被膜層が、珪素酸
化物、アルミニウム酸化物、インジウム−スズ系酸化
物、チタン窒化物、及びチタン酸化物からなる群より選
ばれる１種以上であることが好ましい。
【００１５】一方、本発明のリードフレーム積層物は、
上記いずれかに記載の耐熱性粘着テープを、開口部及び
前記端子部を有するリードフレームに貼着してなるもの
である。
【００１６】他方、本発明の半導体装置の製造方法は、
開口部及び表裏両面の端子部を備えるフレーム体のアウ
ター側に、前記開口部を塞ぐように耐熱性粘着テープを
貼り合わせる貼着工程と、前記フレーム体のインナー側
の端子部に半導体チップを電気的に接続する接続工程
と、前記フレーム体に接続された半導体チップを封止樹
脂によりインナー側から封止する封止工程とを含む半導
体装置の製造方法において、前記耐熱性粘着テープが、
耐熱性樹脂フィルムに１層以上のセラミックス被膜層を
設けた耐熱性層と、粘着性層とを備えることを特徴とす
る。
【００１７】［作用効果］本発明の耐熱性粘着テープに
よると、半導体チップを樹脂封止する際に端子部をマス
キングするために貼着して使用される耐熱性粘着テープ
の耐熱性層が、耐熱性樹脂フィルムに１層以上のセラミ
ックス被膜層を設けてあるため、マスキングを行う端子
部の加熱時における酸化を抑制して、粘着剤等の付着量
を少なくすることができる。これにより、例えばアウタ
ー側の端子部へのはんだメッキやはんだボール形成等の
工程が好適に行えるなど、後の工程を有利にすることが
できる。また、より高温下の製造条件を用いることがで
き、製造工程の自由度や製造効率を高めることができ
る。
【００１８】前記耐熱性樹脂フィルムの厚さが１０〜１
００μｍであり、そのいずれかの片面又は両面に厚さ
０．０５μｍ以上のセラミックス被膜層が形成されたも
のである場合、当該セラミックス被膜層により十分な酸
素透過の抑制効果を得ながら、耐熱性粘着テープの基材
として好適な耐久性、ハンドリング性を得ることができ
る。
【００１９】前記粘着性層が、厚さ５〜５０μｍのシリ
コーン系粘着剤層からなる場合、粘着性層が適度な粘着
性を維持しつつ、弾性が高過ぎることによる他の工程で
の弊害をより少なくすることができる。
【００２０】前記セラミックス被膜層が、珪素酸化物、
アルミニウム酸化物、インジウム−スズ系酸化物、チタ
ン窒化物、及びチタン酸化物からなる群より選ばれる１
種以上である場合、酸素透過の抑制効果が十分得られる
と共に、比較的容易に被膜形成が可能になる。
【００２１】一方、本発明のリードフレーム積層物は、
上記いずれかに記載の耐熱性粘着テープを、開口部及び
前記端子部を有するリードフレームに貼着してなるた
め、上記の如き作用により、マスキングを行う端子部の
加熱時における酸化を抑制して、粘着剤等の付着量を少
なくすることができ、これにより後の工程を有利にする
ことができる。
【００２２】他方、本発明の半導体装置の製造方法によ
ると、端子部を備えるフレーム体のアウター側に耐熱性
粘着テープを貼り合わせた状態で、半導体チップを電気
的に接続する接続工程と、半導体チップを封止樹脂によ
りインナー側から封止する封止工程とを含むため、端子
部の加熱時における酸化が問題となり易いところ、耐熱
性粘着テープが、耐熱性樹脂フィルムに１層以上のセラ
ミックス被膜層を設けた耐熱性層を備えるため、セラミ
ックス被膜層が加熱時における酸化を抑制して、粘着剤
等の付着量を少なくすることができ、これにより後の工
程を有利にすることができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００２４】〔本発明の耐熱性粘着テープ〕まず、本発
明の耐熱性粘着テープについて説明するが、当該粘着テ
ープは、半導体チップを樹脂封止する際に端子部をマス
キングするために貼着して使用されるものである。具体
的な使用形態としては、後述する本発明の半導体装置の
製造方法や、その他の半導体チップの樹脂封止方法が挙
げられる。なお、本発明の半導体装置の製造方法は、後
述のように、前記フレーム体としてリードフレームを用
いる第１実施形態と、配線樹脂基板を用いる第２実施形
態とを含むものである。
【００２５】本発明の耐熱性粘着テープは、耐熱性樹脂
フィルムに１層以上のセラミックス被膜層を設けた耐熱
性層と、粘着性層とを備えるものである。セラミックス
被膜層は、耐熱性樹脂フィルムのいずれかの片面又は両
面に設けることができるが、粘着性層と耐熱性樹脂フィ
ルムの間に設けるほうが、擦れなどで欠陥が発生しにく
いので好ましい。
【００２６】耐熱性樹脂フィルムの材質は製造工程の温
度、時間により、収縮や溶解などの問題の起きないもの
を適宜選択すればよい。例えばモールドやワイヤボンデ
ィングに掛かる温度が１７５℃以上が多く、耐熱性の高
いポリイミドフィルムやアラミドフィルムを用いること
が好ましいが、ポッティング等の方法により半導体製造
工程の温度が低く、時間が短くすることができる場合
は、他の耐熱性樹脂フィルムを使用することが可能にな
る。他の耐熱性樹脂フィルムとしては、例えば、ポリエ
チレンテレフタレート（ＰＥＴ）フィルム、ポリエチレ
ンナフタレート（ＰＥＮ）フィルム、ポリエーテルサル
フォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥ
Ｉ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポ
リエーテルエーテルケトン（ＰＥＥＫ）フィルム、ポリ
フェニレンサルファイド（ＰＰＳ）フィルム、ポリアリ
レート（ＰＡＲ）フィルム、又は液晶ポリマー（ＬＣ
Ｐ）フィルムなどである。これにより、例えばＰＥＴフ
ィルムなどの安価なフィルムを選択することが可能とな
る。
【００２７】なお、耐熱性樹脂フィルムの厚みは、半導
体チップの樹脂封止時に樹脂洩れを起こさず、かつ粘着
テープの引き剥がし時に、テープ破断を生じにくくする
上で、１０〜１００μｍが好ましく、２０〜５０μｍが
より好ましい。
【００２８】セラミックス被膜層としては、珪素酸化
物、アルミニウム酸化物、インジウム−スズ系酸化物、
チタン窒化物及びチタン酸化物からなる群より選ばれる
１種以上が好ましいものとして例示できる。このような
セラミックス被膜層の種類とその形成方法を例示すると
次のようになる。
【００２９】工業的に経済性のある成膜材料・方法とし
ては、ＳｉＯx (x=1-2) （珪素酸化物）やＡｌ2 Ｏ3
（アルミナ）を用いる方法であり、真空蒸着法の分類に
入るが、反応性蒸着法が一般的である。この反応性蒸着
法は、反応性のガス中で固体試料を蒸発させ、基板（こ
の場合、高分子フィルム）上で両者を反応させて化合物
薄膜を作る方法で、代表的な例として、空気または酸素
雰囲気中でＳｉＯを蒸着し、ＳｉＯx(x=1-2)を成膜する
方法が挙げられる。Ａｌ2 Ｏ3 （アルミナ）についても
同様である。
【００３０】また、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ ｏ
ｘｉｄｅ）の場合、スパッタ法が主に用いられ、ＴｉＯ
2 （チタン酸化物）ではイオンプレーティング法、Ｔｉ
Ｎ（チタン窒化物）ではイオンプレーティング法などが
挙げられる。
【００３１】上記以外のセラミックスについても、緻密
性が高い被膜層が形成できるものであれば何れのものも
使用可能であり、その被膜層の形成方法としては、真空
蒸着、イオンプレーティング、スパッタリングなどのＰ
ＶＤ（物理蒸着）や、熱、プラズマもしくはレーザ等に
よるＣＶＤ（化学蒸着）に代表される乾式法（気相法）
の成膜法が挙げられる。
【００３２】耐熱性樹脂フィルムに形成するセラミック
ス被膜層の厚さとしては、上記のような乾式法（気相
法）の成膜法によって形成されるセラミックス皮膜は、
緻密性が高いため、０．０５μｍ厚さ（５００Å，５０
ｎｍ）以上あれば、空気中の酸素を透過させないガスバ
リヤー性を好適に確保することができる。更に経済性や
粘着テープとしてのハンドリング性、耐久性などを考慮
すると０．０５〜１．０μｍの範囲がより好ましく、
０．０５〜０．２０μｍの範囲が更に好ましい。
【００３３】上記のようなセラミックス皮膜層を設ける
ことによって、耐熱性層の酸素透過度を２０ｃｍ3 ／ｍ
2 ・２４ｈ・ａｔｍ（２３℃）以下にすることができ、
粘着テープの多量な糊残りを生じさせずに、半導体装置
の製造工程における最高温度を２５０℃まで可能にする
ことができる。ここで、酸素透過度の測定方法はＪＩＳ
Ｋ ７１２６に記載のＢ法（等圧法）による。なお、
セラミックス皮膜層の有無による酸素透過度の違いを比
較すると、ポリイミドフィルム単体（２５μｍ厚さ）で
は２００〜２１０ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ（２３
℃）であるのに対し、ＳｉＯx （セラミックス薄膜）
０．０５μｍ厚さを、ポリイミドフィルム（２５μｍ厚
さ）の片面に蒸着した基材では、０．１ｃｍ3 ／ｍ2 ・
２４ｈ・ａｔｍ（２３℃）以下となる。
【００３４】なお、粘着性層が、耐熱性樹脂フィルムよ
りセラミックス皮膜に対する接着性が高い場合は、プラ
イマーの効果が得られ投錨性が向上し、半導体製造後の
剥離時に投錨破壊をしにくくすることができる。逆に、
粘着性層が、耐熱性樹脂フィルムよりセラミックス被膜
に対する接着性が低い場合は、セラミックス被膜を設け
ない側に粘着性層を設けるのが好ましい。
【００３５】本発明における粘着性層は、リードフレー
ム等に積層一体化できる付着力を有するもので有ればよ
く、粘着剤又は接着剤で形成できる。つまり、反応硬化
型やホットメルトタイプでも、条件に適合すれば問題は
無いが、リードフレーム等に貼着する際の効率や簡易さ
から、テープ状の貼り合わせができ、更に常温でのロー
ラーによる圧着、あるいは熱ロールを用いた貼り合わせ
が可能である粘着剤を用いるほうが好ましい。また、剥
離時に耐熱性層から粘着剤が剥がれないように下塗等の
表面処理を追加してもよい。
【００３６】本発明の耐熱性粘着テープは、あらかじめ
リードフレーム等に貼り合わされていることから、これ
らの半導体装置の製造工程でかかる加熱履歴を受けるこ
とになる。例えば、半導体チップをダイボンディングす
る場合は、一般的に１５０〜２００℃程度の温度で３０
分〜９０分程度加熱キュアされたり、ワイヤボンディン
グを行う場合はたとえば１５０〜２５０℃程度の温度で
行われるが、一枚のリードフレームからたくさんの半導
体装置を製造する場合は、すべての半導体装置に対する
ボンディングが終了するまでの時間としてリードフレー
ム１枚あたり１時間以上を要することもある。さらに、
モールド樹脂によって封止する場合も、樹脂が十分に溶
融している温度である必要性から１７５℃程度の温度を
受けることになる。したがって、このような加熱履歴に
対して、必要な要求特性を満足する耐熱性粘着テープで
あることが好ましい。
【００３７】耐熱性粘着テープがリードフレームに貼り
合わされる場合、リードフレームは銅をはじめとした金
属素材であることから、線熱膨張係数として１．８〜
１．９×１０-5／Ｋ程度であることが一般的である。し
たがって、これらに貼り合わされる耐熱性粘着テープの
線熱膨張係数が、金属リードフレームとあまりに大きく
違っていては、両者が貼り合わせられた状態で加熱され
たとき、両者の熱膨張の差異からひずみを生じることに
なり、結果的に耐熱性粘着テープにしわやはがれを生じ
てしまう可能性がある。そのため、粘着テープを構成す
る基材部分の線熱膨張係数としては、金属リードフレー
ムに近い１．０×１０-5〜３．０×１０-5／Ｋが好まし
く、１．５×１０-5〜２．５×１０-5／Ｋであることが
より好ましい。
【００３８】また、粘着テープを構成している粘着性層
は、その粘着機能の面からある程度の弾性が必要である
が、粘着性層全体としてあまりに柔らかい場合は、ワイ
ヤボンディング工程で結線ワイヤを接続しようとして
も、粘着テープを貼りあわせたリードフレームを十分に
固定しておくことが粘着層の弾性力によって阻害されて
しまうため、結果的に加圧による圧着エネルギーを吸収
してしまい、ボンディング不良が発生してしまう。
【００３９】このようなボンディング不良を引き起こさ
ず、かつモールド工程では樹脂漏れを防止できる十分な
粘着力を確保する、いわば相反する性能を確保するため
には、粘着層の厚みが５〜５０μｍが好ましく、５〜１
０μｍがより好ましい。このように薄層にすることで、
絶対的な変形量が抑えられることから、粘着機能そのも
のを著しく損なうことなく、粘着層全体としてのクッシ
ョン性をわずかに留めることが可能になる。好ましく
は、２００℃における粘着層の弾性率が５．０×１０3
Ｎ／ｃｍ2 以上であれば、実質的に支障なくワイヤボン
ディングが可能になる。
【００４０】一方で、本発明の耐熱性粘着テープは、モ
ールド成型後の任意の段階で引き剥がされることになる
が、あまりに強い粘着力をもった粘着テープであっては
引き剥がしが困難となるだけでなく、場合によっては引
き剥がしの応力によって、モールドした樹脂の剥離や破
損を招く恐れもある。したがって、モールド樹脂のはみ
出しを抑える粘着力以上に過剰な強粘着であることは好
ましくない。たとえば、ステンレス板に貼り合わせた状
態で２００℃にて１時間加熱後の粘着力が４．０Ｎ／１
９ｍｍ幅以下（測定方法 ＪＩＳ Ｃ２１０７に準
拠）、好ましくは２．０Ｎ／１９ｍｍ幅以下であること
が望ましい。
【００４１】なお、粘着性層には、マスキングを行う端
子部の加熱時における酸化を更に抑制する目的で、酸化
防止剤を含有させてもよい。
【００４２】〔第１実施形態〕本発明の半導体装置の製
造方法は、開口部及び表裏両面の端子部を備えるフレー
ム体のアウター側に、前記開口部を塞ぐように耐熱性粘
着テープを貼り合わせる貼着工程と、前記フレーム体の
インナー側の端子部に半導体チップを電気的に接続する
接続工程と、前記フレーム体に接続された半導体チップ
を封止樹脂によりインナー側から封止する封止工程とを
含む半導体装置の製造方法において、以上の如き耐熱性
粘着テープを用いることを特徴とする。
【００４３】本発明の第１実施形態は、前記フレーム体
が更にダイパッドを有する金属製のリードフレームであ
り、前記貼着工程の後に前記ダイパッド上に半導体チッ
プをボンディングする搭載工程を行い、次いで、前記リ
ードフレームのインナー側の端子部と前記半導体チップ
上の電極パッドとをボンディングワイヤで接続して前記
接続工程を行うものである。
【００４４】図１は、本発明の第１実施形態の一例を示
す工程図である。第１実施形態では、図１（ａ）〜
（ｅ）に示すように、耐熱性粘着テープ２０を貼り合わ
せる貼着工程と、半導体チップ１５の搭載工程と、ボン
ディングワイヤ１６による接続工程と、封止樹脂１７に
よる封止工程と、封止された構造物２１を切断する切断
工程とを含む例をしめす。
【００４５】貼着工程は、図１（ａ）に示すように、開
口部１１ａ及び表裏両面の端子部１１ｂを備えるリード
フレーム１０のアウター側（図の下側）に、開口部１１
ａを塞ぐように耐熱性粘着テープ２０を貼り合わせもの
である。
【００４６】リードフレーム１０とは、例えば銅、４２
％Ｎｉ−Ｆｅ合金などの金属を素材としてＱＦＮの端子
パターンが刻まれたものであり、その電気接点部分に
は、銀、又はニッケル／パラジウム／金の三層などの素
材で被覆（めっき）されている場合もある。ここで銀を
用いる場合は、電気接点部分だけをめっきする所謂、ス
ポットめっきが施され、それ以外の部分は裸の銅のまま
のため、半導体装置製造工程で受ける加熱工程での銅酸
化が問題となる。ニッケル／パラジウム／金めっきを用
いる場合は、銅下地から順番にニッケルめっき，パラジ
ウムめっき，金めっきの3 層構造で、銅リードフレーム
全体にめっきが施される（代表的な厚さとしては、１．
０μｍＮｉ／０．１μｍＰｄ／０．０１μｍＡｕであ
る）。パラジウム，金そのものは、ほとんど酸化しない
ために銀スポットめっき銅リードフレームに比べて、酸
化による粘着剤等の付着量は少なくなる。
【００４７】本発明は、アウター側の端子部表面が、
銅、４２％Ｎｉ−Ｆｅ合金などの酸化し易い金属である
場合に特に有効となる。そして、リードフレーム１０の
場合、表裏両面の端子部１１ｂは１枚（一体）の端子部
１１ｂとして構成される。なお、リードフレーム１０の
厚みは、１００〜３００μｍが一般的である。
【００４８】リードフレーム１０は、後の切断工程にて
切り分けやすいよう、個々のＱＦＮの配置パターンが整
然と並べられているものが好ましい。例えば図２に示す
ように、リードフレーム１０上に縦横のマトリックス状
に配列された形状などは、マトリックスＱＦＮあるいは
ＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
【００４９】図２（ａ）〜（ｂ）に示すように、リード
フレーム１０のパッケージパターン領域１１には、隣接
した複数の開口部１１ａに端子部１１ｂを複数配列し
た、ＱＦＮの基板デザインが整然と配列されている。一
般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）
の格子で区分された領域）は、開口部１１ａの周囲に配
列れさた端子部１１ｂと、開口部１１ａの中央に配置さ
れるダイパッド１１ｃと、ダイパッド１１ｃを開口部１
１ａの４角に支持させるダイバー１１ｄとで構成され
る。
【００５０】耐熱性粘着テープ２０は、開口部１１ａを
塞ぐように、少なくともパッケージパターン領域１１よ
り外側に貼着され、樹脂封止される樹脂封止領域の外側
の全周を含む領域に貼着するのが好ましい。リードフレ
ーム１０は、通常、樹脂封止時の位置決めを行うため
の、ガイドピン用孔１３を端辺近傍に有しており、それ
を塞がない領域に貼着するのが好ましい。また、樹脂封
止領域はリードフレーム１０の長手方向に複数配置され
るため、それらの複数領域を渡るように連続して粘着テ
ープ２０を貼着するのが好ましい。
【００５１】本発明のリードフレーム積層物は、前述の
耐熱性粘着テープに上記のようなリードフレームを積層
してなるものである。
【００５２】搭載工程は、図１（ｂ）に示すように、リ
ードフレーム１０のダイパッド１１ｃ上に半導体チップ
１５をボンディングする工程である。半導体チップ１５
とは、例えば半導体集積回路部分であるシリコン・チッ
プを指す。ダイパッド１１ｃは半導体チップ１５を固定
するためのエリアであり、ダイパッド１１ｃヘのボンデ
ィング（固定）の方法は、導電性ペースト１９を使用し
たり、接着テープ、接着剤など各種の方法が用いられ
る。導電性ペーストや熱硬化性の接着剤等を用いてダイ
ボンドする場合、一般的に１５０〜２００℃程度の温度
で３０分〜９０分程度加熱キュアする。
【００５３】結線工程は、図１（ｃ）に示すように、リ
ードフレーム１０のインナー側の端子部１１ｂ（インナ
ーリード）と半導体チップ１５上の電極パッド１５ａと
をボンディングワイヤ１６で電気的に接続する工程であ
る。ボンディングワイヤ１６としては、例えば金線ある
いはアルミ線などが用いられる。一般的には１５０〜２
５０℃に加熱された状態で、超音波による振動エネルギ
ーと印加加圧による圧着エネルギーの併用により結線さ
れる。その際、リードフレーム１０に貼着した耐熱性粘
着テープ２０面を真空吸引することで、ヒートブロック
に確実に固定することができる。
【００５４】封止工程は、図１（ｄ）に示すように、封
止樹脂１７により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム１０に搭載された半
導体チップ１５やボンディングワイヤ１６を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂１７を用いて金型中で成型されるのが代表的であ
る。その際、図３に示すように、複数のキャビティを有
する上金型１８ａと下金型１８ｂからなる金型１８を用
いて、複数の封止樹脂１７にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は１７０〜１８０℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、耐熱性粘着テープ２０はポストモール
ドキュアの前に剥離するのが好ましい。
【００５５】切断工程は、図１（ｅ）に示すように、封
止された構造物２１を個別の半導体装置２１ａに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂１７の切断部１７ａをカットする切断工
程が挙げられる。
【００５６】本発明の半導体装置の製造方法では、以上
のような工程のうち、アウター側の端子部の温度が高温
（例えば１５０℃以上）になる何れかの工程を行う際
に、酸化を抑制する効果を更に高めるべく、不活性ガス
雰囲気下で行ってもよい。
【００５７】〔第１実施形態の別形態〕 （１）前述の実施形態では、ダイパッドを有するリード
フレームを用いた半導体装置の製造方法の例を示した
が、ダイパッドを有しないリードフレームを用いてもよ
い。また、端子部の配置形状なども何れでもよい。また
リードフレームは、少なくとも端子部が金属製であれば
よく、他の部分は耐熱性樹脂やセラミックス等で形成さ
れていてもよい。
【００５８】（２）前述の実施形態では、ボンディング
ワイヤにて接続工程を行う例を示したが、例えば半導体
チップの下側に設けた電極パッドと端子部との間で、は
んだ等のソルダーによる接続を行ってもよい。これは、
第２実施形態についても同様である。
【００５９】（３）前述の実施形態では、複数の半導体
チップ１５を同じキャビティ内で一括封止する例を示し
たが、図４（ｄ１）に示すように液状の封止樹脂１７ａ
を用いて、ポッティング後に硬化させてもよい。また、
図４（ｄ２）に示すように、１つの半導体チップ１５の
みをキャビティ内で個別封止してもよい。個別封止の場
合、封止樹脂１７を切断する工程が不要となる。
【００６０】〔第２実施形態〕第１実施形態では、リー
ドフレームを用いた半導体装置の製造方法の例を示した
が、以下のように、配線樹脂基板を用いて、その開口部
に半導体チップを配置してワイヤボンデイング工程や封
止樹脂による封止工程を行うことで、半導体装置を製造
してもよい。以下、第１実施形態との相違点について説
明する。
【００６１】第２実施形態では、例えば半導体チップを
配置する開口部及びその外側に配置される表裏両面の端
子部を備える配線樹脂基板を用い、前記と同様の貼着工
程の後に、開口部に半導体チップを配置する搭載工程を
行い、次いで、前記配線樹脂基板のインナー側の端子部
と前記半導体チップ上の電極パッドとをボンディングワ
イヤで接続して前記接続工程を行えばよい。
【００６２】即ち、図４（ｄ１）〜（ｄ３）に示すよう
に、半導体チップ１５を配置する開口部２８ｃと、その
外側に配置れるインナー側の端子部２８ａと、その端子
部２８ａに導電接続されたアウター側の端子部２８ｂと
を有する配線樹脂基板２８を用いてもよい。なお、図４
（ｄ１）〜（ｄ３）は、図１（ｄ）に対応するものであ
り、半導体チップ１５が封止樹脂１７により封止された
状態を示している。
【００６３】配線樹脂基板２８の端子部２８ａとアウタ
ーパッド２８ｂとはビアホール内の導電材料や適当な配
線回路等により導電接続されているが、その構造、形
状、材質等は何れでもよい。配線樹脂基板２８の樹脂材
料としては、熱硬化性樹脂が通常用いられ、例えばエポ
キシ樹脂、フェノール樹脂、ＢＴ樹脂、ポリイミド樹脂
等が挙げられる。
【００６４】まず、この配線樹脂基板２８に対し、その
アウター側に耐熱性粘着テープ２０を貼り合わせる貼着
工程を行う。耐熱性粘着テープ２０の基材層としては、
線熱膨張係数が、配線樹脂基板２８のそれに近いものを
用いるのが好ましい。
【００６５】次いで、開口部２８ｃに半導体チップ１５
を配置する搭載工程を行う。半導体チップ１５の配置
は、耐熱性粘着テープ２０の粘着剤層に直接貼り付けた
り、銀ペーストを用いた接着等により行うことができ
る。
【００６６】次いで、配線樹脂基板２８の端子部２８ａ
と半導体チップ１５上の電極パッド１５ａとをボンディ
ングワイヤ１６で電気的に接続する結線工程を行う。こ
の結線工程と、以降の封止工程、切断工程も前述の実施
形態と同様である。
【００６７】但し、前述の実施形態では、複数の半導体
チップ１５を同じキャビティ内で一括封止する例を示し
たが（図４（ｄ３）に相当する）、図４（ｄ１）に示す
ように液状の封止樹脂１７ａを用いて、ポッティング後
に硬化させてもよい。また、図４（ｄ２）に示すよう
に、１つの半導体チップ１５のみをキャビティ内で個別
封止してもよい。これらの封止形態は、リードフレーム
を用いた半導体装置の製造方法にも適用できる。
【００６８】液状封止樹脂を用いる場合、樹脂硬化温度
が低い（例えば１００〜１２０℃）ために、耐熱性粘着
テープの基材層として、ポリイミドフィルムやアラミド
フィルム以外の耐熱性のやや低い高分子フィルム，例え
ばＰＥＴフィルム、ＰＥＮフィルム、ＰＥＳフィルム、
ＰＥＩフィルム、ＰＳＦフィルム、ＰＥＥＫフィルム、
ＰＰＳフィルム、ＰＡＲフィルム、ＬＣＰフィルムを用
いることができる。
【００６９】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。なお、実施例等における物性
等の評価は下記のようにして行った。
【００７０】（Ｓｉ付着量）耐熱性粘着テープをリード
フレーム等から剥離した表面のＳｉ付着量を、理学電機
工業（株）製ＲＩＸ２０００を用い下記条件にてＳｉ−
Ｋαスペクトルのピーク高さよりＳｉ原子の量として測
定した。
【００７１】 ・装置 ：理学電機工業（株）製、ＲＩＸ２０００ ・Ｘ線源 ：Ｒｈ ・測定スペクトル ：Ｓｉ−Ｋα ・管電圧 ：５０ｋＶ ・管電流 ：５０ｍＡ ・スリット ：ＣＯＡＲＳＥ ・分光結晶 ：ＲＸ４ ・測定面積 ：５ｍｍφ ・ピーク位置（２θ）：１４４．７ｄｅｇ ・ピーク位置（２θ）：１４６．７ｄｅｇ ・積算時間 ：４０秒／サンプル （実施例１）２５μｍ厚さのポリイミドフィルム（東レ
デュポン製，カプトン１００Ｈ）の片面に、エレクトロ
ンビーム照射加熱法によってＳｉＯx （珪素酸化物）を
０．０５μｍ厚さで形成した。この基材（耐熱性層）の
珪素酸化物形成面に、シリコーン系粘着剤（東レダウコ
ーニング製ＳＤ−４５８７Ｌ、弾性率１．１×１０4Ｎ
／ｃｍ2 ）を５μｍ厚さで塗布して耐熱性粘着テープを
作成した。なお、この粘着テープの粘着力は２００℃過
熱後１．０Ｎ／１９ｍｍ幅程度であった。
【００７２】この耐熱製粘着テープを、端子部分に銀め
っきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×
４個に配列された銅製のリードフレームのアウター側に
貼り合わせた。このリードフレームのダイパッド部分に
半導体チップをエポキシフェノール系の銀ペーストを用
いて接着し、１８０℃にて１時間キュアすることで固定
した。
【００７３】次に、リードフレームを耐熱性粘着テープ
側から真空吸引する形で、２５０℃に加熱したヒートブ
ロック上に固定し、さらにリードフレームの周辺部分を
ウインドクランパーで押さえ固定した。これらを、（日
本アビオニクス製）の６０ＫＨｚワイヤボンダーを用い
てφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にて
下記の条件でワイヤボンディングを行った。なお、すべ
てのボンディングを完了するのに約１時間を要した。
【００７４】ファーストボンディング加圧：３０ｇ ファーストボンディング超音波強度：２５ｍＷ ファーストボンディング印加時間：１００ｍｓｅｃ セカンドボンディング加圧：２００ｇ セカンドボンディング超音波強度：５０ｍＷ セカンドボンディング印加時間：５０ｍｓｅｃ さらにエポキシ系モールド樹脂（日東電工製ＨＣ−３０
０）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏ
ｄｅｌ−Ｙ−シリーズ）を用いて、１７５℃でプレヒー
ト４０秒、インジェクション時間１１．５秒、キュア時
間１２０秒にてモールドした後、耐熱性テープを剥離し
た。さらに１７５℃にて３時間ほどポストモールドキュ
アを行って樹脂を十分に硬化させた後、ダイサーによっ
て切断して、個々のＱＦＮタイプ半導体装置を得た。
【００７５】このようにして得られたＱＦＮは、樹脂の
はみ出しもなく、またワイヤボンディングなどの各工程
も問題なく実施することができた。また、粘着テープを
引き剥がした後の、ＱＦＮのアウター側の端子部の粘着
剤の残存量（Ｓｉ付着量）は、１００ｍｇ／ｍ2 以下
で、その後、はんだめっきを行ったが、良好なはんだめ
っき皮膜を得ることができた（半田濡れ性は目視で確認
した）。
【００７６】（比較例１）実施例１において、珪素酸化
物層を形成していない２５μｍ厚さのポリイミドフィル
ム（カプトン１００Ｈ，東レデュポン製）を用いる以外
は全て実施例１と同様にして半導体装置を製造した。し
かし、モールド樹脂封止完了後、粘着テープを引き剥が
した後の、ＱＦＮのアウター側の端子部の粘着剤の残存
量（Ｓｉ付着量）は、１，０００ｍｇ／ｍ2 を越え、全
面に付着していた。その後、はんだめっきを行ったが、
めっきは不可能であった。なお、このテープの粘着力は
２００℃加熱後１．０Ｎ／１９ｍｍ幅程度であった。
【００７７】（実施例２）２５μｍ厚さのアラミドフィ
ルム（帝人（株）製、商品名テクノーラ）の片面に、反
応性蒸着法によってＡｌ2 Ｏ3 を０．０５μｍ厚さで形
成した。この基材（耐熱性層）のアルミナ形成面に、シ
リコーン系粘着剤（東レダウコーニング製ＳＤ−４５８
７Ｌ、弾性率１．１×１０4 Ｎ／ｃｍ2 ）を５μｍ厚さ
で塗布して耐熱性粘着テープを作成した。なお、本テー
プの粘着力は２００℃加熱後１．０Ｎ／１９ｍｍ幅程度
であった。
【００７８】まず半導体チップを配置するための開口部
が設けられた配線樹脂基板（上面にはワイヤーボンディ
ング用の端子部が、下面にははんだめっきの必要なアウ
ター側端子部有り）のアウター側に、上記の粘着テープ
を貼り合せた。次に露出した粘着テープの粘着性層面に
半導体チップをエポキシ系の銀ペースト（樹脂成分：エ
ポキシ樹脂、日本エイブルスティック（株）製のＡｍｉ
ｃｏｎ Ｃ９９０Ｊ）を用いて接着し、１５０℃にて１
時間、大気オーブン炉でキュアすることで固定した。そ
の後、樹脂配線基板を粘着テープ側から真空吸引する形
で、２５０℃に加熱したヒートブロック上に固定した。
これらを、（日本アビオニクス製）の６０ＫＨｚワイヤ
ボンダーを用いてφ２５μｍの金線（田中貴金属製ＧＬ
Ｄ−２５）にてワイヤボンディング（条件は実施例１と
同じ）を行ない、樹脂配線基板と半導体チップを結線し
た。
【００７９】さらにエポキシ系モールド樹脂（日東電工
製、ＨＣ−３００）により、これらをモールドマシン
（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−シリーズ）を用いて、１
７５℃でプレヒート４０秒、インジェクション時間１
１．５秒、キュア時間１２０秒にてモールドした後、粘
着テープを剥離した。その後１７５℃にて３時間ほどポ
ストモールドキュアを行って樹脂を十分に硬化させた
後、ダイサーによって切断して、半導体装置を得た。
【００８０】このようにして得られた片面樹脂封止した
半導体装置は、樹脂のはみ出しもなく、またワイヤボン
ディングなどの各工程も問題なく実施することができ
た。また、粘着テープを引き剥がした後の、アウター側
の端子部の粘着剤の残存量（Ｓｉ付着量）は、１００ｍ
ｇ／ｍ2 以下で、その後、はんだめっきを行ったが、良
好なはんだめっき皮膜を得ることができた（半田濡れ性
は目視で確認した）。
【００８１】（参考例１）実施例１で使用したＳｉＯx
蒸着した耐熱性粘着テープと、比較例１で使用したＳｉ
Ｏx 蒸着なしの耐熱性粘着テープとを、各々銅製のリー
ドフレーム（ＣｕＬ／Ｆ）と、銅リードフレーム上にＮ
ｉ（１．０μｍ），Ｐｄ（０．１μｍ），Ａｕ（０．０
１μｍ）が順次めっきされた積層構造のＮｉ／Ｐｄ／フ
ラッシュＡｕめっきリードフレーム（Ｎｉ／Ｐｄ Ｌ／
Ｆ）に貼着し、室温〜３００℃の設定温度で２時間保持
して熱処理した。その後、耐熱性粘着テープをリードフ
レームから剥離し、剥離した表面のＳｉ付着量を前述の
測定方法で測定した。
【００８２】その結果を図５に示す。このグラフから明
らかなように、耐熱性粘着テープの基材フィルムにＳｉ
Ｏx 蒸着を行うことにより、シリコーン付着量の増加傾
向を約５０℃高温側にシフトさせることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一例を示す工
程図
【図２】本発明におけるリードフレームの一例を示す図
であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）
は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断
面図
【図４】本発明の半導体装置の製造方法の他の例を示す
工程図
【図５】参考例における熱処理温度とＳｉ付着量との関
係を示すグラフ
【符号の説明】
１０ リードフレーム（フレーム体） １１ａ 開口部 １１ｂ 端子部 １１ｃ ダイパッド １５ 半導体チップ １５ａ 電極パッド １６ ボンディングワイヤ １７ 封止樹脂 ２０ 耐熱性粘着テープ ２１ 封止された構造物 ２１ａ 半導体装置 ２８ 配線樹脂基板（フレーム体） ２８ａ 端子部（インナー側） ２８ｂ 端子部（アウター側） ２８ｃ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 名畑 憲兼 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 高野 均 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 丸岡 伸明 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 4J004 AA11 AB01 CA06 CB03 CC03 CE01 FA04 4M109 AA01 BA01 CA21 FA08 FA10 5F061 AA01 BA01 CA21 DD14 EA03 5F067 AA08 AB04 BC13 DE01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを樹脂封止する際に端子部
    をマスキングするために貼着して使用される耐熱性粘着
    テープであって、耐熱性樹脂フィルムに１層以上のセラ
    ミックス被膜層を設けた耐熱性層と、粘着性層とを備え
    る耐熱性粘着テープ。
  2. 【請求項２】 前記耐熱性樹脂フィルムの厚さが１０〜
    １００μｍであり、そのいずれかの片面又は両面に厚さ
    ０．０５μｍ以上のセラミックス被膜層が形成されたも
    のである請求項１記載の耐熱性粘着テープ。
  3. 【請求項３】 前記粘着性層が、厚さ５〜５０μｍのシ
    リコーン系粘着剤層からなる請求項１又は２に記載の耐
    熱性粘着テープ。
  4. 【請求項４】 前記セラミックス被膜層が、珪素酸化
    物、アルミニウム酸化物、インジウム−スズ系酸化物、
    チタン窒化物、及びチタン酸化物からなる群より選ばれ
    る１種以上である請求項１〜３いずれかに記載の耐熱性
    粘着テープ。
  5. 【請求項５】 請求項１〜４いずれかに記載の耐熱性粘
    着テープを、開口部及び前記端子部を有するリードフレ
    ームに貼着してなるリードフレーム積層物。
  6. 【請求項６】 開口部及び表裏両面の端子部を備えるフ
    レーム体のアウター側に、前記開口部を塞ぐように耐熱
    性粘着テープを貼り合わせる貼着工程と、前記フレーム
    体のインナー側の端子部に半導体チップを電気的に接続
    する接続工程と、前記フレーム体に接続された半導体チ
    ップを封止樹脂によりインナー側から封止する封止工程
    とを含む半導体装置の製造方法において、 前記耐熱性粘着テープが、耐熱性樹脂フィルムに１層以
    上のセラミックス被膜層を設けた耐熱性層と、粘着性層
    とを備えることを特徴とする半導体装置の製造方法。
JP2001020450A 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法 Pending JP2002226797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020450A JP2002226797A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020450A JP2002226797A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002226797A true JP2002226797A (ja) 2002-08-14

Family

ID=18886156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020450A Pending JP2002226797A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002226797A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2004186323A (ja) * 2002-12-02 2004-07-02 Nitto Denko Corp 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2005298579A (ja) * 2004-04-07 2005-10-27 Toyobo Co Ltd 粘着テープ
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2012084938A (ja) * 2012-02-03 2012-04-26 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板
JP2013032504A (ja) * 2011-06-27 2013-02-14 Nippon Synthetic Chem Ind Co Ltd:The 耐熱粘着フィルム用粘着剤組成物、これを架橋させてなる耐熱粘着フィルム用粘着剤、およびこの粘着剤の用途
JP2016222863A (ja) * 2015-06-03 2016-12-28 日東電工株式会社 マスキング用粘着テープ
WO2017038913A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート及び半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2004186323A (ja) * 2002-12-02 2004-07-02 Nitto Denko Corp 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2005298579A (ja) * 2004-04-07 2005-10-27 Toyobo Co Ltd 粘着テープ
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2013032504A (ja) * 2011-06-27 2013-02-14 Nippon Synthetic Chem Ind Co Ltd:The 耐熱粘着フィルム用粘着剤組成物、これを架橋させてなる耐熱粘着フィルム用粘着剤、およびこの粘着剤の用途
JP2012084938A (ja) * 2012-02-03 2012-04-26 Sumitomo Metal Mining Co Ltd 半導体装置製造用基板
JP2016222863A (ja) * 2015-06-03 2016-12-28 日東電工株式会社 マスキング用粘着テープ
US10858552B2 (en) 2015-06-03 2020-12-08 Nitto Denko Corporation Masking pressure-sensitive adhesive tape
WO2017038913A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート及び半導体装置の製造方法
JPWO2017038913A1 (ja) * 2015-09-01 2018-06-14 リンテック株式会社 粘着シート及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
JP5551568B2 (ja) 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
US7939933B2 (en) Semiconductor device
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR20050017206A (ko) 반도체 소자 제조 방법
CN101110579B (zh) 表面声波器件及其制造方法
JP2002226797A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP2012059934A (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
US6404066B1 (en) Semiconductor device and process for manufacturing the same
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2002222822A (ja) 半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP5275159B2 (ja) 半導体装置の製造方法
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2012182392A (ja) 半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225