JP2002226795A - 耐熱性粘着テープおよび半導体装置の製造方法 - Google Patents

耐熱性粘着テープおよび半導体装置の製造方法

Info

Publication number
JP2002226795A
JP2002226795A JP2001020230A JP2001020230A JP2002226795A JP 2002226795 A JP2002226795 A JP 2002226795A JP 2001020230 A JP2001020230 A JP 2001020230A JP 2001020230 A JP2001020230 A JP 2001020230A JP 2002226795 A JP2002226795 A JP 2002226795A
Authority
JP
Japan
Prior art keywords
heat
adhesive tape
resistant
resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001020230A
Other languages
English (en)
Inventor
Yoshihisa Furuta
喜久 古田
Norikane Nahata
憲兼 名畑
Hitoshi Takano
均 高野
Yasuo Nakatsuka
康雄 中塚
Nobuaki Maruoka
伸明 丸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2001020230A priority Critical patent/JP2002226795A/ja
Publication of JP2002226795A publication Critical patent/JP2002226795A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 マスキングを行う端子部の加熱時における酸
化を抑制して、粘着剤等の付着量を少なくすることがで
き、これにより後の工程に有利となる耐熱性粘着テー
プ、並びにそれを用いたリードフレーム積層物および半
導体装置の製造方法を提供する。 【解決手段】 半導体チップを樹脂封止する際に端子部
をマスキングするために貼着して使用される耐熱性粘着
テープであって、酸素透過度５０ｃｍ3 ／ｍ2 ・２４ｈ
・ａｔｍ以下の耐熱性層と粘着性層とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを樹
脂封止する際に端子部をマスキングするために貼着して
使用される耐熱性粘着テープ、並びにそれを用いたリー
ドフレーム積層物および半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、ＬＳＩの実装技術において、ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）
技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕ
ａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇ
ｅ）に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなＱＦＮの製造方法のなかでも、近年では複数の
ＱＦＮ用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のＱＦＮ構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
【０００３】このような、複数の半導体チップを一括封
止するＱＦＮの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウター側面をモールド金型に十分
な圧力で押さえることができず、封止樹脂がアウター側
に漏れ出すことを抑えることが非常に難しく、ＱＦＮの
端子等が樹脂で被覆されるという問題が生じ易い。
【０００４】このため、特開２０００−２９４５８０号
公報には、上記の如きＱＦＮの製造方法において、リー
ドフレームのアウター側に粘着テープを貼り付け、この
粘着テープのマスキングによるシール効果により、樹脂
封止時のアウター側への樹脂漏れを防ぐ製造方法が開示
されている。その際、粘着テープの基材層としては、プ
ラスチックフィルム又はガラスクロス等が使用できると
記載されている。
【０００５】このような製造方法において、リードフレ
ーム上に半導体チップを搭載した後、あるいはワイヤボ
ンディングを実施した後から耐熱性粘着テープの貼り合
せを行うことは、ハンドリングの面で実質的に困難であ
ることから、耐熱性粘着テープは最初の段階でリードフ
レームのアウターパット面に貼り合わせられ、その後、
半導体チップの搭載工程やワイヤボンディングの工程を
経て、封止樹脂による封止工程まで貼り合わせられるこ
とが望ましい。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者らが、上記のように耐熱性粘着テープを金属製のリー
ドフレームに使用することを試みたところ、粘着テ−プ
により樹脂漏れは防げるものの、一連の工程における加
熱により金属製のリードフレームが酸化することが判明
した。更に、この酸化によって、粘着テープの剥離時に
リードフレームヘのシリコーン粘着剤等の付着量が増加
し、このままでははんだメッキが均一に行えないため、
はんだメッキの前にシリコーン除去作業を行う必要が生
じた。
【０００７】そして、リードフレームが酸化しない加熱
条件で製造を行おうとすると、加熱温度を低く設定する
か、又は短時間の加熱しかできず、製造条件が著しい制
約を受けることになる。例えば、半導体装置の製造工程
中のワイヤボンディング工程では、加熱条件が高温にな
るほど生産効率や、安定性が増すが、上記問題を回避し
ようとすると、温度を低く設定せざるを得ず、信頼性や
生産効率の向上が図れなかった。
【０００８】一方、リードフレームを用いる代わりに、
半導体チップを配置する開口部及びその外側に配置され
る表裏両面の端子部を備える配線樹脂基板を用いて、前
記開口部に半導体チップを配置してワイヤボンデイング
工程や封止樹脂による封止工程を行うことで、半導体装
置を製造する方法も知られている。そして、この製法で
も、リードフレームを用いる場合と同様に、樹脂封止時
のアウター端子部側への樹脂漏れが生じること、及びア
ウター端子部の酸化による粘着剤の付着が起こることが
判明した。
【０００９】そこで、本発明の目的は、マスキングを行
う端子部の加熱時における酸化を抑制して、粘着剤等の
付着量を少なくすることができ、これにより後の工程に
有利となる耐熱性粘着テープ、並びにそれを用いたリー
ドフレーム積層物および半導体装置の製造方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】本発明者らは、上記の如
き知見に基づき、更にその原因の詳細や対策などについ
て鋭意研究したところ、耐熱性粘着テープを透過する酸
素成分が加熱時における端子部の酸化を促進することを
つきとめ、特に耐熱性層の酸素透過度を５０ｃｍ3 ／ｍ
2 ・２４ｈ・ａｔｍ（２３℃）以下とすることにより、
上記目的を達成できることを見出し、本発明を完成する
に至った。
【００１１】即ち、本発明の耐熱性粘着テープは、半導
体チップを樹脂封止する際に端子部をマスキングするた
めに貼着して使用される耐熱性粘着テープであって、酸
素透過度５０ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ（２３℃）
以下の耐熱性層と粘着性層とを備えることを特徴とす
る。
【００１２】上記において、前記耐熱性層が、耐熱性樹
脂フィルムに１層以上の金属被膜層を設けたものである
ことが好ましい。
【００１３】また、前記金属被膜層の厚みが０．００５
μｍ以上であることが好ましい。そして、前記金属被膜
層が蒸着又はスパッタリングで形成されたものであるこ
とが好ましい。
【００１４】一方、本発明のリードフレーム積層物は、
上記いずれかに記載の耐熱性粘着テープを、開口部及び
前記端子部を有するリードフレームに貼着してなるもの
である。
【００１５】他方、本発明の半導体装置の製造方法は、
開口部及び表裏両面の端子部を備えるフレーム体のアウ
ター側に、前記開口部を塞ぐように耐熱性粘着テープを
貼り合わせる貼着工程と、前記フレーム体のインナー側
の端子部に半導体チップを電気的に接続する接続工程
と、前記フレーム体に接続された半導体チップを封止樹
脂によりインナー側から封止する封止工程とを含む半導
体装置の製造方法において、前記耐熱性粘着テープが、
酸素透過度５０ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ（２３
℃）以下の耐熱性層と粘着性層とを備えることを特徴と
する。
【００１６】［作用効果］本発明の耐熱性粘着テープに
よると、半導体チップを樹脂封止する際に端子部をマス
キングするために貼着して使用される耐熱性粘着テープ
の耐熱性層が、酸素透過度５０ｃｍ3 ／ｍ2 ・２４ｈ・
ａｔｍ以下であるため、マスキングを行う端子部の加熱
時における酸化を抑制して、粘着剤等の付着量を少なく
することができる。これにより、例えばアウター側の端
子部へのはんだメッキやはんだボール形成等の工程が好
適に行えるなど、後の工程を有利にすることができる。
また、より高温下の製造条件を用いることができ、製造
工程の自由度や製造効率を高めることができる。
【００１７】前記耐熱性層が、耐熱性樹脂フィルムに１
層以上の金属被膜層を設けたものである場合、耐熱性樹
脂フィルムが酸素を透過し易い材質の場合でも金属被膜
層が酸素の透過を十分抑制できると共に、発生する静電
気の除電を容易に行うことも可能となる。
【００１８】また、前記金属被膜層の厚みが０．００５
μｍ以上である場合、金属皮膜層に酸素の透過する欠陥
点が生じにくく、より確実に酸素の透過を抑制できる。
【００１９】前記金属被膜層が蒸着又はスパッタリング
で形成されたものである場合、容易に金属被膜を得るこ
とができ、しかも十分な酸素透過の抑制効果が得られ
る。
【００２０】一方、本発明のリードフレーム積層物は、
上記いずれかに記載の耐熱性粘着テープを、開口部及び
前記端子部を有するリードフレームに貼着してあるた
め、上記の如き作用により、マスキングを行う端子部の
加熱時における酸化を抑制して、粘着剤等の付着量を少
なくすることができ、これにより後の工程を有利にする
ことができる。
【００２１】他方、本発明の半導体装置の製造方法によ
ると、端子部を備えるフレーム体のアウター側に耐熱性
粘着テープを貼り合わせた状態で、半導体チップを電気
的に接続する接続工程と、半導体チップを封止樹脂によ
りインナー側から封止する封止工程とを含むため、端子
部の加熱時における酸化が問題となり易いところ、耐熱
性粘着テープが、酸素透過度５０ｃｍ3 ／ｍ2 ・２４ｈ
・ａｔｍ以下の耐熱性層を備えるため、加熱時における
酸化を抑制して、粘着剤等の付着量を少なくすることが
でき、これにより後の工程を有利にすることができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００２３】〔本発明の耐熱性粘着テープ〕まず、本発
明の耐熱性粘着テープについて説明するが、当該粘着テ
ープは、半導体チップを樹脂封止する際に端子部をマス
キングするために貼着して使用されるものである。具体
的な使用形態としては、後述する本発明の半導体装置の
製造方法や、その他の半導体チップの樹脂封止方法が挙
げられる。なお、本発明の半導体装置の製造方法は、後
述のように、前記フレーム体としてリードフレームを用
いる第１実施形態と、配線樹脂基板を用いる第２実施形
態とを含むものである。
【００２４】本発明の耐熱性粘着テープは、酸素透過度
５０ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ（２３℃）以下の耐
熱性層と粘着性層とを備えるものであり、耐熱性層の酸
素透過度は、１０ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ以下が
好ましく、１ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ以下がより
好ましい。例えば、２５μｍの厚みの耐熱性層によっ
て、上記の如き酸素透過度を達成しようとすると、１μ
ｍ換算での酸素透過度は１２５０ｃｍ3 ・μｍ／ｍ2 ・
２４ｈ・ａｔｍ（２３℃）以下、好ましくは２５０ｃｍ
3 ・μｍ／ｍ2 ・２４ｈ・ａｔｍ以下、より好ましくは
２５ｃｍ3 ・μｍ／ｍ2 ・２４ｈ・ａｔｍ以下となる。
【００２５】酸素透過度を５０ｃｍ3 ／ｍ2 ・２４ｈ・
ａｔｍ（２３℃）以下にする方法は、何れの方法でもよ
いが、本発明では例えばスパッタ、蒸着、イオンプレー
ティングなどの方法を用いて、耐熱性樹脂フィルムに１
層以上の金属皮膜層を形成するのが好ましい。また、ア
ラミドフィルム等のように酸素透過度が低い耐熱性樹脂
フィルムを用いてもよい。
【００２６】例えばスパッタリングにより、金属薄膜を
生成することにより、可視光を透過し、モールド時の樹
脂漏れの状態を耐熱性粘着テープを貼着したまま、目視
で確認することができる利点が得られる。安価な、例え
ばアルミ蒸着等の金属蒸着では、可視光が通過しにく
く、樹脂漏れは積層状態では確認できないが、後に耐熱
性粘着テープを剥離することにより確認でき、実質的な
問題は起こらない金属の単分子膜でも酸素の透過を妨げ
ることができるが、実際の金属皮膜は酸素の透過する欠
陥点ができ易いため、０．００５μｍ以上の厚さの金属
皮膜層が、ばらつきが無く好ましい。更に、粘着テープ
などに加工する場合、その製造ライン等での擦れにより
欠陥が発生する可能性があり、また、テープ使用時も同
様であるため、０．０５μｍ以上の厚みがより好まし
い。
【００２７】金属被膜層は基材フィルムのどちら側、あ
るいは両面に形成してもかまわない。但し、粘着性層と
基材フィルムの間にのみ設けるほうが、リードフレーム
積層物の状態での擦れなどで新たな欠陥が発生しにくい
ので好ましい。
【００２８】更に、金属皮膜は、単体・単層である必要
は無く、合金などや、積層金属皮膜のようなものでもか
まわない。更に基材フィルムの内側に金属皮膜層を形成
している場合、基材自体が酸素透過性に優れていても金
属皮膜により酸素の進入を阻害できる。更に、粘着性層
が、フィルム基材より金属皮膜に対する接着性が高い場
合は、プライマーの効果が得られ投錨性が向上し、半導
体製造後の銅リードフレーム単体への剥離時に投錨破壊
をしにくくすることができる。
【００２９】また、導電性のある金属皮膜を使用する結
果、静電気を除去することが容易となる。例えば基材外
側に金属皮膜層がある場合、金属部に接触させることに
より除電することが可能となる。基材内側（粘着性層
側）に金属皮膜がある場合でも積層物からリードフレー
ムに剥離する場合、金属製のピックアップを用いて基材
層を突き刺す等、金属層に接触するようにすれば除電で
き半導体装置の静電破壊を防ぐことができる。
【００３０】基材フィルムの材質は製造工程の温度、時
間により、収縮や溶解などの問題の起きないものを適宜
選択すればよい。例えばモールドやワイヤボンディング
に掛かる温度が１７５ ℃以上が多く、耐熱性の高いポ
リイミドフイルムやアラミドフィルムを用いることが好
ましいが、ポッティング等の方法により半導体製造工程
の温度が低く、時間が短くすることができる場合は、他
の耐熱性樹脂フィルムを使用することが可能になる。例
えば、ポリエチレンテレフタレート（ＰＥＴ)フィル
ム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポ
リエーテルサルフォン（ＰＥＳ）フィルム、ポリエーテ
ルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳ
Ｆ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）
フィルム、ポリアリレート（ＰＡＲ）フィルム、又は液
晶ポリマー（ＬＣＰ）フィルムなどである。これによ
り、例えばＰＥＴフィルムなどの安価なフィルムを選択
することが可能となる。
【００３１】なお、基材フィルムの厚み又は耐熱性層の
厚みは、折れや裂けを防止し、好適なハンドリング性に
鑑みて５〜２５０μｍが好ましい。
【００３２】本発明における粘着性層は、リードフレー
ム等に積層一体化できる付着力を有するもので有ればよ
く、粘着剤又は接着剤で形成できる。つまり、反応硬化
型やホットメルトタイプでも、条件に適合すれば問題は
無いが、リードフレーム等に貼着する際の効率や簡易さ
から、テープ状の貼り合わせができ、更に常温でのロー
ラーによる圧着、あるいは熱ロールを用いた貼り合わせ
が可能である粘着剤を用いるほうが好ましい。また、剥
離時に耐熱性層から粘着剤が剥がれないように下塗等の
表面処理を追加してもよい。
【００３３】また、粘着性層の厚みや弾性率などは、樹
脂漏れ性やワイヤボンディング性、アウトガスなどの使
用される各工程の条件に応じて適時選択すればよい。例
えば、粘着性層の厚みとしては、２〜１００μｍが好ま
しく、５〜７５μｍがより好ましい。但し、本発明で
は、高温の工程を通過するため、耐熱性のあるシリコー
ン系粘着剤が最も好ましい。
【００３４】一方、耐熱性粘着テープは、封止工程後の
任意の段階ではがされることになるが、あまりに強粘着
力をもった粘着テープであっては引き剥がしが困難とな
るだけでなく、場合によっては引き剥がしのための応力
によって、モールドした樹脂の剥離や破損を招く恐れも
ある。したがって、封止樹脂のはみ出しを抑える粘着力
以上に強粘着であることはむしろ好ましくない。たとえ
ば、ステンレス板に貼り合わせた状態で２００℃にて１
時間加熱後の粘着力が０．０５〜４．０Ｎ／１９ｍｍ幅
が好ましい。ここで、粘着力はＪＩＳ Ｃ２１０７に準
拠して測定される値である。
【００３５】なお、粘着性層には、マスキングを行う端
子部の加熱時における酸化を更に抑制する目的で、酸化
防止剤を含有させてもよい。
【００３６】また、実施例に記載の測定方法で測定され
る耐熱性粘着テープの帯電量は５ｍＶであることが好ま
しい。このように帯電量の小さいものでは、帯電により
半導体装置を損傷させにくく、また除電がより容易にな
る。
【００３７】〔第１実施形態〕本発明の半導体装置の製
造方法は、開口部及び表裏両面の端子部を備えるフレー
ム体のアウター側に、前記開口部を塞ぐように耐熱性粘
着テープを貼り合わせる貼着工程と、前記フレーム体の
インナー側の端子部に半導体チップを電気的に接続する
接続工程と、前記フレーム体に接続された半導体チップ
を封止樹脂によりインナー側から封止する封止工程とを
含む半導体装置の製造方法において、以上の如き耐熱性
粘着テープを用いることを特徴とする。
【００３８】本発明の第１実施形態は、前記フレーム体
が更にダイパッドを有する金属製のリードフレームであ
り、前記貼着工程の後に前記ダイパッド上に半導体チッ
プをボンディングする搭載工程を行い、次いで、前記リ
ードフレームのインナー側の端子部と前記半導体チップ
上の電極パッドとをボンディングワイヤで接続して前記
接続工程を行うものである。
【００３９】図１は、本発明の第１実施形態の一例を示
す工程図である。第１実施形態では、図１（ａ）〜
（ｅ）に示すように、耐熱性粘着テープ２０を貼り合わ
せる貼着工程と、半導体チップ１５の搭載工程と、ボン
ディングワイヤ１６による接続工程と、封止樹脂１７に
よる封止工程と、封止された構造物２１を切断する切断
工程とを含む例をしめす。
【００４０】貼着工程は、図１（ａ）に示すように、開
口部１１ａ及び表裏両面の端子部１１ｂを備えるリード
フレーム１０のアウター側（図の下側）に、開口部１１
ａを塞ぐように耐熱性粘着テープ２０を貼り合わせもの
である。
【００４１】リードフレーム１０とは、例えば銅などの
金属を素材としてＱＦＮの端子パターンが刻まれたもの
であり、その電気接点部分には、銀，ニッケル，パラジ
ウム，金などのなどの素材で被覆（めっき）されている
場合もある。本発明は、アウター側の端子部表面が、
銅、銀などの酸化し易い金属である場合に特に有効とな
る。そして、リードフレーム１０の場合、表裏両面の端
子部１１ｂは１枚（一体）の端子部１１ｂとして構成さ
れる。なお、リードフレーム１０の厚みは、１００〜３
００μｍが一般的である。
【００４２】リードフレーム１０は、後の切断工程にて
切り分けやすいよう、個々のＱＦＮの配置パターンが整
然と並べられているものが好ましい。例えば図２に示す
ように、リードフレーム１０上に縦横のマトリックス状
に配列された形状などは、マトリックスＱＦＮあるいは
ＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
【００４３】図２（ａ）〜（ｂ）に示すように、リード
フレーム１０のパッケージパターン領域１１には、隣接
した複数の開口部１１ａに端子部１１ｂを複数配列し
た、ＱＦＮの基板デザインが整然と配列されている。一
般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）
の格子で区分された領域）は、開口部１１ａの周囲に配
列れさた端子部１１ｂと、開口部１１ａの中央に配置さ
れるダイパッド１１ｃと、ダイパッド１１ｃを開口部１
１ａの４角に支持させるダイバー１１ｄとで構成され
る。
【００４４】耐熱性粘着テープ２０は、開口部１１ａを
塞ぐように、少なくともパッケージパターン領域１１よ
り外側に貼着され、樹脂封止される樹脂封止領域の外側
の全周を含む領域に貼着するのが好ましい。リードフレ
ーム１０は、通常、樹脂封止時の位置決めを行うため
の、ガイドピン用孔１３を端辺近傍に有しており、それ
を塞がない領域に貼着するのが好ましい。また、樹脂封
止領域はリードフレーム１０の長手方向に複数配置され
るため、それらの複数領域を渡るように連続して粘着テ
ープ２０を貼着するのが好ましい。
【００４５】本発明のリードフレーム積層物は、前述の
耐熱性粘着テープに上記のようなリードフレームを積層
してなるものである。
【００４６】搭載工程は、図１（ｂ）に示すように、リ
ードフレーム１０のダイパッド１１ｃ上に半導体チップ
１５をボンディングする工程である。半導体チップ１５
とは、例えば半導体集積回路部分であるシリコンウエハ
・チップを指す。ダイパッド１１ｃは半導体チップ１５
を固定するためのエリアであり、ダイパッド１１ｃヘの
ボンディング（固定）の方法は、導電性ペースト１９を
使用したり、接着テープ、接着剤など各種の方法が用い
られる。導電性ペーストや熱硬化性の接着剤等を用いて
ダイボンドする場合、一般的に１５０〜２００℃程度の
温度で３０分〜９０分程度加熱キュアする。
【００４７】結線工程は、図１（ｃ）に示すように、リ
ードフレーム１０のインナー側の端子部１１ｂ（インナ
ーリード）と半導体チップ１５上の電極パッド１５ａと
をボンディングワイヤ１６で電気的に接続する工程であ
る。ボンディングワイヤ１６としては、例えば金線ある
いはアルミ線などが用いられる。一般的には１５０〜２
５０℃に加熱された状態で、超音波による振動エネルギ
ーと印加加圧による圧着エネルギーの併用により結線さ
れる。その際、リードフレーム１０に貼着した耐熱性粘
着テープ２０面を真空吸引することで、ヒートブロック
に確実に固定することができる。
【００４８】封止工程は、図１（ｄ）に示すように、封
止樹脂１７により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム１０に搭載された半
導体チップ１５やボンディングワイヤ１６を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂１７を用いて金型中で成型されるのが代表的であ
る。その際、図３に示すように、複数のキャビティを有
する上金型１８ａと下金型１８ｂからなる金型１８を用
いて、複数の封止樹脂１７にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は１７０〜１８０℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、耐熱性粘着テープ２０はポストモール
ドキュアの前に剥離するのが好ましい。
【００４９】切断工程は、図１（ｅ）に示すように、封
止された構造物２１を個別の半導体装置２１ａに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂１７の切断部１７ａをカットする切断工
程が挙げられる。
【００５０】本発明の半導体装置の製造方法では、以上
のような工程のうち、アウター側の端子部の温度が高温
（例えば１５０℃以上）になる何れかの工程を行う際
に、酸化を抑制する効果を更に高めるべく、不活性ガス
雰囲気下で行ってもよい。
【００５１】〔第１実施形態の別形態〕 （１）前述の実施形態では、ダイパッドを有するリード
フレームを用いた半導体装置の製造方法の例を示した
が、ダイパッドを有しないリードフレームを用いてもよ
い。また、端子部の配置形状なども何れでもよい。また
リードフレームは、少なくとも端子部が金属製であれば
よく、他の部分は耐熱性樹脂やセラミックス等で形成さ
れていてもよい。
【００５２】（２）前述の実施形態では、ボンディング
ワイヤにて接続工程を行う例を示したが、例えば半導体
チップの下側に設けた電極パッドと端子部との間で、は
んだ等のソルダーによる接続を行ってもよい。これは、
第２実施形態についても同様である。
【００５３】（３）前述の実施形態では、複数の半導体
チップ１５を同じキャビティ内で一括封止する例を示し
たが、図４（ｄ１）に示すように液状の封止樹脂１７ａ
を用いて、ポッティング後に硬化させてもよい。また、
図４（ｄ２）に示すように、１つの半導体チップ１５の
みをキャビティ内で個別封止してもよい。個別封止の場
合、封止樹脂１７を切断する工程が不要となる。
【００５４】〔第２実施形態〕第１実施形態では、リー
ドフレームを用いた半導体装置の製造方法の例を示した
が、以下のように、配線樹脂基板を用いて、その開口部
に半導体チップを配置してワイヤボンデイング工程や封
止樹脂による封止工程を行うことで、半導体装置を製造
してもよい。以下、第１実施形態との相違点について説
明する。
【００５５】第２実施形態では、例えば半導体チップを
配置する開口部及びその外側に配置される表裏両面の端
子部を備える配線樹脂基板を用い、前記と同様の貼着工
程の後に、開口部に半導体チップを配置する搭載工程を
行い、次いで、前記配線樹脂基板のインナー側の端子部
と前記半導体チップ上の電極パッドとをボンディングワ
イヤで接続して前記接続工程を行えばよい。
【００５６】即ち、図４（ｄ１）〜（ｄ３）に示すよう
に、半導体チップ１５を配置する開口部２８ｃと、その
外側に配置れるインナー側の端子部２８ａと、その端子
部２８ａに導電接続されたアウター側の端子部２８ｂと
を有する配線樹脂基板２８を用いてもよい。なお、図４
（ｄ１）〜（ｄ３）は、図１（ｄ）に対応するものであ
り、半導体チップ１５が封止樹脂１７により封止された
状態を示している。
【００５７】配線樹脂基板２８の端子部２８ａとアウタ
ーパッド２８ｂとはビアホール内の導電材料や適当な配
線回路等により導電接続されているが、その構造、形
状、材質等は何れでもよい。配線樹脂基板２８の樹脂材
料としては、熱硬化性樹脂が通常用いられ、例えばエポ
キシ樹脂、フェノール樹脂、ＢＴ樹脂、ポリイミド樹脂
等が挙げられる。
【００５８】まず、この配線樹脂基板２８に対し、その
アウター側に耐熱性粘着テープ２０を貼り合わせる貼着
工程を行う。耐熱性粘着テープ２０の基材層としては、
線熱膨張係数が、配線樹脂基板２８のそれに近いものを
用いるのが好ましい。
【００５９】次いで、開口部２８ｃに半導体チップ１５
を配置する搭載工程を行う。半導体チップ１５の配置
は、耐熱性粘着テープ２０の粘着剤層に直接貼り付けた
り、ガードフィルム、放熱フィルムのようなものを介し
て貼りつけてもよい。
【００６０】次いで、配線樹脂基板２８の端子部２８ａ
と半導体チップ１５上の電極パッド１５ａとをボンディ
ングワイヤ１６で電気的に接続する結線工程を行う。こ
の結線工程と、以降の封止工程、切断工程も前述の実施
形態と同様である。
【００６１】但し、前述の実施形態では、複数の半導体
チップ１５を同じキャビティ内で一括封止する例を示し
たが（図４（ｄ３）に相当する）、図４（ｄ１）に示す
ように液状の封止樹脂１７ａを用いて、ポッティング後
に硬化させてもよい。また、図４（ｄ２）に示すよう
に、１つの半導体チップ１５のみをキャビティ内で個別
封止してもよい。これらの封止形態は、リードフレーム
を用いた半導体装置の製造方法にも適用できる。
【００６２】液状封止樹脂を用いる場合、樹脂硬化温度
が低い（例えば１００〜１２０℃）ために、耐熱性粘着
テープの基材層として、ポリイミドフィルムやアラミド
フィルム以外の耐熱性のやや低い高分子フィルム、例え
ばＰＥＴフィルム、ＰＥＮフィルム、ＰＥＳフィルム、
ＰＥＩフィルム、ＰＳＦフィルム、ＰＰＳフィルム、Ｐ
ＡＲフィルム、ＬＣＰフィルムを用いることができる。
【００６３】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。なお、実施例等における物性
等の評価は下記のようにして行った。
【００６４】（酸素透過度の測定方法）ＪＩＳ Ｋ ７
１２６のＢ法（等圧法）を用いて、２３℃で測定した。
【００６５】（帯電量の測定方法）作製した耐熱性粘着
テープの帯電量をオネストメーター（Ｓ−５１０９ Ｓ
ｈｉｓｈｉｄｏエレクトロ社製）にて測定した。荷電圧
１０ｋＶ、測定距離２０ｍｍで粘着性層側への帯電量を
測定した。
【００６６】（実施例１）シリコーン系粘着剤としてＳ
Ｄ−４５８７ Ｌを１００重量部と触媒ＳＲＸ−２１２
（東レダウコーニング製）０．６重量部とを混合させ、
乾燥後の糊厚が５μｍになるように、厚さ０．１μｍに
アルミ蒸着したポリイミドフィルム（カプトン１００Ｈ
（東レデュポン製、２５μｍ厚さ）に蒸着を施したも
の：酸素透過度０．０１ｃｍ3 ／ｍ2 ・２４ｈ・ａｔｍ
未満）上の蒸着面側に塗布し、１３０℃で１０分間加熱
して耐熱性粘着テープを得た。なお、このテープの粘着
力は２００℃加熱後１Ｎ／１９ｍｍ幅程度であった。ま
た、耐熱性粘着テープの帯電量を測定したところ、２ｍ
Ｖであった。
【００６７】これを銅リードフレームにハンドローラー
を用いて２３℃でアウター側に貼り合わせて積層物を得
た。銅製のリードフレームとしては、端子部分に銀めっ
きが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４
個に配列されたものを用いた。この積層物を用いて以下
の各工程を行った。
【００６８】まず、リードフレームのダイパッド部分に
半導体チップをエポキシフェノール系の銀ペーストを用
いて接着し、１８０℃にて１時間キュアすることで固定
した。次に、リードフレームを耐熱性粘着テープ側から
真空吸引する形で、２５０℃に加熱したヒートブロック
上に固定し、さらにリードフレームの周辺部分をウイン
ドクランパーで押さえ固定した。これらを、（日本アビ
オニクス製）の６０ＫＨｚワイヤボンダーを用いてのφ
２５μｍの金線（田中貴金属製 ＧＬＤ−２５）にて下
記の条件でワイヤボンディングを行った。なお、すべて
のボンディングを完了するのに約１時間を要した。
【００６９】ファーストボンディング加圧：３０ｇ ファーストボンディング超音波強度：２５ｍＷ ファーストボンディング印加時間：１００ｍｓｅｃ セカンドボンディング加圧：２００ｇ セカンドボンディング超音波強度：５０ｍＷ セカンドボンディング印加時間：５０ｍｓｅｃ 更にエポキシ系封止樹脂（日東電工製ＨＣ−３００）に
より、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ
−Ｙ−シリーズ）を用いて、１７５℃で、プレヒート４
０秒、インジェクション時間１１．５秒、キュア時間１
２０秒にてモールドした後、耐熱性粘着テープを剥離し
た。さらに１７５℃にて３時間ほどポストモールドキュ
アを行って樹脂を十分に硬化させた後、ダイサーによっ
て切断して、個々のＱＦＮタイプ半導体装置を得た。
【００７０】このようにして得られたＱＦＮは、樹脂の
はみ出しもなく、またワイヤボンディングなどの各工程
も問題なく実施することができた。また、粘着テープを
引き剥がした後の、ＱＦＮのアウター側の端子部の粘着
剤の残存量（Ｓｉ付着量）は、約６０ｍｇ／ｍ2 で、そ
の後、はんだめっきを行ったが、良好なはんだめっき皮
膜を得ることができた（半田濡れ性は目視で確認し
た）。
【００７１】（実施例２）実施例１において、ワイヤボ
ンディング時のヒートブロックの温度を２００℃に設定
する以外は、全て実施例１と同様にして半導体装置を製
造した。モールド樹脂封止完了後、粘着テープを引き剥
がした後の、ＱＦＮのアウター側の端子部の粘着剤の残
存量（Ｓｉ付着量）は、約１０ｍｇ／ｍ2 で、その後、
はんだめっきを行ったが、良好なはんだめっき皮膜を得
ることができた。
【００７２】（比較例１）実施例１において、アルミ蒸
着していないポリイミドフィルム（カプトン１００Ｈ，
東レデュポン製、２５μｍ厚さ、酸素透過度２００ｃｍ
3 ／ｍ2 ・２４ｈ・ａｔｍ）を用いる以外は全て実施例
１と同様にして半導体装置を製造した。しかし、モール
ド樹脂封止完了後、粘着テープを引き剥がした後の、Ｑ
ＦＮのアウター側の端子部の粘着剤の残存量（Ｓｉ付着
量）は、１，０００ｍｇ／ｍ2 を越え、全面に付着して
いた。その後、はんだめっきを行ったが、めっきは不可
能であった。なお、作製した耐熱性粘着テープの帯電量
は、１２ｍＶであった。
【００７３】（比較例２）比較例１において、ワイヤボ
ンディング時のヒートブロックの温度を２００℃に設定
する以外は、全て比較例１と同様にして半導体装置を製
造した。モールド樹脂封止完了後、粘着テープを引き剥
がした後の、ＱＦＮのアウター側の端子部の粘着剤の残
存量（Ｓｉ付着量）は、約１００ｍｇ／ｍ2 となり、粘
着剤が部分的に付着していた。その後、はんだめっきを
行ったが、めっきは不均一であった。
【００７４】（参考例１）実施例１で使用したアルミ蒸
着した耐熱性粘着テープと、比較例１で使用したアルミ
蒸着なしの耐熱性粘着テープとを、各々銅製のリードフ
レーム（Ｃｕ Ｌ／Ｆ）と、銅リードフレーム上にＮｉ
（１．０μｍ），Ｐｄ（０．１μｍ），Ａｕ（０．０１
μｍ）が順次めっきされた積層構造のＮｉ／Ｐｄ／フラ
ッシュＡｕめっきリードフレーム（Ｎｉ／Ｐｄ Ｌ／
Ｆ）に貼着し、室温〜３００℃の設定温度で２時間保持
して熱処理した。その後、耐熱性粘着テープをリードフ
レームから剥離し、剥離した表面のＳｉ付着量を理学電
機工業（株）製ＲＩＸ２０００を用い下記条件にてＳｉ
−Ｋαスペクトルのピーク高さよりＳｉ原子の量として
測定した。
【００７５】 ・装置 ：理学電機工業（株）製、ＲＩＸ２０００ ・Ｘ線源 ：Ｒｈ ・測定スペクトル ：Ｓｉ−Ｋα ・管電圧 ：５０ｋＶ ・管電流 ：５０ｍＡ ・スリット ：ＣＯＡＲＳＥ ・分光結晶 ：ＲＸ４ ・測定面積 ：５ｍｍφ ・ピーク位置（２θ）：１４４．７ｄｅｇ ・ピーク位置（２θ）：１４６．７ｄｅｇ ・積算時間 ：４０秒／サンプル その結果を図５に示す。このグラフから明らかなよう
に、耐熱性粘着テープの基材フィルムにアルミ蒸着を行
うことにより、シリコーン付着量の増加傾向を約５０℃
高温側にシフトさせることができ、酸素透過度を減少さ
せた基材の効果が明白である。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一例を示す工
程図
【図２】本発明におけるリードフレームの一例を示す図
であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）
は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断
面図
【図４】本発明の半導体装置の製造方法の他の例を示す
工程図
【図５】参考例における熱処理温度とＳｉ付着量との関
係を示すグラフ
【符号の説明】
１０ リードフレーム（フレーム体） １１ａ 開口部 １１ｂ 端子部 １１ｃ ダイパッド １５ 半導体チップ １５ａ 電極パッド １６ ボンディングワイヤ １７ 封止樹脂 ２０ 耐熱性粘着テープ ２１ 封止された構造物 ２１ａ 半導体装置 ２８ 配線樹脂基板（フレーム体） ２８ａ 端子部（インナー側） ２８ｂ 端子部（アウター側） ２８ｃ 開口部
フロントページの続き (72)発明者 高野 均 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 中塚 康雄 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 丸岡 伸明 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 4J004 CA06 CD01 FA04 FA05 4M109 AA01 BA01 CA21 FA07 FA10 5F061 AA01 BA01 CA21 DD14 EA03 5F067 AA08 AB04 BC13 DE01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを樹脂封止する際に端子部
    をマスキングするために貼着して使用される耐熱性粘着
    テープであって、酸素透過度５０ｃｍ3 ／ｍ 2 ・２４ｈ
    ・ａｔｍ（２３℃）以下の耐熱性層と粘着性層とを備え
    る耐熱性粘着テープ。
  2. 【請求項２】 前記耐熱性層が、耐熱性樹脂フィルムに
    １層以上の金属被膜層を設けたものである請求項１記載
    の耐熱性粘着テープ。
  3. 【請求項３】 前記金属被膜層の厚みが０．００５μｍ
    以上である請求項２記載の耐熱性粘着テープ。
  4. 【請求項４】 前記金属被膜層が蒸着又はスパッタリン
    グで形成されたものである請求項２又は３に記載の耐熱
    性粘着テープ。
  5. 【請求項５】 請求項１〜４いずれかに記載の耐熱性粘
    着テープを、開口部及び前記端子部を有するリードフレ
    ームに貼着してなるリードフレーム積層物。
  6. 【請求項６】 開口部及び表裏両面の端子部を備えるフ
    レーム体のアウター側に、前記開口部を塞ぐように耐熱
    性粘着テープを貼り合わせる貼着工程と、前記フレーム
    体のインナー側の端子部に半導体チップを電気的に接続
    する接続工程と、前記フレーム体に接続された半導体チ
    ップを封止樹脂によりインナー側から封止する封止工程
    とを含む半導体装置の製造方法において、 前記耐熱性粘着テープが、酸素透過度５０ｃｍ3 ／ｍ2
    ・２４ｈ・ａｔｍ（２３℃）以下の耐熱性層と粘着性層
    とを備えることを特徴とする半導体装置の製造方法。
JP2001020230A 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法 Pending JP2002226795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020230A JP2002226795A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020230A JP2002226795A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002226795A true JP2002226795A (ja) 2002-08-14

Family

ID=18885970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020230A Pending JP2002226795A (ja) 2001-01-29 2001-01-29 耐熱性粘着テープおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002226795A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005298579A (ja) * 2004-04-07 2005-10-27 Toyobo Co Ltd 粘着テープ
WO2010106938A1 (ja) * 2009-03-18 2010-09-23 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法
CN101875823A (zh) * 2010-06-12 2010-11-03 河北中胶国际胶带有限公司 一种能发出荧光的路面反光胶粘带及其制造方法
EP4293716A1 (en) * 2022-06-16 2023-12-20 STMicroelectronics, Inc. Thin substrate package and lead frame

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005298579A (ja) * 2004-04-07 2005-10-27 Toyobo Co Ltd 粘着テープ
WO2010106938A1 (ja) * 2009-03-18 2010-09-23 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法
JP2011026615A (ja) * 2009-03-18 2011-02-10 Sekisui Chem Co Ltd マスキングテープ及びウエハの表面処理方法
JP4653859B2 (ja) * 2009-03-18 2011-03-16 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法
CN101875823A (zh) * 2010-06-12 2010-11-03 河北中胶国际胶带有限公司 一种能发出荧光的路面反光胶粘带及其制造方法
EP4293716A1 (en) * 2022-06-16 2023-12-20 STMicroelectronics, Inc. Thin substrate package and lead frame

Similar Documents

Publication Publication Date Title
JP5551568B2 (ja) 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
US20050133824A1 (en) Method for manufacturing Semiconductor device, adhesive sheet for use therein and semiconductor device
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
US20020136872A1 (en) Lead frame laminate and method for manufacturing semiconductor parts
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP2002226797A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP2002222822A (ja) 半導体装置の製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002110884A (ja) リードフレーム積層物
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP2012182392A (ja) 半導体装置の製造方法
JP2009044010A (ja) 半導体装置の製造方法
CN214043650U (zh) 封装体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225