JP4507380B2 - 半導体装置の製造方法及びそれに用いるリードフレーム積層物 - Google Patents

半導体装置の製造方法及びそれに用いるリードフレーム積層物 Download PDF

Info

Publication number
JP4507380B2
JP4507380B2 JP2000305606A JP2000305606A JP4507380B2 JP 4507380 B2 JP4507380 B2 JP 4507380B2 JP 2000305606 A JP2000305606 A JP 2000305606A JP 2000305606 A JP2000305606 A JP 2000305606A JP 4507380 B2 JP4507380 B2 JP 4507380B2
Authority
JP
Japan
Prior art keywords
lead frame
adhesive tape
sealing
manufacturing
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000305606A
Other languages
English (en)
Other versions
JP2002110890A (ja
Inventor
喜久 古田
憲兼 名畑
均 高野
康雄 中塚
伸明 丸岡
貞利 種ケ嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000305606A priority Critical patent/JP4507380B2/ja
Publication of JP2002110890A publication Critical patent/JP2002110890A/ja
Application granted granted Critical
Publication of JP4507380B2 publication Critical patent/JP4507380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレームに予め粘着テープを貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行う半導体装置の製造方法、及びそれに用いるリードフレーム積層物に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（ＱｕａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域上に整然と配列し、金型の１つのキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
【０００３】
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。例えば、特開平８−１５６１０号公報等のような、樹脂封止時に金型との接触面に離型フィルムを介在させる方法でも、中央部で十分な密着性を得にくいため、樹脂漏れを十分防ぐことができない。
【０００４】
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年の半導体装置の薄型化により、リードフレームも薄くなる傾向があり、このため粘着テープの貼着によってリードフレームにそりが発生しやすくなることが判明した。その結果、各製造工程で位置ズレが発生したり、固定治具に搬入できないなどの問題が生じ、歩留まりが悪化する、又は半導体装置を製造できないなどの問題が懸念される。
【０００６】
そこで、本発明の目的は、粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも薄型化したリードフレームのそりによる問題が生じにくい半導体装置の製造方法、及びそれに用いるリードフレーム積層物を提供することにある。
【０００７】
【課題を解決するための手段】
本発明者らは、上記目的を達成すべく、リードフレーム積層物のそりの原因やその対策等について鋭意研究したところ、そりの原因が貼り合わせ時の張力によるものであり、リードフレームへの貼り合わせ工程や粘着テープを物性を制御して、リードフレーム積層物に生じる応力を少なくすることで、そりを殆ど無くすことができることを見出し、本発明を完成するに至った。
【０００８】
即ち、本発明の半導体装置の製造方法は、リードフレームに、樹脂封止後に剥離される粘着テープを予め貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行う半導体装置の製造方法であって、粘着テープは、ポリイミド材料からなる基材と、前記基材上にシリコーン系粘着剤により形成された粘着剤層とを有しており、粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下である前記粘着テープを、その粘着テープロールから巻戻しながら厚さ０.２ｍｍ以下のリードフレームに貼り合わせる工程を含むことを特徴とする。
【０００９】
また、本発明の別の製造方法は、リードフレームに、樹脂封止後に剥離される粘着テープを予め貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行う半導体装置の製造方法であって、粘着テープは、ポリイミド材料からなる基材と、前記基材上にシリコーン系粘着剤により形成された粘着剤層とを有しており、剥離力が４Ｎ／１９ｍｍ幅以下の剥離ライナーを巻き合わせた粘着テープロールから、その剥離ライナーを剥離しつつ、前記粘着テープを巻戻しながら、厚さ０.２ｍｍ以下のリードフレームに貼り合わせる工程を含むことを特徴とする。
【００１０】
一方、本発明のリードフレーム積層物は、開口に端子部を複数配列した厚さ０.２ｍｍ以下のリードフレームと、その開口と端子部を少なくとも覆う領域に貼り合わされており、樹脂封止後に剥離される粘着テープとを備えるリードフレーム積層物であって、前記粘着テープは粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下であり、基材がポリイミド材料からなるとともに、前記基材上に設けられた粘着剤層が、シリコーン系粘着剤により形成されていることを特徴とする。
【００１１】
また、上記において、前記粘着テープの基材層は背面が剥離処理されていないことが好ましい。
【００１２】
また、前記リードフレームの開口率が６０％以下であることが好ましい。
【００１３】
［作用効果］
本発明の半導体装置の製造方法によると、粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下の粘着テープをリードフレームに貼り合わせるため、貼り合わせ時の張力が小さくなり、張力が緩和される際にリードフレーム積層物にそりが生じにくくなる。
【００１４】
また、本発明の別の製造方法によると、剥離力が４Ｎ／１９ｍｍ幅以下の剥離ライナーを巻き合わせた粘着テープロールから粘着テープを巻戻すため、剥離ライナーの剥離を可能にするための張力（即ち巻戻しのための張力）が小さくでき、張力が緩和される際にリードフレーム積層物にそりが生じにくくなる。
【００１５】
一方、本発明のリードフレーム積層物によると、粘着テープロールからの粘着テープの巻戻し力が４Ｎ／１９ｍｍ幅以下であるため、貼り合わせ時の張力が小さくなり、張力が緩和された後のそりが小さいものとなる。また、粘着テープが貼り合わされているため、封止工程での樹脂漏れを好適に防止しながら、しかも封止後に剥離することができる。
【００１６】
前記粘着テープの基材層の背面が剥離処理されていない場合、剥離処理した背面の加熱によるガスの発生や、有機物の製造型への汚染を生じにくくすることができる。
【００１７】
前記リードフレームの開口率が６０％以下である場合、リードフレームの剛性が高まるため、粘着テープの張力に起因する歪（そり）をより確実に防止できるようになる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の半導体装置の製造方法の一例の工程図である。
【００１９】
本発明の半導体装置の製造方法は、リードフレームに予め粘着テープを貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行うものである。本実施形態では、図１（ａ）〜（ｅ）に示すように、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による結線工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを含むＱＦＮの一括封止による製造方法の例を示す。
【００２０】
搭載工程は、図１（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に粘着テープ２０を貼り合わせた金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。
【００２１】
リードフレーム１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀，ニッケル，パラジウム，金などのなどの素材で被覆（めっき）されている場合もある。
【００２２】
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
【００２３】
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列れさた、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
【００２４】
粘着テープ２０は、開口１１ａと端子部１１ｂとを含むパッケージパターン領域１１より外側に少なくとも貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して粘着テープ２０を貼着するのが好ましい。
【００２５】
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃヘのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
【００２６】
結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１６０〜２３０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に貼着した粘着テープ２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
【００２７】
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
【００２８】
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
【００２９】
前述の工程のうち、結線工程では、リードフレーム１０を位置決めするために、図４に示すようなホルダーにリードフレーム１０を差込み、固定するのが一般的である。ホルダーは、断面コの字型の２本のガイド部材３０を備え、これがリードフレーム１０の幅方向の両端辺をガイドする。更に結線工程を終了したリードフレーム１０は、新しいリードフレーム１０により押し出す形でホルダー外へ排出される。このためガイド部材のギャップ（上下間隔）Ｇは、リードフレーム１０の厚み以上２倍以下となり、０．２ｍｍ厚のリードフレームでは、ギャップＧは０．４ｍｍ以下となる。このため０．２ｍｍ以上の反りをリードフレームが持つ場合、ホルダー内に差し込むのが困難となる。更に結線工程で使用されるボンディングワイヤは２５〜３０μｍφの物が多く使用され、位置の精度は非常に重要である。
【００３０】
また、その他の工程でも、位置決めにずれが生じたり、その対策として反りを押さえつけるような治具を使用すると、リードフレーム１０に応力がかかり、好ましくない。従って、反りの少ないリードフレーム積層物を得ることは、半導体装置の良品率や信頼性の向上に寄与することが明らかである。
【００３１】
そこで、本発明ではリードフレーム積層物のそりを防止すべく、上述のような製造工程に用いられる粘着テープ２０が、粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下であることを特徴とし、好ましくは２Ｎ／１９ｍｍ幅以下、０．１Ｎ／１９ｍｍ幅以上である。ここで、巻戻し力はＪＩＳ Ｚ ０２３７に準じる（但し、テープを下方に引っ張るなどテープ自重が影響しない測定方法で行う）。また後述の剥離力は、粘着テープから剥離ライナーを３００ｍｍ／分で１８０°に引き剥がす時の力を指す。
【００３２】
つまり、粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下の粘着テープを、その粘着テープロールからの巻戻しながら厚さ０. ２ｍｍ以下のリードフレームに貼り合わせる工程によって、貼り合わせ時の張力を減少させている。
【００３３】
粘着テープの巻戻し力が４Ｎ／１９ｍｍ幅を超える場合、貼り合わせ時の張力を減少させるには、機械的に張力を無効にするロールでニップするなどの方法があるが、この場合についても、ニップロールからの引き剥がし粘着力が貼りあわせ張力に影響する。易剥離性を有するシリコーンゴムで巻かれているニップロールを使用しても、耐熱性の粘着剤としてシリコーン系粘着剤を用いるとロールから引き剥がし力が４Ｎ／１９ｍｍ幅以上になり、ロールでニップしない場合と同様に反りが発生する。
【００３４】
巻戻し力を低くする方法としては、他に粘着テープの背面に離型処理をする方法あるが、本発明では、粘着テープの基材層背面が剥離処理されていないことが好ましい。半導体製造工程の温度は１７５〜２３０℃と高温であり、リードフレーム積層物の最外層が背面離型処理となり、ガスの発生や、有機物の製造型への汚染が発生しやすいためである。
【００３５】
また、別の方法として、剥離力が４Ｎ／１９ｍｍ幅以下の剥離ライナーを巻き合わせた粘着テープロールから、その剥離ライナーを剥離しつつ、粘着テープ２０を巻戻しながら、厚さ０. ２ｍｍ以下のリードフレームに貼り合わせる工程によっても、貼り合わせ時の張力を減少させることができる。この場合、剥離ライナーの巻取り等が必要になるが、剥離ライナーには耐熱性が必要なく、適当な剥離ライナーを選択することで上記剥離力を達成できるため、粘着テープの基材層や粘着剤層の材料や物性についての制約を小さくすることができる。
【００３６】
粘着テープ２０とリードフレーム１０との貼り合わせは、ニップ圧で両者を貼着させるニップロール等を備える各種ラミネータ等を用いることができる。
【００３７】
一方、粘着テープは、封止工程後の任意の段階ではがされることになるが、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招く恐れもある。したがって、封止樹脂の漏れを抑える粘着力以上に強粘着であることはむしろ好ましくない。
【００３８】
上記のような各物性を有する粘着剤としては、耐熱性も考慮して、シリコーン系粘着剤が好ましい。
【００３９】
貼り合わせに用いられるリードフレームの開口率は６０％以下が好ましく、３０％以下がより好ましい。６０％を超えるとリードフレームの剛性が低下し、歪の防止が困難となる傾向がある。ここで、開口率とは、テープの貼りあわせることができないリードフレーム部位の全体に占める割合であり、簡易にはパターンの無いリードフレームの重量比で求めることができる。
【００４０】
粘着テープ２０の基材としては、アルミなどの金属箔もあげられるが、線熱膨張係数が金属に近いポリイミド材料は耐熱性、加工性、ハンドリング性も高く、もっとも好ましい素材のひとつである。基材としてポリイミド材料を使用し、粘着剤としてシリコーン系粘着剤を使用する場合、基材背面を剥離処理しなくても、上記の巻戻し力が得られ易く、また粘着剤層を形成する際の下塗りや表面凹凸処理（例えばスパッタ処理）によって、基材と粘着剤との貼着力が高まるため、低い巻戻し力と、基材との適度な貼着力とを両立させることができる。
【００４１】
粘着テープ２０の基材層の厚みは、特に限定されないが、余り厚いとテープのカールが残り、積層物のそりの原因となるので、７５μｍ以下が好ましい。また、粘着テープ２０を構成する粘着剤層の厚みは、３〜３０μｍが好ましい。
【００４２】
［他の実施形態］
以下、本発明の他の実施の形態について説明する。
【００４３】
（１）前述の実施形態では、ＱＦＮの一括封止による製造方法の例を示したが、本発明の製造方法は、ＱＦＮを個別に封止する方法であってもよい。その場合、個々の半導体チップが各々のキャビティ内に配置されて、封止樹脂による封止工程が行われる。
【００４４】
（２）前述の実施形態では、半導体チップの搭載・結線を、ダイパッド上へのボンディングと、ワイヤボンディングとにより行う例を示したが、パッケージの種類に応じて搭載工程や結線工程を変えることができ、搭載と結線を同時に行うものでもよい。
【００４５】
【実施例】
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
【００４６】
実施例１
２５μｍ厚さのポリイミドフィルム（カプトン１００Ｈ、東レデュポン製）上にシリコーン系粘着剤（ＳＤ−４５８７Ｌ）を塗布し、５μｍ厚みの粘着剤層を形成した。このテープをポリエチレン芯（外経）９０ｍｍに１０ｍ巻き付け、毎分５０ｍｍ／ｍｉｎの速度で巻戻しながら、図２に示す形状の０．２ｍｍ厚で開口率２３％のＣｕリードフレームに簡易ラミネーター（ＨＡＬＤＡＲ ＬＡＭＩＮＡＴＯＲ ＭＲＫ−６５０Ｙ ＭＣＫ製）に掛け貼り合わせた。この積層物のそりを表１に示す。そりの測定は、平面上に、貼りあわせ積層物をリードフレームを静置し、長手方向の両端の浮き高さを測定し、その平均値をそりの値とした。
【００４７】
次いで、リードフレームのダイパッド上に半導体チップをボンディングした後、ガイド部のギャップ０. ４ｍｍのホルダーに搬送し、ワイヤボンディングを行った。その際の位置ズレ性については、リードフレーム同士の重なりやホルダーに入らないという事が無いか観察した。
【００４８】
その後、エポキシ系封止樹脂（ＨＣ−３００日東電工製）により、モールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−Ｓｅｒｉｓｅ）を用いて、１７５℃でプレヒート４０秒、インジェクション時間１１．５秒、キュア時間１２０秒にて樹脂封止した。樹脂封止後、リードフレームと粘着テープ間に樹脂漏れが発生しているかどうか目視で観察した。
【００４９】
実施例２
実施例１において、粘着テープをＰＥＴ（ルミラーＳ１０／東レ製）に貼りあわて剥離ライナー付きのタックシートにしてポリエチレン芯に巻付け、剥離ライナーを巻き取りながら、リードフレームに貼り合せた以外は実施例１と同様にして樹脂封止までの一連の工程を行った。
【００５０】
比較例１
粘着テープとして、Ｎｏ．３６０ＵＬ（ポリイミド２５μｍ基材、シリコーン粘着剤３０μｍ、日東電工製）を使用した以外は、実施例１と同様にして樹脂封止までの一連の工程を行った。
【００５１】
比較例２
比較例１において、粘着テープの貼りあわせ前にニップロールを使用した以外は比較例１と同様にして樹脂封止までの一連の工程を行った。
【００５２】
比較例３
ＰＴＦＥフィルム（ＭＰＳ−３１日東電工製、粘着剤層なし）を実施例１と同様にリードフレームに張り合わせたが、接着しなかった
参考例１
リードフレームとして、開口率８０％のリードフレームを用いた以外は、実施例１と同様にして樹脂封止までの一連の工程を行った。
【００５３】
【表１】
Figure 0004507380
表１から、樹脂漏れが無く、そり量が小さいため搬送時の位置ズレ性の良好なのは、実施例だけなのがわかる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一例を示す工程図
【図２】本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断面図
【図４】本発明で用いるホルダーの一例を示す斜視図
【符号の説明】
１０ リードフレーム
１１ａ 開口
１１ｂ 端子部
１５ 半導体チップ
１７ 封止樹脂
２０ 粘着テープ

Claims (5)

  1. リードフレームに、樹脂封止後に剥離される粘着テープを予め貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行う半導体装置の製造方法であって、
    粘着テープは、ポリイミド材料からなる基材と、前記基材上にシリコーン系粘着剤により形成された粘着剤層とを有しており、
    粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下である前記粘着テープを、その粘着テープロールから巻戻しながら厚さ０.２ｍｍ以下のリードフレームに貼り合わせる工程を含む半導体装置の製造方法。
  2. リードフレームに、樹脂封止後に剥離される粘着テープを予め貼り合わせたリードフレーム積層物を用いて、半導体チップの搭載・結線と封止樹脂による封止とを少なくとも行う半導体装置の製造方法であって、
    粘着テープは、ポリイミド材料からなる基材と、前記基材上にシリコーン系粘着剤により形成された粘着剤層とを有しており、
    剥離力が４Ｎ／１９ｍｍ幅以下の剥離ライナーを巻き合わせた粘着テープロールから、その剥離ライナーを剥離しつつ、前記粘着テープを巻戻しながら、厚さ０.２ｍｍ以下のリードフレームに貼り合わせる工程を含む半導体装置の製造方法。
  3. 開口に端子部を複数配列した厚さ０.２ｍｍ以下のリードフレームと、その開口と端子部を少なくとも覆う領域に貼り合わされており、樹脂封止後に剥離される粘着テープとを備えるリードフレーム積層物であって、
    前記粘着テープは粘着テープロールからの巻戻し力が４Ｎ／１９ｍｍ幅以下であり、基材がポリイミド材料からなるとともに、前記基材上に設けられた粘着剤層が、シリコーン系粘着剤により形成されているリードフレーム積層物。
  4. 前記粘着テープの基材層は背面が剥離処理されていない請求項３記載のリードフレーム積層物。
  5. 前記リードフレームの開口率が６０％以下である請求項３又は４記載のリードフレーム積層物。
JP2000305606A 2000-10-05 2000-10-05 半導体装置の製造方法及びそれに用いるリードフレーム積層物 Expired - Lifetime JP4507380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000305606A JP4507380B2 (ja) 2000-10-05 2000-10-05 半導体装置の製造方法及びそれに用いるリードフレーム積層物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000305606A JP4507380B2 (ja) 2000-10-05 2000-10-05 半導体装置の製造方法及びそれに用いるリードフレーム積層物

Publications (2)

Publication Number Publication Date
JP2002110890A JP2002110890A (ja) 2002-04-12
JP4507380B2 true JP4507380B2 (ja) 2010-07-21

Family

ID=18786432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000305606A Expired - Lifetime JP4507380B2 (ja) 2000-10-05 2000-10-05 半導体装置の製造方法及びそれに用いるリードフレーム積層物

Country Status (1)

Country Link
JP (1) JP4507380B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566568B2 (ja) * 2004-01-23 2010-10-20 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US10741519B2 (en) * 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
US11014203B2 (en) 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185579A (ja) * 1985-02-12 1986-08-19 Nitto Electric Ind Co Ltd 粘着テ−プ
JPS61228078A (ja) * 1985-04-01 1986-10-11 Shin Etsu Chem Co Ltd 粘着剤用離型性組成物
JPS63138757A (ja) * 1986-11-29 1988-06-10 Nitto Electric Ind Co Ltd 粘着テ−プの剥離方法
JPH02127430A (ja) * 1988-11-08 1990-05-16 Nitto Denko Corp 剥離性処理剤およびそれを用いた剥離性シート
JPH0493379A (ja) * 1990-08-10 1992-03-26 Lintec Corp 剥離シート
JPH0668100B2 (ja) * 1988-09-29 1994-08-31 株式会社巴川製紙所 電子部品用接着テープ
JPH0741736A (ja) * 1993-07-30 1995-02-10 New Oji Paper Co Ltd 基材レス両面粘着シート
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242017A (ja) * 1984-05-17 1985-12-02 Fuji Plant Kogyo Kk パリ発生のない樹脂モ−ルド方法
JPH1041432A (ja) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
JP2001003013A (ja) * 1999-06-16 2001-01-09 Bando Chem Ind Ltd Ｉｃの製造方法及びリードフレーム固定用テープ付きリードフレームの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185579A (ja) * 1985-02-12 1986-08-19 Nitto Electric Ind Co Ltd 粘着テ−プ
JPS61228078A (ja) * 1985-04-01 1986-10-11 Shin Etsu Chem Co Ltd 粘着剤用離型性組成物
JPS63138757A (ja) * 1986-11-29 1988-06-10 Nitto Electric Ind Co Ltd 粘着テ−プの剥離方法
JPH0668100B2 (ja) * 1988-09-29 1994-08-31 株式会社巴川製紙所 電子部品用接着テープ
JPH02127430A (ja) * 1988-11-08 1990-05-16 Nitto Denko Corp 剥離性処理剤およびそれを用いた剥離性シート
JPH0493379A (ja) * 1990-08-10 1992-03-26 Lintec Corp 剥離シート
JPH0741736A (ja) * 1993-07-30 1995-02-10 New Oji Paper Co Ltd 基材レス両面粘着シート
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2002110890A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
US7365441B2 (en) Semiconductor device fabricating apparatus and semiconductor device fabricating method
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2008131006A (ja) 半導体装置製造用の耐熱性粘着テープ
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US20130237017A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP2002226797A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP2012182392A (ja) 半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法
JP3976311B2 (ja) リードフレームの製造方法
JP2002226795A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
JP2002222822A (ja) 半導体装置の製造方法
JP2009044010A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4507380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160514

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250