JP2002110890A - 半導体装置の製造方法及びそれに用いるリードフレーム積層物 - Google Patents
半導体装置の製造方法及びそれに用いるリードフレーム積層物Info
- Publication number
- JP2002110890A JP2002110890A JP2000305606A JP2000305606A JP2002110890A JP 2002110890 A JP2002110890 A JP 2002110890A JP 2000305606 A JP2000305606 A JP 2000305606A JP 2000305606 A JP2000305606 A JP 2000305606A JP 2002110890 A JP2002110890 A JP 2002110890A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- adhesive tape
- manufacturing
- sealing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
適に防止しながら、しかも薄型化したリードフレームの
そりによる問題が生じにくい半導体装置の製造方法、及
びそれに用いるリードフレーム積層物を提供する。 【解決手段】 リードフレーム10に予め粘着テープ2
0を貼り合わせたリードフレーム積層物を用いて、半導
体チップ15の搭載・結線と封止樹脂17による封止と
を少なくとも行う半導体装置の製造方法であって、粘着
テープロールからの巻戻し力が4N/19mm幅以下の
粘着テープ20を、その粘着テープロールからの巻戻し
ながら厚さ0. 2mm以下のリードフレーム10に貼り
合わせる工程、又は剥離力が4N/19mm幅以下の剥
離ライナーを巻き合わせた粘着テープロールから、その
剥離ライナーを剥離しつつ、粘着テープ20を巻戻しな
がら、厚さ0. 2mm以下のリードフレーム10に貼り
合わせる工程を含む。
Description
予め粘着テープを貼り合わせたリードフレーム積層物を
用いて、半導体チップの搭載・結線と封止樹脂による封
止とを少なくとも行う半導体装置の製造方法、及びそれ
に用いるリードフレーム積層物に関する。
P(Chip Size/ScalePackage)
技術が注目されている。この技術のうち、QFN(Qu
adFlat Non−leaded packag
e)に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなQFNの製造方法のなかでも、近年では複数の
QFN用チップをリードフレームのパッケージパターン
領域上に整然と配列し、金型の1つのキャビティ内で、
封止樹脂にて一括封止したのち、切断によって個別のQ
FN構造物に切り分けることにより、リードフレーム面
積あたりの生産性を飛躍的に向上させる製造方法が、特
に注目されている。
止するQFNの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、QFNの端子等が樹脂で被覆されるという問題が生
じ易い。例えば、特開平8−15610号公報等のよう
な、樹脂封止時に金型との接触面に離型フィルムを介在
させる方法でも、中央部で十分な密着性を得にくいた
め、樹脂漏れを十分防ぐことができない。
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力(マスキン
グ)を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
半導体装置の薄型化により、リードフレームも薄くなる
傾向があり、このため粘着テープの貼着によってリード
フレームにそりが発生しやすくなることが判明した。そ
の結果、各製造工程で位置ズレが発生したり、固定治具
に搬入できないなどの問題が生じ、歩留まりが悪化す
る、又は半導体装置を製造できないなどの問題が懸念さ
れる。
り封止工程での樹脂漏れを好適に防止しながら、しかも
薄型化したリードフレームのそりによる問題が生じにく
い半導体装置の製造方法、及びそれに用いるリードフレ
ーム積層物を提供することにある。
を達成すべく、リードフレーム積層物のそりの原因やそ
の対策等について鋭意研究したところ、そりの原因が貼
り合わせ時の張力によるものであり、リードフレームへ
の貼り合わせ工程や粘着テープを物性を制御して、リー
ドフレーム積層物に生じる応力を少なくすることで、そ
りを殆ど無くすことができることを見出し、本発明を完
成するに至った。
リードフレームに予め粘着テープを貼り合わせたリード
フレーム積層物を用いて、半導体チップの搭載・結線と
封止樹脂による封止とを少なくとも行う半導体装置の製
造方法であって、粘着テープロールからの巻戻し力が4
N/19mm幅以下の粘着テープを、その粘着テープロ
ールからの巻戻しながら厚さ0. 2mm以下のリードフ
レームに貼り合わせる工程を含むことを特徴とする。
レームに予め粘着テープを貼り合わせたリードフレーム
積層物を用いて、半導体チップの搭載・結線と封止樹脂
による封止とを少なくとも行う半導体装置の製造方法で
あって、剥離力が4N/19mm幅以下の剥離ライナー
を巻き合わせた粘着テープロールから、その剥離ライナ
ーを剥離しつつ、粘着テープを巻戻しながら、厚さ0.
2mm以下のリードフレームに貼り合わせる工程を含む
ことを特徴とする。
開口に端子部を複数配列した厚さ0. 2mm以下のリー
ドフレームと、その開口と端子部を少なくとも覆う領域
に貼り合わされた粘着テープとを備えるリードフレーム
積層物であって、前記粘着テープは粘着テープロールか
らの巻戻し力が4N/19mm幅以下であることを特徴
とする。
背面が剥離処理されていないことが好ましい。
%以下であることが好ましい。
法によると、粘着テープロールからの巻戻し力が4N/
19mm幅以下の粘着テープをリードフレームに貼り合
わせるため、貼り合わせ時の張力が小さくなり、張力が
緩和される際にリードフレーム積層物にそりが生じにく
くなる。
離力が4N/19mm幅以下の剥離ライナーを巻き合わ
せた粘着テープロールから粘着テープを巻戻すため、剥
離ライナーの剥離を可能にするための張力(即ち巻戻し
のための張力)が小さくでき、張力が緩和される際にリ
ードフレーム積層物にそりが生じにくくなる。
ると、粘着テープロールからの粘着テープの巻戻し力が
4N/19mm幅以下であるため、貼り合わせ時の張力
が小さくなり、張力が緩和された後のそりが小さいもの
となる。また、粘着テープが貼り合わされているため、
封止工程での樹脂漏れを好適に防止しながら、しかも封
止後に剥離することができる。
されていない場合、剥離処理した背面の加熱によるガス
の発生や、有機物の製造型への汚染を生じにくくするこ
とができる。
である場合、リードフレームの剛性が高まるため、粘着
テープの張力に起因する歪(そり)をより確実に防止で
きるようになる。
て、図面を参照しながら説明する。図1は、本発明の半
導体装置の製造方法の一例の工程図である。
フレームに予め粘着テープを貼り合わせたリードフレー
ム積層物を用いて、半導体チップの搭載・結線と封止樹
脂による封止とを少なくとも行うものである。本実施形
態では、図1(a)〜(e)に示すように、半導体チッ
プ15の搭載工程と、ボンディングワイヤ16による結
線工程と、封止樹脂17による封止工程と、封止された
構造物21を切断する切断工程とを含むQFNの一括封
止による製造方法の例を示す。
うに、アウターパッド側(図の下側)に粘着テープ20
を貼り合わせた金属製のリードフレーム10のダイパッ
ド11c上に半導体チップ15をボンディングする工程
である。
金属を素材としてQFNの端子パターンが刻まれたもの
であり、その電気接点部分には、銀,ニッケル,パラジ
ウム,金などのなどの素材で被覆(めっき)されている
場合もある。
切り分けやすいよう、個々のQFNの配置パターンが整
然と並べられているものが好ましい。例えば図2に示す
ように、リードフレーム10上に縦横のマトリックス状
に配列された形状などは、マトリックスQFNあるいは
MAP−QFNなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
フレーム10のパッケージパターン領域11には、隣接
した複数の開口11aに端子部11bを複数配列した、
QFNの基板デザインが整然と配列されている。一般的
なQFNの場合、各々の基板デザイン(図2(a)の格
子で区分された領域)は、開口11aの周囲に配列れさ
た、アウターリード面を下側に有する端子部11bと、
開口11aの中央に配置されるダイパッド11cと、ダ
イパッド11cを開口11aの4角に支持させるダイバ
ー11dとで構成される。
1bとを含むパッケージパターン領域11より外側に少
なくとも貼着され、樹脂封止される樹脂封止領域の外側
の全周を含む領域に貼着するのが好ましい。リードフレ
ーム10は、通常、樹脂封止時の位置決めを行うため
の、ガイドピン用孔13を端辺近傍に有しており、それ
を塞がない領域に貼着するのが好ましい。また、樹脂封
止領域はリードフレーム10の長手方向に複数配置され
るため、それらの複数領域を渡るように連続して粘着テ
ープ20を貼着するのが好ましい。
導体チップ15、すなわち半導体集積回路部分であるシ
リコンウエハ・チップが搭載される。リードフレーム1
0上にはこの半導体チップ15を固定するためダイパッ
ド11cと呼ばれる固定エリアが設けられており、この
ダイパッド11cヘのボンディング(固定)の方法は導
電性ペースト19を使用したり、接着テープ、接着剤な
ど各種の方法が用いられる。導電性ペーストや熱硬化性
の接着剤等を用いてダイボンドする場合、一般的に15
0〜200℃程度の温度で30分〜90分程度加熱キュ
アする。
ードフレーム10の端子部11b(インナーリード)の
先端と半導体チップ15上の電極パッド15aとをボン
ディングワイヤ16で電気的に接続する工程である。ボ
ンディングワイヤ16としては、例えば金線あるいはア
ルミ線などが用いられる。一般的には160〜230℃
に加熱された状態で、超音波による振動エネルギーと印
加加圧による圧着エネルギーの併用により結線される。
その際、リードフレーム10に貼着した粘着テープ20
面を真空吸引することで、ヒートブロックに確実に固定
することができる。
止樹脂17により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム10に搭載された半
導体チップ15やボンディングワイヤ16を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂17を用いて金型中で成型されるのが代表的であ
る。その際、図3に示すように、複数のキャビティを有
する上金型18aと下金型18bからなる金型18を用
いて、複数の封止樹脂17にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は170〜180℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、粘着テープ20はポストモールドキュ
アの前に剥離するのが好ましい。
止された構造物21を個別の半導体装置21aに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂17の切断部17aをカットする切断工
程が挙げられる。
フレーム10を位置決めするために、図4に示すような
ホルダーにリードフレーム10を差込み、固定するのが
一般的である。ホルダーは、断面コの字型の2本のガイ
ド部材30を備え、これがリードフレーム10の幅方向
の両端辺をガイドする。更に結線工程を終了したリード
フレーム10は、新しいリードフレーム10により押し
出す形でホルダー外へ排出される。このためガイド部材
のギャップ(上下間隔)Gは、リードフレーム10の厚
み以上2倍以下となり、0.2mm厚のリードフレーム
では、ギャップGは0.4mm以下となる。このため
0.2mm以上の反りをリードフレームが持つ場合、ホ
ルダー内に差し込むのが困難となる。更に結線工程で使
用されるボンディングワイヤは25〜30μmφの物が
多く使用され、位置の精度は非常に重要である。
が生じたり、その対策として反りを押さえつけるような
治具を使用すると、リードフレーム10に応力がかか
り、好ましくない。従って、反りの少ないリードフレー
ム積層物を得ることは、半導体装置の良品率や信頼性の
向上に寄与することが明らかである。
のそりを防止すべく、上述のような製造工程に用いられ
る粘着テープ20が、粘着テープロールからの巻戻し力
が4N/19mm幅以下であることを特徴とし、好まし
くは2N/19mm幅以下、0.1N/19mm幅以上
である。ここで、巻戻し力はJIS Z 0237に準
じる(但し、テープを下方に引っ張るなどテープ自重が
影響しない測定方法で行う)。また後述の剥離力は、粘
着テープから剥離ライナーを300mm/分で180°
に引き剥がす時の力を指す。
が4N/19mm幅以下の粘着テープを、その粘着テー
プロールからの巻戻しながら厚さ0. 2mm以下のリー
ドフレームに貼り合わせる工程によって、貼り合わせ時
の張力を減少させている。
を超える場合、貼り合わせ時の張力を減少させるには、
機械的に張力を無効にするロールでニップするなどの方
法があるが、この場合についても、ニップロールからの
引き剥がし粘着力が貼りあわせ張力に影響する。易剥離
性を有するシリコーンゴムで巻かれているニップロール
を使用しても、耐熱性の粘着剤としてシリコーン系粘着
剤を用いるとロールから引き剥がし力が4N/19mm
幅以上になり、ロールでニップしない場合と同様に反り
が発生する。
着テープの背面に離型処理をする方法あるが、本発明で
は、粘着テープの基材層背面が剥離処理されていないこ
とが好ましい。半導体製造工程の温度は175〜230
℃と高温であり、リードフレーム積層物の最外層が背面
離型処理となり、ガスの発生や、有機物の製造型への汚
染が発生しやすいためである。
9mm幅以下の剥離ライナーを巻き合わせた粘着テープ
ロールから、その剥離ライナーを剥離しつつ、粘着テー
プ20を巻戻しながら、厚さ0. 2mm以下のリードフ
レームに貼り合わせる工程によっても、貼り合わせ時の
張力を減少させることができる。この場合、剥離ライナ
ーの巻取り等が必要になるが、剥離ライナーには耐熱性
が必要なく、適当な剥離ライナーを選択することで上記
剥離力を達成できるため、粘着テープの基材層や粘着剤
層の材料や物性についての制約を小さくすることができ
る。
貼り合わせは、ニップ圧で両者を貼着させるニップロー
ル等を備える各種ラミネータ等を用いることができる。
段階ではがされることになるが、あまりに強粘着力をも
った粘着テープであっては引き剥がしが困難となるだけ
でなく、場合によっては引き剥がしのための応力によっ
て、モールドした樹脂の剥離や破損を招く恐れもある。
したがって、封止樹脂の漏れを抑える粘着力以上に強粘
着であることはむしろ好ましくない。
は、耐熱性も考慮して、シリコーン系粘着剤が好まし
い。
開口率は60%以下が好ましく、30%以下がより好ま
しい。60%を超えるとリードフレームの剛性が低下
し、歪の防止が困難となる傾向がある。ここで、開口率
とは、テープの貼りあわせることができないリードフレ
ーム部位の全体に占める割合であり、簡易にはパターン
の無いリードフレームの重量比で求めることができる。
どの金属箔もあげられるが、線熱膨張係数が金属に近い
ポリイミド材料は耐熱性、加工性、ハンドリング性も高
く、もっとも好ましい素材のひとつである。基材として
ポリイミド材料を使用し、粘着剤としてシリコーン系粘
着剤を使用する場合、基材背面を剥離処理しなくても、
上記の巻戻し力が得られ易く、また粘着剤層を形成する
際の下塗りや表面凹凸処理(例えばスパッタ処理)によ
って、基材と粘着剤との貼着力が高まるため、低い巻戻
し力と、基材との適度な貼着力とを両立させることがで
きる。
定されないが、余り厚いとテープのカールが残り、積層
物のそりの原因となるので、75μm以下が好ましい。
また、粘着テープ20を構成する粘着剤層の厚みは、3
〜30μmが好ましい。
の形態について説明する。
封止による製造方法の例を示したが、本発明の製造方法
は、QFNを個別に封止する方法であってもよい。その
場合、個々の半導体チップが各々のキャビティ内に配置
されて、封止樹脂による封止工程が行われる。
の搭載・結線を、ダイパッド上へのボンディングと、ワ
イヤボンディングとにより行う例を示したが、パッケー
ジの種類に応じて搭載工程や結線工程を変えることがで
き、搭載と結線を同時に行うものでもよい。
施例等について説明する。
H、東レデュポン製)上にシリコーン系粘着剤(SD−
4587L)を塗布し、5μm厚みの粘着剤層を形成し
た。このテープをポリエチレン芯(外経)90mmに1
0m巻き付け、毎分50mm/minの速度で巻戻しな
がら、図2に示す形状の0.2mm厚で開口率23%の
Cuリードフレームに簡易ラミネーター(HALDAR
LAMINATOR MRK−650Y MCK製)
に掛け貼り合わせた。この積層物のそりを表1に示す。
そりの測定は、平面上に、貼りあわせ積層物をリードフ
レームを静置し、長手方向の両端の浮き高さを測定し、
その平均値をそりの値とした。
半導体チップをボンディングした後、ガイド部のギャッ
プ0. 4mmのホルダーに搬送し、ワイヤボンディング
を行った。その際の位置ズレ性については、リードフレ
ーム同士の重なりやホルダーに入らないという事が無い
か観察した。
0日東電工製)により、モールドマシン(TOWA製M
odel−Y−Serise)を用いて、175℃でプ
レヒート40秒、インジェクション時間11.5秒、キ
ュア時間120秒にて樹脂封止した。樹脂封止後、リー
ドフレームと粘着テープ間に樹脂漏れが発生しているか
どうか目視で観察した。
0/東レ製)に貼りあわて剥離ライナー付きのタックシ
ートにしてポリエチレン芯に巻付け、剥離ライナーを巻
き取りながら、リードフレームに貼り合せた以外は実施
例1と同様にして樹脂封止までの一連の工程を行った。
μm基材、シリコーン粘着剤30μm、日東電工製)を
使用した以外は、実施例1と同様にして樹脂封止までの
一連の工程を行った。
ロールを使用した以外は比較例1と同様にして樹脂封止
までの一連の工程を行った。
なし)を実施例1と同様にリードフレームに張り合わせ
たが、接着しなかった 参考例1 リードフレームとして、開口率80%のリードフレーム
を用いた以外は、実施例1と同様にして樹脂封止までの
一連の工程を行った。
の位置ズレ性の良好なのは、実施例だけなのがわかる。
程図
であり、(a)は正面図、(b)は要部拡大図、(c)
は樹脂封止後の状態を示す底面図
面図
Claims (5)
- 【請求項1】 リードフレームに予め粘着テープを貼り
合わせたリードフレーム積層物を用いて、半導体チップ
の搭載・結線と封止樹脂による封止とを少なくとも行う
半導体装置の製造方法であって、粘着テープロールから
の巻戻し力が4N/19mm幅以下の粘着テープを、そ
の粘着テープロールからの巻戻しながら厚さ0. 2mm
以下のリードフレームに貼り合わせる工程を含む半導体
装置の製造方法。 - 【請求項2】 リードフレームに予め粘着テープを貼り
合わせたリードフレーム積層物を用いて、半導体チップ
の搭載・結線と封止樹脂による封止とを少なくとも行う
半導体装置の製造方法であって、剥離力が4N/19m
m幅以下の剥離ライナーを巻き合わせた粘着テープロー
ルから、その剥離ライナーを剥離しつつ、粘着テープを
巻戻しながら、厚さ0. 2mm以下のリードフレームに
貼り合わせる工程を含む半導体装置の製造方法。 - 【請求項3】 開口に端子部を複数配列した厚さ0. 2
mm以下のリードフレームと、その開口と端子部を少な
くとも覆う領域に貼り合わされた粘着テープとを備える
リードフレーム積層物であって、前記粘着テープは粘着
テープロールからの巻戻し力が4N/19mm幅以下で
あるリードフレーム積層物。 - 【請求項4】 前記粘着テープの基材層は背面が剥離処
理されていない請求項3記載のリードフレーム積層物。 - 【請求項5】 前記リードフレームの開口率が60%以
下である請求項3又は4に記載のリードフレーム積層
物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000305606A JP4507380B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置の製造方法及びそれに用いるリードフレーム積層物 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000305606A JP4507380B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置の製造方法及びそれに用いるリードフレーム積層物 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110890A true JP2002110890A (ja) | 2002-04-12 |
JP4507380B2 JP4507380B2 (ja) | 2010-07-21 |
Family
ID=18786432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000305606A Expired - Lifetime JP4507380B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置の製造方法及びそれに用いるリードフレーム積層物 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507380B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209936A (ja) * | 2004-01-23 | 2005-08-04 | Nitto Denko Corp | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ |
US20190013291A1 (en) * | 2016-07-11 | 2019-01-10 | Laird Technologies, Inc. | Systems And Methods Of Applying Thermal Interface Materials |
US11014203B2 (en) | 2016-07-11 | 2021-05-25 | Laird Technologies, Inc. | System for applying interface materials |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242017A (ja) * | 1984-05-17 | 1985-12-02 | Fuji Plant Kogyo Kk | パリ発生のない樹脂モ−ルド方法 |
JPS61185579A (ja) * | 1985-02-12 | 1986-08-19 | Nitto Electric Ind Co Ltd | 粘着テ−プ |
JPS61228078A (ja) * | 1985-04-01 | 1986-10-11 | Shin Etsu Chem Co Ltd | 粘着剤用離型性組成物 |
JPS63138757A (ja) * | 1986-11-29 | 1988-06-10 | Nitto Electric Ind Co Ltd | 粘着テ−プの剥離方法 |
JPH02127430A (ja) * | 1988-11-08 | 1990-05-16 | Nitto Denko Corp | 剥離性処理剤およびそれを用いた剥離性シート |
JPH0493379A (ja) * | 1990-08-10 | 1992-03-26 | Lintec Corp | 剥離シート |
JPH0668100B2 (ja) * | 1988-09-29 | 1994-08-31 | 株式会社巴川製紙所 | 電子部品用接着テープ |
JPH0741736A (ja) * | 1993-07-30 | 1995-02-10 | New Oji Paper Co Ltd | 基材レス両面粘着シート |
JPH1041432A (ja) * | 1996-07-24 | 1998-02-13 | Dainippon Printing Co Ltd | リードフレーム部材および表面実装型半導体装置 |
JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2000077596A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electronics Industry Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2001003013A (ja) * | 1999-06-16 | 2001-01-09 | Bando Chem Ind Ltd | Icの製造方法及びリードフレーム固定用テープ付きリードフレームの製造方法 |
-
2000
- 2000-10-05 JP JP2000305606A patent/JP4507380B2/ja not_active Expired - Lifetime
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60242017A (ja) * | 1984-05-17 | 1985-12-02 | Fuji Plant Kogyo Kk | パリ発生のない樹脂モ−ルド方法 |
JPS61185579A (ja) * | 1985-02-12 | 1986-08-19 | Nitto Electric Ind Co Ltd | 粘着テ−プ |
JPS61228078A (ja) * | 1985-04-01 | 1986-10-11 | Shin Etsu Chem Co Ltd | 粘着剤用離型性組成物 |
JPS63138757A (ja) * | 1986-11-29 | 1988-06-10 | Nitto Electric Ind Co Ltd | 粘着テ−プの剥離方法 |
JPH0668100B2 (ja) * | 1988-09-29 | 1994-08-31 | 株式会社巴川製紙所 | 電子部品用接着テープ |
JPH02127430A (ja) * | 1988-11-08 | 1990-05-16 | Nitto Denko Corp | 剥離性処理剤およびそれを用いた剥離性シート |
JPH0493379A (ja) * | 1990-08-10 | 1992-03-26 | Lintec Corp | 剥離シート |
JPH0741736A (ja) * | 1993-07-30 | 1995-02-10 | New Oji Paper Co Ltd | 基材レス両面粘着シート |
JPH1041432A (ja) * | 1996-07-24 | 1998-02-13 | Dainippon Printing Co Ltd | リードフレーム部材および表面実装型半導体装置 |
JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2000077596A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electronics Industry Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2001003013A (ja) * | 1999-06-16 | 2001-01-09 | Bando Chem Ind Ltd | Icの製造方法及びリードフレーム固定用テープ付きリードフレームの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209936A (ja) * | 2004-01-23 | 2005-08-04 | Nitto Denko Corp | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ |
JP4566568B2 (ja) * | 2004-01-23 | 2010-10-20 | 日東電工株式会社 | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ |
US20190013291A1 (en) * | 2016-07-11 | 2019-01-10 | Laird Technologies, Inc. | Systems And Methods Of Applying Thermal Interface Materials |
US10741519B2 (en) * | 2016-07-11 | 2020-08-11 | Laird Technologies, Inc. | Systems of applying materials to components |
US11014203B2 (en) | 2016-07-11 | 2021-05-25 | Laird Technologies, Inc. | System for applying interface materials |
Also Published As
Publication number | Publication date |
---|---|
JP4507380B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5551568B2 (ja) | 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法 | |
JP6091750B2 (ja) | 接着シートの製造方法 | |
TWI281220B (en) | Method for manufacturing semiconductor device and heat-resistant pressure-sensitive adhesive tape for use therein | |
JP5612403B2 (ja) | 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法 | |
JP5548077B2 (ja) | 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法 | |
JP5366781B2 (ja) | 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法 | |
JP4357754B2 (ja) | 半導体装置の製造方法 | |
JP4507380B2 (ja) | 半導体装置の製造方法及びそれに用いるリードフレーム積層物 | |
JP3934041B2 (ja) | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ | |
US20130237017A1 (en) | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device | |
JP2002226795A (ja) | 耐熱性粘着テープおよび半導体装置の製造方法 | |
EP2636712A1 (en) | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device | |
KR101923736B1 (ko) | 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법 | |
JP4526714B2 (ja) | リードフレーム積層物および半導体装置の製造方法 | |
JP2012182392A (ja) | 半導体装置の製造方法 | |
JP2002226794A (ja) | 耐熱性粘着テープおよび半導体装置の製造方法 | |
JP5275159B2 (ja) | 半導体装置の製造方法 | |
JP2002222822A (ja) | 半導体装置の製造方法 | |
JP2002110884A (ja) | リードフレーム積層物 | |
JP3070563B2 (ja) | テープ型半導体装置組立用キャリア、およびテープ型半導体装置の製造方法 | |
TWI528467B (zh) | 用於樹脂包封之感壓性黏著膠帶及用於製造樹脂包封型半導體裝置之方法 | |
JP3583403B2 (ja) | Loc用リードフレーム及びその製造方法 | |
JP2010212715A (ja) | リードフレーム積層物および半導体装置の製造方法 | |
JP2014051396A (ja) | 長尺フィルムの巻き取り方法及び長尺フィルムの巻き取り装置 | |
JPH0817997A (ja) | 半導体装置用配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4507380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160514 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |