JP4526714B2 - リードフレーム積層物および半導体装置の製造方法 - Google Patents

リードフレーム積層物および半導体装置の製造方法 Download PDF

Info

Publication number
JP4526714B2
JP4526714B2 JP2001020244A JP2001020244A JP4526714B2 JP 4526714 B2 JP4526714 B2 JP 4526714B2 JP 2001020244 A JP2001020244 A JP 2001020244A JP 2001020244 A JP2001020244 A JP 2001020244A JP 4526714 B2 JP4526714 B2 JP 4526714B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
heat
sealing
resistant sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001020244A
Other languages
English (en)
Other versions
JP2002222911A (ja
Inventor
均 高野
喜久 古田
俊光 橘
憲兼 名畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2001020244A priority Critical patent/JP4526714B2/ja
Publication of JP2002222911A publication Critical patent/JP2002222911A/ja
Application granted granted Critical
Publication of JP4526714B2 publication Critical patent/JP4526714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを樹脂封止する際に封止樹脂面から突出可能な端子部を有するリードフレームに耐熱性シートを積層したリードフレーム積層物およびそれに用いる耐熱性シート、並びにそれらを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（ＱｕａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮパッケージは片面だけをモールド樹脂により封止する構造であることから、反対面側へのモールド樹脂のはみ出しや廻りこみを防止するのが好ましい。
【０００３】
このため、特開２０００−２９４５８０号公報には、上記の如きＱＦＮの製造方法において、リードフレームのアウター側に粘着テープを貼り付け、この粘着テープのマスキングによるシール効果により、樹脂封止時のアウター側への樹脂漏れを防ぐ製造方法が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の方法では、一般的なＱＦＮにおいては有効であるものの、近年の半導体の高集積化に伴い、端子が複数列に配置されたＬＬＧＡ（Ｌｅａｄ−ｆｒａｍｅ Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージ（図５参照）などでは、個々の端子のサイズが小さいため、テープの粘着力だけでモールド樹脂の廻りこみを抑えることが難しくなってきた。
【０００５】
また、配線基板への半導体装置の実装時の信頼性を高めるために、封止樹脂面から端子部分がわずかに突出している「スタンドオフ」を持つものが知られており、この突出した端子部によって、配線基板等の平面性誤差による影響を受けにくくしている。しかし、上記従来の粘着テープでは、粘着層の薄いものが好適に使用されるため、端子部を封止樹脂面から突出させるほど、端子部の突出側を埋入させることはできなかった。
【０００６】
つまり、上記のような、高集積化に伴ったパターンの精細化や、実装時の信頼性向上が求められていくと、従来の単なる耐熱性粘着テープでは充分な対応ができなかった。
【０００７】
そこで、本発明の目的は、樹脂封止時にアウター側の端子部を突出させることができ、しかも、粘着力だけでは樹脂の廻りこみを抑制できなかったような小さな端子に対しても、立体的なシール効果が得られるリードフレーム積層物およびそれに用いる耐熱性シート、並びにそれらを用いた半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。即ち、本発明のリードフレーム積層物は、半導体チップを樹脂封止する際に封止樹脂面から突出可能な端子部を有するリードフレームと、その端子部の突出側を深さ５μｍ以上で埋入させた耐熱性シートとを備え、前記耐熱性シートが、耐熱性樹脂からなる多孔質層を備えるとともに、前記多孔質層の封止する側の表面に非多孔質層を備えることを特徴とする。
【００１２】
他方、本発明の半導体装置の製造方法は、上記いずれかに記載のリードフレーム積層物のインナー側の端子部に半導体チップを電気的に接続した状態で、その半導体チップを封止樹脂によりインナー側から樹脂封止する工程を含むことを特徴とする。
【００１３】
［作用効果］
本発明のリードフレーム積層物によると、リードフレームの端子部の突出側を深さ５μｍ以上で埋入させた耐熱性シートを積層してあるため、樹脂封止時に端子部が埋入した分に相当するスタンドオフを作成することができ、また、粘着力だけでは樹脂の廻りこみを抑制できなかったような小さな端子に対しても、立体的なシール効果により樹脂の廻りこみを効果的に抑えることができるようになる。
【００１４】
前記耐熱性シートが、耐熱性樹脂からなる多孔質層を備える場合、積層時に端子部の押圧力により多孔質層が変形し易いため、リードフレームの端子部の突出側を深さ５μｍ以上で容易に埋入させることができる。
【００１５】
また、前記耐熱性シートが、前記端子部の突出側を埋入させた後に硬化反応させた樹脂層と、その樹脂層が接着した基材層とを備える場合、未硬化の状態で端子部の突出側を深さ５μｍ以上で容易に埋入させることができ、しかも硬化反応後の樹脂層が基材層に接着しているため、基材層と共に樹脂層を剥離し易くなる。
【００１６】
一方、本発明の耐熱性シートによると、上記いずれかに記載のリードフレーム積層物に使用され、積層状態で前記端子部の突出側を深さ５μｍ以上で埋入可能なため、樹脂封止時にアウター側の端子部を突出させることができ、しかも、粘着力だけでは樹脂の廻りこみを抑制できなかったような小さな端子に対しても、立体的なシール効果が得られる
他方、本発明の半導体装置の製造方法によると、上記いずれかに記載のリードフレーム積層物のインナー側の端子部に半導体チップを電気的に接続した状態で、その半導体チップを封止樹脂によりインナー側から樹脂封止する工程を含むため、樹脂封止時にアウター側の端子部を突出させることができ、しかも、粘着力だけでは樹脂の廻りこみを抑制できなかったような小さな端子に対しても、立体的なシール効果が得られる。その結果、高集積化に伴ったパターンの精細化にも対応でき、また、「スタンドオフ」の形成によって、実装時の信頼性が向上する半導体装置を製造することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。まず、一般的な半導体装置の製造方法について説明する。
【００１８】
図１は、当該製造方法の一例を示す工程図である。この実施形態では、図１（ａ）〜（ｅ）に示すように、耐熱性シート２０を積層する積層工程と、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による接続工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを含む例を示す。
【００１９】
積層工程は、図１（ａ）に示すように、開口部１１ａ及び表裏両面の端子部１１ｂを備えるリードフレーム１０のアウター側（図の下側）に、開口部１１ａを塞ぐように耐熱性シート２０を積層するものである。
【００２０】
リードフレーム１０とは、例えば銅、銅を含む合金などの金属を素材としてＣＳＰの端子パターンが刻まれたものであり、その電気接点部分には、銀、ニッケル、パラジウム、金などの素材で被覆（めっき）されている場合もある。なお、リードフレーム１０の厚みは、５０〜３００μｍが一般的である。
【００２１】
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
【００２２】
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口部１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口部１１ａの周囲に配列れさた端子部１１ｂと、開口部１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口部１１ａの４角に支持させるダイバー１１ｄとで構成される。
【００２３】
耐熱性シート２０は、開口部１１ａを塞ぐように、少なくともパッケージパターン領域１１より外側に積層され、樹脂封止される樹脂封止領域の外側の全周を含む領域に積層するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に積層するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して耐熱性シート２０を積層するのが好ましい。
【００２４】
本発明のリードフレーム積層物は、上記のようなリードフレーム１０が樹脂封止の際に封止樹脂面から突出可能な端子部を有すると共に、上記の耐熱性シート２０が端子部の突出側を深さ５μｍ以上で埋入させることを特徴とする。これらの点については、後に詳述する。
【００２５】
搭載工程は、図１（ｂ）に示すように、リードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。半導体チップ１５とは、例えば半導体集積回路部分であるシリコン・チップを指す。ダイパッド１１ｃは半導体チップ１５を固定するためのエリアであり、ダイパッド１１ｃヘのボンディング（固定）の方法は、導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
【００２６】
結線工程は、図１（ｃ）に示すように、リードフレーム１０のインナー側の端子部１１ｂ（インナーリード）と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１５０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に積層した耐熱性シート２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
【００２７】
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性シート２０はポストモールドキュアの前に剥離するのが好ましい。
【００２８】
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
【００２９】
一方、本発明のリードフレーム積層物は、半導体チップを樹脂封止する際に封止樹脂面から突出可能な端子部を有するリードフレームと、その端子部の突出側を深さ５μｍ以上で埋入させた耐熱性シートとを備えるものである。
【００３０】
本発明に用いられるリードフレームは、図１〜図３に示すように、リードフレーム１０のアウター側（図の下側）面がフラットなものでもよく、その場合、図４（ａ）〜（ｂ）に示すように、端子部１１ｂの全面が封止樹脂１７面から突出（スタンドオフ）した状態となる。また、図５〜図６に示すように、リードフレーム１０のアウター側面が凸状となった端子部１１ｆ，１１ｇを有するものでもよい（ＬＬＧＡタイプ）。その場合、図６に示すように、端子部１１ｆ，１１ｇの突出側が封止樹脂１７面から突出（スタンドオフ）した状態となる。なお、内周側の端子部１１ｆと外周側の端子部１１ｇとは、リードフレーム１０の開口部１１ａに対して順次交互に配列されている。
【００３１】
本発明における耐熱性シートは、少なくともモールド樹脂による封止の工程でかかる加熱に対して耐えるだけの耐熱性を有していればよく、モールド樹脂による封止工程は一般的に１７５℃前後の温度がかかることから、このような温度条件下での著しい収縮といった変形、あるいは流動や分解などシートそのものが破壊を生じない耐熱性を持っている必要性がある。さらに好ましくは、リードフレームとの合わせる作業性を考慮した場合、ワイヤボンディング工程以前、あるいは半導体チップの搭載工程以前にあらかじめリードフレームと合わせておくことも考えられるため、それぞれの工程に対してもかかる温度に十分耐える熱特性を有していることがさらに好ましい。
【００３２】
なお、本発明のリードフレーム積層物とは、粘着あるいは接着テープのように貼り合わせるタイプだけでなく、成型金型中などでリードフレームとシートを重ねて単に密着させている場合なども含まれる。
【００３３】
本発明の特徴は、図６に示すように、上記のごとき積層状態で、リードフレーム１０の端子部１１ｆ，１１ｇの突出側を深さ５μｍ以上で耐熱性シート２０に埋入させたことにある。すなわち、リードフレーム１０の端子部１１ｆ，１１ｇのアウター側の最表面に単に粘着テープがついているだけでなく、リードフレームの端子部１１ｆ，１１ｇと立体的な接触を得ることで、テープの粘着力だけでは抑えにくかった小型の端子部分に関しても立体的にシールする形とすることで、樹脂の廻りこみをよく抑えることが出来る。なお、埋入するとは、端子部１１ｆ，１１ｇなど一部分だけが埋入していてもよく、この場合の５μｍ以上というのは最大埋入深さを意味している。
【００３４】
また、耐熱性シート２０に埋入している分だけ、封止樹脂１７による封止が行われないことから、結果的にスタンドオフを形成することとなり、半導体装置の基板等への実装信頼性も向上する。この場合のスタンドオフは少なくとも５μｍ以上、好ましくは１０〜５０μｍ程度がもっとも効果的である。従って、耐熱性シート２０に埋入する深さも、１０〜５０μｍが好ましい。
【００３５】
具体的な埋入の方法は、特に限定されるものではないが、たとえば、
（１）耐熱性シートを構成する部材の一部または全部が変形しやすい構造を備えており、リードフレームと合わせた際にその密着力によって埋入させる方法、
（２）耐熱性シートを構成する一部が、積層時において未硬化あるいは軟化状態でリードフレームを積層して埋入させ、後に樹脂封止あるいはその後のシート剥離に耐える剛性強度に硬化させる方法、
（３）耐熱性シートとリードフレームを合わせた後、耐熱性シート側が膨張変形してリードフレームを取り込む方法などが挙げられる。
【００３６】
上記（１）の方法としては、例えば多孔質、発泡体などのクッション素材を配置するものが挙げられる。好ましくは、耐熱性樹脂からなる多孔質層を備える耐熱性シートを用いる方法であり、封止工程で封止樹脂が多孔質層に含浸されるのを防止する上で、図７に示すように、多孔質層２０ｂの封止する側の表面に非多孔質層２０ａを設けたものが更に好ましい。
【００３７】
多孔質層を形成する耐熱性樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、エチレン−テトラフルオロエチレン共重合体（ＥＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）等のフッ素樹脂、又はポリイミド、ポリエステル、ポリアミド、特に芳香族ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルサルホン等が挙げられる。また、多孔質層は、湿式凝固法、乾式凝固法、延伸法など種々の製膜法にて形成することができる。
【００３８】
また、多孔質層の空孔率は、好適な埋入深さを得る上での変形のしやすさから、少なくとも３０％以上、更に取扱い性なども考慮すると、４０〜８０％程度であることがよい。また、多孔質層の厚みは、同様の理由から、１０〜５００μｍが好ましい。
【００３９】
非多孔質層を設ける場合の材質としては、上記と同様の耐熱性樹脂などが挙げられるが、封止樹脂との離型性の点から、フッ素樹脂、例えばポリテトラフルオロエチレン（ＰＴＦＥ）、エチレン−テトラフルオロエチレン共重合体（ＥＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）等が好適なものとして挙げられる。また、端子部の埋入を好適にする上で、非多孔質層の厚みは５〜５０μｍが好ましい。非多孔質層を多孔質層と積層一体化する方法は、全面に接着剤等や、熱ラミネートして貼り合わせる他、部分的に端部のみ接着させて実質的に重ねられた状態であってもよい。
【００４０】
上記（２）の方法の場合、図８に示すように、耐熱性シート２０が、端子部１１ｆ，１１ｇの突出側を埋入させた後に硬化反応させた樹脂層２０ｃと、その樹脂層２０ｃが接着した基材層２０ｄとを備えるものとなる。樹脂層２０ｃは、ホットメルト型接着剤のように加熱状態で軟化する樹脂層でもよいが、端子部の突出側を埋入させた後に硬化反応によりある程度硬化する粘着剤又は接着剤からなる樹脂層が好ましい。当該樹脂層２０ｃとしては、ＵＶ架橋性樹脂、熱架橋性樹脂などを樹脂成分とするものが挙げられ、アクリル系の粘着剤、シリコーン系の粘着剤などが好ましい。
【００４１】
但し、本発明では、樹脂封止後に耐熱性シートを剥離する必要があり、その際に接着力が高過ぎると、半導体装置を破損するおそれがあるため、上記の樹脂層が、金属及び封止樹脂との接着力が適度に小さいことが好ましい。かかる観点から、当該樹脂層としては、アクリル系又はシリコーン系の粘着剤とＵＶ硬化型の架橋剤を混合して用いることが、硬化前の粘度と硬化後の強度を任意に調整しやすいので好ましい。なお、樹脂層の厚みは、端子部の埋入深さ以上となる５μｍ以上であればよいが、硬化反応後の樹脂層のクッション性（弾性）が高くなる材質の場合には、端子部の埋入深さに合わせて、厚さ１０〜５０μｍが好ましい。
【００４２】
基材層としては、アルミニウム箔などの金属箔や、耐熱性樹脂フィルムが使用でき、耐熱性樹脂フィルムとしては、耐熱性の高いポリイミドフィルムやアラミドフィルムの他、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエーテルサルフォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）フィルム、ポリアリレート（ＰＡＲ）フィルム、又は液晶ポリマー（ＬＣＰ）フィルムなどが挙げられる。基材層の厚みは、耐熱性シートの引き剥がし時に、破断を生じくくする上で、１０〜１００μｍが好ましく、２０〜５０μｍがより好ましい。
【００４３】
また、封止樹脂面から突出させる端子部のアウター側面を平坦化（面一）する上で、端子部のアウター側面の少なくとも一部が、基材層の表面に接当した状態で樹脂層に埋入していることが好ましい。
【００４４】
上記（３）の方法において、積層後に膨張変形する材料としては、加熱等により発泡増量して不可逆的に厚みが増加する熱発泡体シートや、それを基材層に形成したものなどが挙げられる。
【００４５】
一方、本発明の半導体装置の製造方法は、以上のようなリードフレーム積層物のインナー側の端子部に半導体チップを電気的に接続した状態で、その半導体チップを封止樹脂によりインナー側から樹脂封止する工程を含むものである。具体的には、図１に示すように、耐熱性シート２０を積層する積層工程と、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による接続工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを含むものが例示できる。
【００４６】
〔別の実施形態〕
（１）前述の実施形態では、ダイパッドを有するリードフレームを用いた半導体装置の製造方法の例を示したが、ダイパッドを有しないリードフレームを用いてもよい。また、端子部の配置形状なども何れでもよい。またリードフレームは、少なくとも端子部が金属製であればよく、他の部分は耐熱性樹脂やセラミックス等で形成されていてもよい。
【００４７】
（２）前述の実施形態では、ボンディングワイヤにて接続工程を行う例を示したが、例えば半導体チップの下側に設けた電極パッドと端子部との間で、はんだ等のソルダーによる接続を行ってもよい。これは、第２実施形態についても同様である。
【００４８】
（３）前述の実施形態では、複数の半導体チップ１５を同じキャビティ内で一括封止する例を示したが、液状の封止樹脂を用いて、ポッティング後に硬化させてもよい。また、１つの半導体チップのみをキャビティ内で個別封止してもよい。
個別封止の場合、封止樹脂を切断する工程が不要となる。
【００４９】
【実施例】
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
【００５０】
実施例１
ＰＴＦＥファインパウダー（ダイキン（株）製ポリフロンＦ−１０４）に液状潤滑剤２０ｗｔ％を加えたペースト状の混和物を予備成形し、ペースト押出により丸棒状に成型した。成形物を厚み０．２ｍｍに圧延し液状潤滑剤を除去後、二軸に延伸して厚さ：４０μｍ，気孔率：５５％のＰＴＦＥ多孔質シートを得た。次いで、厚さ１０μｍのＰＴＦＥフィルム上に厚さ約２μｍのＦＥＰ層をキャスティングした基材フィルムに、上記多孔質シートをを加熱ラミネートして貼り合わせ、耐熱性シートを得た。
【００５１】
この耐熱製シートのＰＴＦＥキャスティングフィルム側を、端子部分に銀めっきが施された一辺が９Ｐｉｎ×２列配列タイプのＬＬＧＡが３個×３個に配列された銅製のリードフレームのアウター側に圧着した。その際、リード端子を初めとしたパターン部分のＰＴＦＥ多孔質部分が潰れて，ＰＴＦＥキャスティングフィルムが変形し、結果的に耐熱性シートへ３０〜４０μｍ程度リードフレームの端子部が食い込んだ状態となった（図７参照）。
【００５２】
このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ペーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。つぎに、リードフレームは耐熱性シート側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、（日本アビオニクス製）の６０ＫＨｚワイヤボンダーを用いての２５μｍの金線（田中貴金属製ＧＬＤ−２５）にてワイヤボンディングを行った。
【００５３】
さらにエポキシ系モールド樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．5 秒、キュア時間１２０秒にてモールドした後、耐熱性シートを剥離した。なお、さらに１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＬＬＧＡタイプ半導体装置を得た。
【００５４】
このようにして得られたＬＬＧＡは、樹脂のはみ出しもなく、また各リード端子部分におよそ２０μｍのスタンドオフを作成することができた。
【００５５】
実施例２
アクリル酸エステル（２−エチルヘキシルアクリレート）８０重量部にアクリル酸２０重量部と光開始剤（チバガイギー製『イルガキュア１８４』）を０．５重量部混合したＵＶ硬化型粘着剤を、厚さ５０μｍのＦＴＦＥ製フィルムに約３０〜３５μｍの厚さで塗布した。この粘着層側に実施例１と同様のリードフレームを載せて積層し、その端子部のアウター側が基材フィルムに接当した状態（図８参照、埋入深さ約３５μｍ）、高圧水銀灯にて紫外線を照射し、粘着剤を充分硬化させることで貼り合わせを行った。
【００５６】
以下、実施例１と同様に処理したところ、得られたＬＬＧＡは、樹脂のはみ出しもなく、また各リード端子部分に３５μｍ程度のスタンドオフを作成することができた。更に、樹脂封止後の耐熱性シートの剥離性も良好であった。
【００５７】
比較例１
２５μｍポリイミドフィルム（東レデュポン製カプトン１００Ｈ）を基材として、シリコーン系粘着材（東レダウコーニング製ＳＤ−４５８７Ｌ）を用いた厚さ５μｍの粘着層を設けた耐熱性粘着テープを作成した。
【００５８】
このテープを実施例１の耐熱性シートと同様にリードフレームに貼り合わせた（実質的に埋入せず）以外は、実施例１と同様に処理したが、端子部分への樹脂の廻りこみを充分に抑えることができず、約６０％以上の端子にフラッシュバリが認められた。また、スタンドオフも実質的にほとんど確認できなかった。
【図面の簡単な説明】
【図１】一般的な半導体装置の製造方法の例を示す工程図
【図２】本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断面図
【図４】本発明によって得られる半導体装置の一例を示す図であり、（ａ）は底面図、（ｂ）は正面視断面図
【図５】本発明によって得られる半導体装置の他の例を示す図であり、（ａ）は底面図、（ｂ）は正面視断面図
【図６】耐熱性シートを剥離する前の図５の半導体装置を示す正面視断面図
【図７】耐熱性シートを剥離する前の半導体装置の一例を示す要部拡大した正面視断面図
【図８】耐熱性シートを剥離する前の半導体装置の他の例を示す要部拡大した正面視断面図
【符号の説明】
１０ リードフレーム
１１ａ 開口部
１１ｂ 端子部
１１ｃ ダイパッド
１１ｆ〜ｇ 端子部
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 耐熱性シート
２０ａ 非多孔質層
２０ｂ 多孔質層
２０ｃ 樹脂層
２０ｄ 基材層
２１ 封止された構造物
２１ａ 半導体装置

Claims (2)

  1. 半導体チップを樹脂封止する際に封止樹脂面から突出可能な端子部を有するリードフレームと、その端子部の突出側を深さ５μｍ以上で埋入させた耐熱性シートとを備え、
    前記耐熱性シートが、耐熱性樹脂からなる多孔質層を備えるとともに、前記多孔質層の封止する側の表面に非多孔質層を備えるリードフレーム積層物。
  2. 請求項１に記載のリードフレーム積層物のインナー側の端子部に半導体チップを電気的に接続した状態で、その半導体チップを封止樹脂によりインナー側から樹脂封止する工程を含む半導体装置の製造方法。
JP2001020244A 2001-01-29 2001-01-29 リードフレーム積層物および半導体装置の製造方法 Expired - Fee Related JP4526714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020244A JP4526714B2 (ja) 2001-01-29 2001-01-29 リードフレーム積層物および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020244A JP4526714B2 (ja) 2001-01-29 2001-01-29 リードフレーム積層物および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010103891A Division JP2010212715A (ja) 2010-04-28 2010-04-28 リードフレーム積層物および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002222911A JP2002222911A (ja) 2002-08-09
JP4526714B2 true JP4526714B2 (ja) 2010-08-18

Family

ID=18885981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020244A Expired - Fee Related JP4526714B2 (ja) 2001-01-29 2001-01-29 リードフレーム積層物および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4526714B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077980B2 (ja) * 2006-03-06 2012-11-21 日東電工株式会社 半導体装置の製造方法
JP5588950B2 (ja) * 2011-10-17 2014-09-10 日東電工株式会社 耐熱性粘着テープ
JP5907084B2 (ja) * 2013-02-01 2016-04-20 株式会社デンソー 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08142107A (ja) * 1994-11-21 1996-06-04 Apic Yamada Kk 樹脂モールド装置及び樹脂モールド用リリースフィルム
JPH09246427A (ja) * 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH10305439A (ja) * 1997-05-01 1998-11-17 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2000243891A (ja) * 1999-02-24 2000-09-08 Matsushita Electronics Industry Corp 樹脂封止型半導体装置，その製造方法及びリードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08142107A (ja) * 1994-11-21 1996-06-04 Apic Yamada Kk 樹脂モールド装置及び樹脂モールド用リリースフィルム
JPH09246427A (ja) * 1996-03-12 1997-09-19 Dainippon Printing Co Ltd 表面実装型半導体装置の製造方法および表面実装型半導体装置
JPH10305439A (ja) * 1997-05-01 1998-11-17 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2000243891A (ja) * 1999-02-24 2000-09-08 Matsushita Electronics Industry Corp 樹脂封止型半導体装置，その製造方法及びリードフレーム

Also Published As

Publication number Publication date
JP2002222911A (ja) 2002-08-09

Similar Documents

Publication Publication Date Title
JP5551568B2 (ja) 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4125668B2 (ja) 半導体装置の製造方法
JP4619486B2 (ja) リードフレーム積層物および半導体部品の製造方法
JP4566568B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4357754B2 (ja) 半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
CN103305138A (zh) 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
JP2010212715A (ja) リードフレーム積層物および半導体装置の製造方法
WO2008073084A1 (en) An integrated circuit package and a method for dissipating heat in an integrated circuit package
JPH10135249A (ja) 樹脂封止型半導体装置
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2005056888A (ja) 耐熱性シート
JP2005243706A (ja) 半導体装置製造用耐熱性粘着テープおよび半導体装置の製造方法
JP4910336B2 (ja) 接着シートのラミネート方法及び半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JPH10214925A (ja) 半導体素子封止用封止ラベル
JP2002110884A (ja) リードフレーム積層物
JP5275159B2 (ja) 半導体装置の製造方法
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002222822A (ja) 半導体装置の製造方法
JP4902627B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160611

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees