JP2005056888A - 耐熱性シート - Google Patents

耐熱性シート Download PDF

Info

Publication number
JP2005056888A
JP2005056888A JP2003205685A JP2003205685A JP2005056888A JP 2005056888 A JP2005056888 A JP 2005056888A JP 2003205685 A JP2003205685 A JP 2003205685A JP 2003205685 A JP2003205685 A JP 2003205685A JP 2005056888 A JP2005056888 A JP 2005056888A
Authority
JP
Japan
Prior art keywords
heat
resin
sealing
resistant sheet
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003205685A
Other languages
English (en)
Inventor
Daisuke Shimokawa
大輔 下川
Hitoshi Takano
均 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003205685A priority Critical patent/JP2005056888A/ja
Publication of JP2005056888A publication Critical patent/JP2005056888A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップを樹脂封止する際に、スタンドオフを十分な高さで形成でき、しかも樹脂漏れを好適に防止できる耐熱性シートを提供する。
【解決手段】半導体チップを封止樹脂により片側封止する際に金属リードフレーム１０と積層して用いる耐熱性シート２０において、封止の際に変形可能な中間層２０ｂと、その中間層２０ｂの上下に積層された耐熱性基材層２０ａ，２０ｃとを備えると共に、前記中間層２０ｂが面内方向に移動するのを防止する閉鎖部２２を封止領域の外側に設けたことを特徴とする。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを樹脂封止する際に封止樹脂面から突出する端子部を形成すべくリードフレームに積層して使用する耐熱性シートに関する。
【０００２】
【従来の技術】
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（ＱｕａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。
【０００３】
このようなＱＦＮパッケージは片面だけをモールド樹脂により封止する構造であることから、反対面側へのモールド樹脂のはみ出しや廻りこみを抑制するため、リードフレームのアウターリード側に粘着テ−プを貼り付け、この粘着テープの自着力を利用したシール性により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が知られている（例えば、特許文献１〜２参照）。
【０００４】
しかし、この方法では、一般的なＱＦＮにおいては有効であるものの、近年の半導体の高集積化に伴い、端子が複数列配置されたＬＬＧＡ（Ｌｅａｄ−ｆｒａｍｅ Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどでは、個々の端子のサイズが小さいため、テープの粘着力だけでモールド樹脂の廻りこみを抑えることが難しくなってきている。また、基板への実装時の信頼性を高めるために、モールド樹脂面から端子部分がわずかに飛び出している「スタンドオフ」を持っているほうが、基板等の平面性誤差による影響を受けにくく好ましい。つまり、高集積化に伴ったパターンの精細化や、実装時の信頼性向上が求められる場合、従来の単なる耐熱性粘着テープでは充分な対応ができない。
【０００５】
そこで、スタンドオフの形成及び立体的なシール効果による樹脂の廻りこみを効果的に防止する事を目的として、構成する部材の１部または全部が変形しやすい材料からなる耐熱性シートを用い、これを予めリードフレームに貼り合せる際に、圧着力によって端子部を耐熱性シートに埋入させる方法が提案されている（例えば、特許文献３参照）。その際、変形しやすい材料として、多孔質膜、熱硬化性樹脂、又は熱可塑性樹脂などが使用されている。
【０００６】
【特許文献１】
特開２０００−２９４５８号公報（第２頁、図１）
【特許文献２】
特開２００２−１８４８０１号公報（第２頁、図１）
【特許文献３】
特開２００２−２２２９１１号公報（第２頁、図７）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の耐熱性シートの変形しやすい材料として熱可塑性樹脂等を使用して、封止工程において端子部を耐熱性シートに埋入させようとすると、封止工程で樹脂が流動化した際に、耐熱性シートの外側にはみ出して面内方向に薄く延ばされ易くなる。その結果、耐熱性シートにリードフレームの端子部が埋入せずに、効果的に樹脂漏れを防止したり、スタンドオフを形成できない場合がある。
【０００８】
そこで、本発明の目的は、半導体チップを樹脂封止する際に、スタンドオフを十分な高さで形成でき、しかも樹脂漏れを好適に防止できる耐熱性シートを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。
即ち、本発明の耐熱性シートは、半導体チップを封止樹脂により片側封止する際に金属リードフレームと積層して用いる耐熱性シートにおいて、封止の際に変形可能な中間層と、その中間層の上下に積層された耐熱性基材層とを備えると共に、前記中間層が面内方向に移動するのを防止する閉鎖部を封止領域の外側に設けたことを特徴とする。
【００１０】
本発明によると、中間層が上下の耐熱性基材層に挟まれ、しかも中間層が面内方向に移動するのを防止する閉鎖部を設けているため、中間層が面内方向に薄く延ばされにくくなり、リードフレームの端子部の埋入が十分となるので、スタンドオフを十分な高さで形成でき、しかも樹脂漏れを好適に防止できるようになる。
【００１１】
上記において、前記閉鎖部が少なくともシート端辺に設けられていることが好ましい。閉鎖部をシート端辺に設ける場合、シート端辺で上下の耐熱性基材層をヒートシール等するだけで簡易に製造することができ、しかも中間層が面内方向に薄く延ばされるのを防止する効果も十分得ることができる。
【００１２】
また、前記中間層は、融点１８０℃以下の熱可塑性樹脂からなることが好ましい。このような熱可塑性樹脂を使用すると、一般的な封止条件で樹脂が溶融又は軟化するため、リードフレームの端子部の微小な力によっても変形して、端子部を十分埋入させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の耐熱性シートを用いた半導体装置の製造方法の一例を示す工程図である。
【００１４】
この実施形態では、図１（ａ）〜（ｅ）に示すように、耐熱性シート２０を積層する積層工程と、半導体チップ１５の搭載工程と、ボンディングワイヤ１６による接続工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを含む例を示す。
【００１５】
積層工程は、図１（ａ）に示すように、開口部１１ａ及び表裏両面の端子部１１ｂを備えるリードフレーム１０のアウター側（図の下側）に、開口部１１ａを塞ぐように耐熱性シート２０を積層するものである。このとき、本発明の耐熱性シート２０は、積層配置されるだけでもよいが、仮着状態で積層一体化しているのがハンドリングの面で好ましい。耐熱性シート２０とリードフレーム１０を仮着状態とするには、圧着や融着、接着剤による接合などが利用できる。
【００１６】
リードフレーム１０とは、例えば銅、銅を含む合金などの金属を素材としてＣＳＰの端子パターンが刻まれたものであり、その電気接点部分には、銀、ニッケル、パラジウム、金などの素材で被覆（めっき）されている場合もある。なお、リードフレーム１０の厚みは、５０〜３００μｍが一般的である。
【００１７】
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。
【００１８】
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口部１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口部１１ａの周囲に配列れさた端子部１１ｂと、開口部１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口部１１ａの４角に支持させるダイバー１１ｄとで構成される。
【００１９】
耐熱性シート２０は、開口部１１ａを塞ぐように、少なくともパッケージパターン領域１１より外側に積層され、樹脂封止される樹脂封止領域の外側の全周を含む領域に積層するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に積層するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して耐熱性シート２０を積層するのが好ましい。耐熱性シート２０については、後に詳述する。
【００２０】
搭載工程は、図１（ｂ）に示すように、リードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。半導体チップ１５とは、例えば半導体集積回路部分であるシリコン・チップを指す。ダイパッド１１ｃは半導体チップ１５を固定するためのエリアであり、ダイパッド１１ｃヘのボンディング（固定）の方法は、導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
【００２１】
結線工程は、図１（ｃ）に示すように、リードフレーム１０のインナー側の端子部１１ｂ（インナーリード）と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１６０〜２３０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に積層した耐熱性シート２０面を真空吸引することで、ヒートブロックに確実に固定することができる。
【００２２】
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性シート２０はポストモールドキュアの前に剥離するのが好ましい。
【００２３】
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
【００２４】
一方、本発明の耐熱性シート２０は、半導体チップ１５を封止樹脂１７により片側封止する際に金属リードフレーム１０と積層して用いられる。このとき用いられるリードフレーム１０は、図１〜図３に示すように、リードフレーム１０のアウター側（図の下側）面がフラットなものでもよく、その場合、図４（ａ）〜（ｂ）に示すように、端子部１１ｂの全面が封止樹脂１７面から突出（スタンドオフ）した状態となる。また、図５〜図６に示すように、リードフレーム１０のアウター側面が凸状となった端子部１１ｆ，１１ｇを有するものでもよい（ＬＬＧＡタイプ）。その場合、図６に示すように、端子部１１ｆ，１１ｇの突出側が封止樹脂１７面から突出（スタンドオフ）した状態となる。なお、内周側の端子部１１ｆと外周側の端子部１１ｇとは、リードフレーム１０の開口部１１ａに対して順次交互に配列されている。
【００２５】
本発明の耐熱性シート２０は、少なくとも封止樹脂による封止工程でかかる加熱に対して耐えるだけの耐熱性を有していればよく、モールド樹脂による封止工程は一般的に１７５℃前後の温度がかかることから、このような温度条件下での著しい収縮といった変形、あるいは流動や分解などシートそのものが破壊を生じない耐熱性を持っている必要性がある。さらに好ましくは、リードフレームとの合わせる作業性を考慮した場合、ワイヤボンディング工程以前、あるいは半導体チップの搭載工程以前にあらかじめリードフレームと合わせておくことも考えられるため、それぞれの工程に対してもかかる温度に十分耐える熱特性を有していることがさらに好ましい。
【００２６】
本発明では、図６に示すように、上記のごとき積層状態で、リードフレーム１０の端子部１１ｆ，１１ｇの突出側を、例えば深さ５μｍ以上で耐熱性シート２０に埋入させる。すなわち、リードフレーム１０の端子部１１ｆ，１１ｇのアウター側において、リードフレームの端子部１１ｆ，１１ｇと立体的な接触を得ることで、従来技術のようなテープの粘着力だけでは抑えにくかった小型の端子部分に関しても立体的にシールすることで、樹脂の廻りこみをよく抑えることが出来る。
【００２７】
また、耐熱性シート２０に埋入している分だけ、封止樹脂１７による封止が行われないことから、結果的にスタンドオフを形成することとなり、半導体装置の基板等への実装信頼性も向上する。この場合のスタンドオフは少なくとも５μｍ以上、好ましくは１０〜１００μｍ程度、さらに好ましくは３０〜５０μｍ程度が効果的である。従って、耐熱性シート２０に埋入する深さも、１０〜５０μｍが好ましい。
【００２８】
本発明の耐熱性シート２０は、図７に示すように、封止の際に変形可能な中間層２０ｂと、その中間層２０ｂの上下に積層された耐熱性基材層２０ａ，２０ｃとを備える。このとき、上面に積層された耐熱性基材層２０ａも封止の際に変形可能な材料や厚みが好ましい。
【００２９】
また、本発明では、前記中間層２０ｂが面内方向に移動するのを防止する閉鎖部２２を封止領域の外側に設けてある。本実施形態では、図７に示すように、閉鎖部２２が、耐熱性シート２０の少なくともシート端辺に設けられている例を示す。
【００３０】
中間層２０ｂとしては、封止の際に変形可能なものであればよく、多孔質膜や、封止の際に熱変形する熱可塑性樹脂又は熱硬化性樹脂などが使用できる。多孔質膜を使用する場合、封止工程におけるリードフレーム１０の端子部１１ｆ，１１ｇの微小な力によっても変形し易いようにものが好ましい。
【００３１】
具体的には、多孔質膜を形成する樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、エチレン−テトラフルオロエチレン共重合体（ＥＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）等のフッ素樹脂、又はポリイミド、ポリエステル、ポリアミド、特に芳香族ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルサルホン等が挙げられる。また、多孔質層は、湿式凝固法、乾式凝固法、延伸法など種々の製膜法にて形成することができる。
【００３２】
また、多孔質層の空孔率は、好適な埋入深さを得る上での変形のしやすさから、少なくとも３０％以上、更に取扱い性なども考慮すると、４０〜８０％程度であることがよい。また、多孔質層の厚みは、同様の理由から、１０〜５００μｍが好ましく、さらに好ましくは４０〜２００μｍ程度が効果的である。
【００３３】
熱可塑性樹脂としては、融点１８０℃以下の熱可塑性樹脂が好ましく、例えばポリエチレン、ポリプロピレン等のポリオレフィン系樹脂、その他のビニル系樹脂、アクリル系樹脂等が挙げられる。また、熱硬化性樹脂としては未硬化又は半硬化状態のものであって、封止工程で一時的に軟化するもの等が挙げられる。
【００３４】
上面（封止側）に積層される耐熱性基材層２０ａの材質としては、封止樹脂との離型性、および中間層２０ｂの変形に対する追従性の点から、フッ素樹脂、例えばポリテトラフルオロエチレン（ＰＴＦＥ）、エチレン−テトラフルオロエチレン共重合体（ＥＴＦＥ）、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体（ＦＥＰ）等が好適なものとして挙げられる。また、端子部の埋入を好適にする上で、非多孔質層の厚みは５〜５０μｍが好ましい。
【００３５】
また、下面（金型側）に積層される耐熱性基材層２０ｃの材質としては、前述した耐熱性を有していればよく、上記の樹脂の他、アルミニウム箔などの金属箔や、耐熱性樹脂フィルムが使用できる。耐熱性樹脂フィルムとしては、耐熱性の高いポリイミドフィルムやアラミドフィルムの他、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエーテルサルフォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）フィルム、ポリアリレート（ＰＡＲ）フィルム、又は液晶ポリマー（ＬＣＰ）フィルムなどが挙げられる。基材層の厚みは、耐熱性シートの引き剥がし時に、破断を生じにくくする上で、１０〜１００μｍが好ましく、２０〜５０μｍがより好ましい。
【００３６】
また、閉鎖部２２を耐熱性シート２０のシート端辺に設ける方法としては、例えば、Ａ：その中間層２０ｂの端辺に耐熱性を有する別の材料や接着材を配置等して、上下の耐熱性基材層２０ａ，２０ｃを接着等して密閉する構造、Ｂ：上下の耐熱性基材層２０ａ，２０ｃのシート端辺を接着代とし、その部分を加熱して耐熱性基材同士を熱融着して密閉した構造などが挙げられる。
【００３７】
〔別の実施形態〕
（１）前述の実施形態では、耐熱性シートのシート端辺に閉鎖部を設ける例を示したが、本発明では、閉鎖部を封止領域の外側の何れの位置に設けてもよい。例えば図８（ａ）に示すように、封止領域Ａの周囲の近傍全周に閉鎖部２２を設けることも可能である。この場合、より効果的に流動化した中間層２０ｂが面内方向に薄く延ばされるのを防止することができる。
【００３８】
また、図８（ｂ）に示すように、封止領域Ａの周囲の全周を閉鎖部２２が囲うように、閉鎖部２２をシート端辺に設けると共に、複数の封止領域Ａの間にシート全幅にわたる閉鎖部２２を設けてもよい。このような耐熱性シート２０は、シート端辺のヒートシール等に加えて、一定間隔で直線状に接着又はヒートシール等を行えばよいので、比較的容易に耐熱性シート２０を製造することができる。
【００３９】
（２）前述の実施形態では、ダイパッドを有するリードフレームを用いた半導体装置の製造方法の例を示したが、ダイパッドを有しないリードフレームを用いてもよい。また、端子部の配置形状なども何れでもよい。またリードフレームは、少なくとも端子部が金属製であればよく、他の部分は耐熱性樹脂やセラミックス等で形成されていてもよい。
【００４０】
（３）前述の実施形態では、ボンディングワイヤにて接続工程を行う例を示したが、例えば半導体チップの下側に設けた電極パッドと端子部との間で、はんだ等のソルダーによる接続を行ってもよい。これは、第２実施形態についても同様である。
【００４１】
（４）前述の実施形態では、複数の半導体チップ１５を同じキャビティ内で一括封止する例を示したが、液状の封止樹脂を用いて、ポッティング後に硬化させてもよい。また、１つの半導体チップのみをキャビティ内で個別封止してもよい。個別封止の場合、封止樹脂を切断する工程が不要となる。
【００４２】
【実施例】
以下、実施例によって本発明の具体的構成方法を説明する。なお、本発明はこれらの実施例によって何ら制限されるものではない。
【００４３】
実施例１
住友化学製のスミカセンＧ２０１を、Ｔダイ押出し機にてダイス温度２００℃で成膜し、厚さ３０μｍ、融点１０７℃のポリエチレンシートを得た。このシートの上下に、厚さ１０μｍのＰＴＦＥキャスティングフィルムを貼り合せた後、両側のシート端辺を加熱・加圧し、ＰＴＦＥキャスティングフィルム同士を接着させることでポリエチレンシートを密閉して、耐熱性シート１を得た。
【００４４】
比較例１
実施例１と同様にして得たポリエチレンシートの上下に、厚さ１０μｍＰＴＦＥキャスティングフィルムを貼り合せた。その両側面はシールすることなく、中間層のポリエチレンシートをＰＴＦＥキャスティングフイルムで挟んだだけの構造の耐熱性シート２を得た。
【００４５】
比較例２
融点５００℃以上の２５μｍポリイミドフィルム（東レデュポン製カプトン１００Ｈ）を中間層としてその上下に、厚さ１０μｍＰＴＦＥキャスティングフィルムを貼り合せた後、両側面を加熱・加圧し、ＰＴＦＥキャスティングフィルム同士を接着させることでポリイミドフィルムを密閉して、耐熱性シート３を得た。
【００４６】
評価試験
これら耐熱性シート１〜３を使用して、以下の方法でＬＬＧＡタイプの半導体装置を得た。
【００４７】
端子部分に銀めっきが施された一片が９Ｐｉｎ×２列配列タイプのＬＬＧＡが３個×３個に配列された銅製のリードフレームのアウターパッド側に、耐熱性シートを圧着した。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ペーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。リードフレームは耐熱性シート側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、日本アビオニクス製の６０ＫＨｚワイヤボンダーを用いてφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にてワイヤボンディングを行った。
【００４８】
エポキシ系モールド樹脂（日東電工製ＨＣ−３００）により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．５秒、キュア時間１２０秒にてモールドした後、耐熱性シートを剥離した。１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＬＬＧＡタイプ半導体装置を得た。このようにして各耐熱性シートを使用して得られたＬＬＧＡ半導体装置の、樹脂の漏れ具合、及び各リード端子部分のスタンドオフを確認した。その結果を表１に示す。
【００４９】
【表１】
Figure 2005056888
表１の結果が示すように、本発明の耐熱性シートによると、半導体チップを樹脂封止する際に、スタンドオフを十分な高さで形成でき、しかも樹脂漏れを好適に防止できる。
【図面の簡単な説明】
【図１】一般的な半導体装置の製造方法の例を示す工程図
【図２】本発明におけるリードフレームの一例を示す図であり、（ａ）は平面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す正面視断面図
【図３】本発明における樹脂封止工程の一例を示す縦断面図
【図４】本発明によって得られる半導体装置の一例を示す図であり、（ａ）は底面図、（ｂ）は正面視断面図
【図５】本発明によって得られる半導体装置の他の例を示す図であり、（ａ）は底面図、（ｂ）は正面視断面図
【図６】耐熱性シートを剥離する前の図５の半導体装置を示す正面視断面図
【図７】耐熱性シートを剥離する前の半導体装置の一例を示す要部拡大した正面視断面図
【図８】本発明の耐熱性シートの他の例を示す平面図
【符号の説明】
１０ リードフレーム
１１ａ 開口部
１１ｂ 端子部
１１ｃ ダイパッド
１１ｆ〜ｇ 端子部
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 耐熱性シート
２０ａ 耐熱性基材層（上面側）
２０ｂ 中間層
２０ｃ 耐熱性基材層（下面側）
２１ 封止された構造物
２１ａ 半導体装置
２２ 閉鎖部
Ａ 封止領域

Claims (3)

  1. 半導体チップを封止樹脂により片側封止する際に金属リードフレームと積層して用いる耐熱性シートにおいて、封止の際に変形可能な中間層と、その中間層の上下に積層された耐熱性基材層とを備えると共に、前記中間層が面内方向に移動するのを防止する閉鎖部を封止領域の外側に設けたことを特徴とする耐熱性シート。
  2. 前記閉鎖部が少なくともシート端辺に設けられている請求項１記載の耐熱性シート。
  3. 前記中間層は、融点１８０℃以下の熱可塑性樹脂からなる請求項１又は２に記載の耐熱性シート。
JP2003205685A 2003-08-04 2003-08-04 耐熱性シート Pending JP2005056888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003205685A JP2005056888A (ja) 2003-08-04 2003-08-04 耐熱性シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003205685A JP2005056888A (ja) 2003-08-04 2003-08-04 耐熱性シート

Publications (1)

Publication Number Publication Date
JP2005056888A true JP2005056888A (ja) 2005-03-03

Family

ID=34362836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003205685A Pending JP2005056888A (ja) 2003-08-04 2003-08-04 耐熱性シート

Country Status (1)

Country Link
JP (1) JP2005056888A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278963A (ja) * 2005-03-30 2006-10-12 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP2007123711A (ja) * 2005-10-31 2007-05-17 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278963A (ja) * 2005-03-30 2006-10-12 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP4654062B2 (ja) * 2005-03-30 2011-03-16 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP2007123711A (ja) * 2005-10-31 2007-05-17 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
KR100276660B1 (ko) 무선주파수(rf)태그의제조방법
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
TWI247367B (en) Semiconductor package free of carrier and fabrication method thereof
KR100859624B1 (ko) 반도체 장치의 제조 방법
JPH03126233A (ja) プラスチックでカプセル封じされた集積回路のパッケージおよびそれをつくる方法
JPH07321139A (ja) 半導体装置およびその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JP3522177B2 (ja) 半導体装置の製造方法
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP2005056888A (ja) 耐熱性シート
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP4790750B2 (ja) 樹脂封止型半導体装置の製造方法
JP2010212715A (ja) リードフレーム積層物および半導体装置の製造方法
JP2824175B2 (ja) 半導体装置及びその製造方法
JP2016219707A (ja) 半導体装置及びその製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP4141270B2 (ja) 半導体装置の製造方法
JP2014107375A (ja) 半導体装置及び半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
JP2005243706A (ja) 半導体装置製造用耐熱性粘着テープおよび半導体装置の製造方法