JP4566568B2 - 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ - Google Patents

半導体装置の製造方法及びこれに用いる耐熱性粘着テープ Download PDF

Info

Publication number
JP4566568B2
JP4566568B2 JP2004015795A JP2004015795A JP4566568B2 JP 4566568 B2 JP4566568 B2 JP 4566568B2 JP 2004015795 A JP2004015795 A JP 2004015795A JP 2004015795 A JP2004015795 A JP 2004015795A JP 4566568 B2 JP4566568 B2 JP 4566568B2
Authority
JP
Japan
Prior art keywords
adhesive tape
heat
sealing
pressure
sensitive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004015795A
Other languages
English (en)
Other versions
JP2005209936A (ja
Inventor
広行 近藤
均 高野
正 寺島
大輔 下川
正一 谷本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004015795A priority Critical patent/JP4566568B2/ja
Priority to TW093140720A priority patent/TW200525662A/zh
Priority to CNA2004100819160A priority patent/CN1645580A/zh
Priority to SG200500219A priority patent/SG113568A1/en
Priority to KR1020050006000A priority patent/KR20050076771A/ko
Publication of JP2005209936A publication Critical patent/JP2005209936A/ja
Application granted granted Critical
Publication of JP4566568B2 publication Critical patent/JP4566568B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、耐熱性粘着テープを貼り合わせた金属製のリードフレームを用いる半導体装置の製造方法、及びこれに用いる耐熱性粘着テープに関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージについては、小型化と高集積の面で特に注目されるパッケージ形態のひとつである。このようなＱＦＮの製造方法のなかでも、近年では複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列し、金型のキャビティ内で、封止樹脂にて一括封止したのち、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積あたりの生産性を飛躍的に向上させる製造方法が、特に注目されている。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法においては、樹脂封止時のモールド金型によってクランプされる領域はパッケージパターン領域より更に外側に広がった樹脂封止領域の外側だけである。従って、パッケージパターン領域、特にその中央部においては、アウターリード面をモールド金型に十分な圧力で押さえることができず、封止樹脂がアウターリード側に漏れ出すことを抑えることが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、上記の如きＱＦＮの製造方法に対しては、リードフレームのアウターリード側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のアウターリード側への樹脂漏れを防ぐ製造方法が特に効果的と考えられる。
このような製造方法において、リードフレーム上に半導体チップを搭載した後、あるいはワイヤボンディングを実施した後から耐熱性粘着テープの貼り合せを行うことは、ハンドリングの面で実質的に困難であることから、耐熱性粘着テープは最初の段階でリードフレームのアウターパット面に貼り合わせられ、その後、半導体チップの搭載工程やワイヤボンディングの工程を経て、封止樹脂による封止工程まで貼り合わせられることが望ましい。このような方法として、厚み１０μｍ以下の粘着剤層を有する耐熱性粘着テープを用いて、樹脂漏れを防止しつつワイヤボンディングなどの一連の工程を実施できる製造方法が提案されている（特許文献１参照）。
特開２００２−１８４８０１号公報
上記製造方法において耐熱性粘着テープは封止工程後の任意の段階で剥がされることになる。しかし、あまりに強粘着力をもった粘着テープであっては引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離や破損を招くおそれもある。したがって、封止樹脂のはみ出しを抑える粘着力以上に強粘着性であることはむしろ好ましくない。
そこで本発明は、耐熱性粘着テープにより封止工程での樹脂漏れを好適に防止しながら、しかも貼着したテープがその後の工程で支障を来たしにくい半導体装置の製造方法を提供することを目的とする。
また本発明は、前記半導体装置の製造方法に用いる半導体装置製造用の粘着テープを提供することを目的とする。
本発明者らは、上記目的を達成すべく、耐熱性粘着テープの物性、材料等について鋭意研究したところ、粘着剤成分に離型剤成分を添加した耐熱性粘着テープを使用することにより、上記目的を達成できることを見出し、本発明を完成するに至った。
すなわち本発明は、アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、
前記耐熱性粘着テープは、基材層と、離型剤を含有する粘着剤層とから少なくとも構成されていることを特徴とする半導体装置の製造方法、に関する。
前記半導体装置の製造方法において用いる耐熱性粘着テープは、ステンレス板に貼り合わせた状態で２００℃にて１時間加熱後に、ＪＩＳ Ｚ０２３７に準じて測定される粘着力が５．０Ｎ／１９ｍｍ幅以下であることが好ましい。測定は常温（２３℃）で行なわれる。
また本発明は、前記半導体装置の製造方法に用いられる耐熱性粘着テープであって、前記耐熱性粘着テープは、基材層と、離型剤を含有する粘着剤層とから少なくとも構成されていることを特徴とする半導体装置製造用耐熱性粘着テープ、に関する。
本発明の耐熱性粘着テープは封止工程での樹脂漏れを好適に防止することができ、また粘着剤層に離型剤が含まれているため、封止工程後における引き剥がしを容易に行なうことができ、引き剥がし応力によるモールドした樹脂の剥離や破損を抑えられる。
前記耐熱性粘着テープの粘着力は、ステンレス板に貼り合わせた状態で２００℃にて１時間加熱した後に、ＪＩＳ Ｚ０２３７に準じて測定される粘着力が５．０Ｎ／１９ｍｍ幅以下である場合に、封止工程での樹脂漏れ防止に必要な粘着力が確実に得られると共に、封止工程後の引き剥がしが容易になり、封止樹脂の破損も生じなくなる。前記粘着力は、より好ましくは２．０Ｎ／１９ｍｍ幅以下である。粘着力が５．０Ｎ／１９ｍｍ以上では、粘着剤層とリードフレームもしくは封止樹脂との粘着力が強固なため、粘着剤層無理に引き剥がすと粘着剤層の表層が完成したパッケージに残ってしまい、良好なパッケージが得難い。なお、前記粘着力は、封止工程での樹脂漏れを好適に防止するには、０．０５Ｎ／１９ｍｍ幅以上、さらには０．１Ｎ／１９ｍｍ幅以上であるのが好ましい。
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の半導体装置の製造方法の一例の工程図である。
本発明の半導体装置の製造方法は、図１に示すように、半導体チップ１５の搭載工程と、封止樹脂１７による封止工程と、封止された構造物２１を切断する切断工程とを少なくとも含むものである。
搭載工程は、図１（ａ）〜（ｂ）に示すように、アウターパッド側（図の下側）に耐熱性粘着テープ２０を貼り合わせた金属製のリードフレーム１０のダイパッド１１ｃ上に半導体チップ１５をボンディングする工程である。
リードフレーム１０とは、例えば銅などの金属を素材としてＱＦＮの端子パターンが刻まれたものであり、その電気接点部分には、銀，ニッケル，パラジウム，金などのなどの素材で被覆（めっき）されている場合もある。リードフレーム１０の厚みは、１００〜３００μｍが一般的である。なお、部分的にエッチングなどで薄く加工されている部分は、この限りではない。
リードフレーム１０は、後の切断工程にて切り分けやすいよう、個々のＱＦＮの配置パターンが整然と並べられているものが好ましい。例えば図２に示すように、リードフレーム１０上に縦横のマトリックス状に配列された形状などは、マトリックスＱＦＮあるいはＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリードフレーム形状のひとつである。とくに近年では、生産性の観点から 1枚のリードフレーム中に配列されるパッケージ数を多くするため、これらの個々のパッケージが細密化されるばかりでなく、一つの封止部分で多数のパッケージを封止できるよう、これらの配列数も大きく拡大してきている。
図２（ａ）〜（ｂ）に示すように、リードフレーム１０のパッケージパターン領域１１には、隣接した複数の開口１１ａに端子部１１ｂを複数配列した、ＱＦＮの基板デザインが整然と配列されている。一般的なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格子で区分された領域）は、開口１１ａの周囲に配列れさた、アウターリード面を下側に有する端子部１１ｂと、開口１１ａの中央に配置されるダイパッド１１ｃと、ダイパッド１１ｃを開口１１ａの４角に支持させるダイバー１１ｄとで構成される。
耐熱性粘着テープ２０は、少なくともパッケージパターン領域１１より外側に貼着され、樹脂封止される樹脂封止領域の外側の全周を含む領域に貼着するのが好ましい。リードフレーム１０は、通常、樹脂封止時の位置決めを行うための、ガイドピン用孔１３を端辺近傍に有しており、それを塞がない領域に貼着するのが好ましい。また、樹脂封止領域はリードフレーム１０の長手方向に複数配置されるため、それらの複数領域を渡るように連続して粘着テープ２０を貼着するのが好ましい。
上記のようなリードフレーム１０上に、半導体チップ１５、すなわち半導体集積回路部分であるシリコンウエハ・チップが搭載される。リードフレーム１０上にはこの半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられており、このダイパッド１１ｃヘのボンディング（固定）の方法は導電性ペースト１９を使用したり、接着テープ、接着剤など各種の方法が用いられる。導電性ペーストや熱硬化性の接着剤等を用いてダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。
一般的には、これに続いて、前記リードフレームの端子部先端と前記半導体チップ上の電極パッドとをボンディングワイヤで電気的に接続する結線工程が行なわれる。結線工程は、図１（ｃ）に示すように、リードフレーム１０の端子部１１ｂ（インナーリード）の先端と半導体チップ１５上の電極パッド１５ａとをボンディングワイヤ１６で電気的に接続する工程である。ボンディングワイヤ１６としては、例えば金線あるいはアルミ線などが用いられる。一般的には１２０〜２５０℃に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着エネルギーの併用により結線される。その際、リードフレーム１０に貼着した耐熱性粘着テープ２０面を真空吸引することで、ヒートブロックに確実に固定することができる。なお、上記では半導体チップをフェイスアップ実装して結線工程を行なう場合を示したが、半導体チップをフェイスダウン実装した場合には、リフロー工程が適宜に施される。
封止工程は、図１（ｄ）に示すように、封止樹脂１７により半導体チップ側を片面封止する工程である。封止工程は、リードフレーム１０に搭載された半導体チップ１５やボンディングワイヤ１６を保護するために行われ、とくにエポキシ系の樹脂をはじめとした封止樹脂１７を用いて金型中で成型されるのが代表的である。その際、図３に示すように、複数のキャビティを有する上金型１８ａと下金型１８ｂからなる金型１８を用いて、複数の封止樹脂１７にて同時に封止工程が行われるのが一般的である。具体的には、例えば樹脂封止時の加熱温度は１７０〜１８０℃であり、この温度で数分間キュアされた後、更に、ポストモールドキュアが数時間行われる。なお、耐熱性粘着テープ２０はポストモールドキュアの前に剥離するのが好ましい。
切断工程は、図１（ｅ）に示すように、封止された構造物２１を個別の半導体装置２１ａに切断する工程である。一般的にはダイサーなどの回転切断刃を用いて封止樹脂１７の切断部１７ａをカットする切断工程が挙げられる。
本発明の耐熱性粘着テープ２０は、基材層と、離型剤を含有する粘着剤層とから少なくとも構成されている。
耐熱性粘着テープ２０は、あらかじめリードフレーム１０に貼着されていることから、前述の製造工程において加熱されることになる。たとえば、半導体チップ１５をダイボンドする場合、一般的に１５０〜２００℃程度の温度で３０分〜９０分程度加熱キュアする。ワイヤボンディングを行う場合は、例えば１２０〜２５０℃程度の温度で行われるが、一枚のリードフレームからたくさんの半導体装置を製造する場合は、すべての半導体装置に対するボンディングが終了するまでの時間として、リードフレーム１枚あたり１時間以上を要することも考えられる。さらに、樹脂封止する場合も、樹脂が十分に溶融している温度である必要性から１７５℃程度の温度をかけることになる。したがって、耐熱性粘着テープ２０の基材層は、こういった加熱条件に対して耐熱性を満足する素材が用いられる。
基材層の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、ポリエチレンサルフォン（ＰＥＳ）フィルム、ポリエーテルイミド（ＰＥＩ）フィルム、ポリサルフォン（ＰＳＦ）フィルム、ポリフェニレンサルファイド（ＰＰＳ）フィルム、ポリエーテルエーテルケトン（ＰＥＥＫ）フィルム、ポリアリレート（ＰＡＲ）フィルム、アラミドフィルム、液晶ポリマー（ＬＣＰ）などの樹脂材料が挙げられる。
耐熱性粘着テープ２０の基材層の厚みは、折れや裂けを防止するため少なくとも５μｍ以上、好適なハンドリング性に鑑みて１０〜１００μｍが好ましい。
粘着剤層を形成する粘着剤は耐熱性を有する粘着剤により形成されるものであれば特に制限されない。例えば、ゴム系粘着剤、アクリル系粘着剤、シリコーン系粘着剤等があげられる。
このような粘着剤成分の１つとして挙げられるアクリル系粘着剤としては、粘着性を与える低Ｔｇを主モノマーとし、接着性や凝集力を与える高Ｔｇのコモノマー、架橋や接着性改良のための官能基含有モノマー等のモノエチレン性不飽和モノマー等から成るアクリル系ポリマーが用いられる。主モノマーとしては、例えば、メチル（メタ）アクリレート、エチル（メタ）アクリレート、ブチル（メタ）アクリレート、イソアミル（メタ）アクリレート、ｎ−へキシル（メタ）アクリレート、２−エチルヘキシル（メタ）アクリレート、イソオクチル（メタ）アグノレート、イソノニル（メタ）アクリレート、デシシル（メタ）アクリレート、ドデシル（メタ）アクリレートなどのアルキル（メタ）アクリレートがあげられる。
コモノマーとしては、例えば、酢酸ビニル、プロピオン酸ビニル、ビニルエーテル、スチレン、アクリロニトリル、メタクリロニトリル等のビニル基含有化合物が挙げられる。官能基含有モノマーとしては、例えば、アクリル酸、メタクリル酸、クロトン酸、マレイン酸、フマル酸、イタコン酸等のカルボキシル基含有モノマー、２−ヒドロキシエチル（メタ）アクリレート、２−ヒドロキシプロピル（メタ）アクリレート、４−ヒドロキシプチル（メタ）アクリレート、Ｎ−メチロールアクリルアミド、アリルアルコール等のヒドロキシル基含有モノマー、ジメチルアミノエチル（メタ）アクリレート、ジエチルアミノエチル（メタ）アクリレート、ジメチルアミノプロピル（メタ）アクリレート等の三級アミノ基含有モノマー、アクリルアミド、メタクリルアミド等のアミド基含有モノマー、Ｎ−メチル（メタ）アクリルアミド、Ｎ−エチル（メタ）アクリルアミド、Ｎ−メトキシメチル（メタ）アクリルアミド、Ｎ−エトキシメチル（メタ）アクリルアミド、Ｎ−ｔ−ブチルアクリルアミド、Ｎ−オクチルアクリルアミド等のＮ−置換アミド基含有モノマー、グリシジルメタクリレート等のエポキシ基含有モノマーが挙げられる。
これらのアクリル系粘着剤には、適宜な架橋剤を含有しうる。例えば、イソシアネート系架橋剤、エポキシ架橋剤、アジリジン系化合物、キレート系架橋剤などがあげられる。架橋剤の使用量は、特に制限されるものではないが、粘着剤層全体としてあまりに柔らかい場合は、ワイヤボンディング時にボンディングワイヤを接続しようとしても、粘着テープを貼り合わせリードフレームを十分に固定しておくことが粘着剤層の弾性力によって阻害され、結果的に加圧による圧着工ネルギーを緩和してしまい、ボンディング不良が発生してしまうおそれがある。架橋剤の使用量は、例えば前記アクリル系ポリマー１００重量部に対して、０．１〜１５重量部が好ましく、１．０〜１０重量部がより好ましい。このようなアクリル系粘着剤は適切な粘着力や貯蔵弾性率を得やすいことから、本発明に最も好適な粘着剤である。
上記粘着剤層は、離型剤を含有する。離型剤としては、一般的に離型効果を発揮するものであれば、特に限定されるものではない。例えば、剥離ライナに使用される長鎖アルキル基含有ポリマ−、シリコーン系ポリマー、パーフルオロ系ポリマー、フッ化ポリオレフィン、また、プラスチック材料の離型剤として知られているポリエチレン系ワックス、カルナバワックス、モンタン酸、ステアリン酸等があげられる。その中でも、ポリエチレン系ワックスが良く、特に酸化ポリエチレンワックスが好ましい。また、その他の離型剤としては可塑剤等があげられる。可塑剤は一般的に粘着剤の被着体に対する接着力を低下させるものであれば、特に限定されるものではない。例えば、トリメリット酸エステル、ピロメリット酸エステル、フタル酸エステル、アジピン酸エステル等の可塑剤があげられる。
なお、離型剤の添加量は特に限定されるものではないが、被着体に応じて、離型効果が得られるよう添加量が適宜に決定される。一方、粘着剤層の粘着機能を著しく損なわないように添加量が過剰にならないように制御される。たとえば前記アクリル系ポリマー１００重量部に対しては、通常０．１〜５重量部、好ましくは０．１〜３重量部、更に好ましくは０．１〜１重量部程度の添加量を目安に、剥離力に応じた調整をすることが望ましい。これの範囲は特に酸化ポリエチレン系離型剤の場合に好適である。また、可塑剤を添加する場合であれば、通常、５〜５０重量部、好ましくは、１０〜５０重量部、さらに好ましくは２０〜４０重量部程度の添加量を目安に剥離力に応じた調整をすることが望ましい。
本発明においては、これら離型剤を単独、もしくは複数の材料を使用することができる。さらに、必要に応じて他の添加剤として、例えば、紫外線吸収材、粘着付与剤、軟化剤（可塑剤）、充填剤、老化防止剤、粘着付与剤、顔料、染料、シランカップリング剤等の各種添加剤を添加することができる。
また、粘着テープ２０を構成する粘着剤層は、その粘着機能の面からある程度の弾性を有するのが好ましい。一方、粘着剤層全体としてあまりに柔らかい場合は、ワイヤボンディング時にボンディングワイヤを接続しようとしても、粘着テープを貼りあわせたリードフレームを十分に固定しておくことが粘着剤層の弾性力によって阻害され、結果的に加圧による圧着エネルギーを緩和してしまい、ボンディング不良が発生してしまう。
このようなボンディング不良を引き起こさず、かつ封止工程では樹脂漏れを防止できる十分な粘着力を確保する、いわば相反する性能を確保するために、粘弾性スペクトロメーターにより、周波数１Ｈｚ、昇温速度５℃／分にて測定された、２００℃における粘着剤層のせん断貯蔵弾性率が、好ましくは１．０×１０4 Ｐａ以上、より好ましくは、１．０×１０5 Ｐａ以上とするのが、粘着剤層全体としてのクッション性をわずかにとどめることが可能になり、ワイヤボンディング強度が得られ好ましい。なお、前記貯蔵弾性率が大きくなりすぎると、粘着テープのリードフレームへの段差追従性が低下する傾向があり、モールド時に封止樹脂がブリードを生じるおそれがあることから、前記貯蔵弾性率は１×１０8 Ｐａ以下であるのが好ましい。
本発明の粘着剤層の厚みは特に限定されるものではないが、ワイヤボンディング時に粘着剤層全体としてのクッション性をわずかにとどめるために厚すぎる構成は好ましくなく、一方で封止工程においても十分なシール性を得るためにはある程度の厚さが必要である。このような相反する両特性をバランスよく達成できる粘着剤層の厚みは、１〜５０μｍ程度、より好ましくは５〜２５μｍであることが好適である。
以下、本発明の構成と効果を具体的に示す実施例等について説明する。
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン製：カプトン１００Ｈ）を基材として用いた。一方、ブチルアクリレート１００重量部に対してアクリル酸５重量部を構成モノマーとするアクリル系共重合体を用いて、このポリマー１００重量部に対してエポキシ系架橋剤（三菱ガス化学製，Ｔｅｔｒａｄ−Ｃ）を３重量部、および離型剤として酸化ポリエチレンワックス（クラリアントジャパン製：Ｌｉｃｏｗａｘ ＰＥＤ ５２１，酸価１５−１９ｍｇＫＯＨ／ｇ）を０．２重量部添加し添加したアクリル系粘着剤を調製した。このアクリル系粘着剤を用いて、厚さ１０μｍの粘着剤層を設けた耐熱性粘着テープを作製した。このアクリル系粘着剤は、レオメトリック・サイエンティフィック社製のＡＲＥＳを用いて、周波数１Ｈｚ、昇温速度５℃／分、サンプルサイズφ７．９ｍｍのパラレルプレートによるせん断貯蔵弾性モードにて測定したところ、２００℃における貯蔵弾性率が９．０×１０5 Ｐａであった。また、この粘着テープは、ステンレス板に貼り合わせた状態で２００℃にて１時間加熱後、ＪＩＳ Ｚ０２３７に準じて測定された粘着力が０．２Ｎ／１９ｍｍ幅であった。
この耐熱性粘着テープを、Ｎｉ／ＰｄおよびフラッシュＡｕめっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームのアウターパッド側に貼り合わせた。このリードフレームのダイパッド部分に半導体チップをエポキシフェノール系の銀ペーストを用いて接着し、１８０℃にて１時間ほどキュアすることで固定した。
つぎに、リードフレームは耐熱性粘着テープ側から真空吸引する形で２００℃に加熱したヒートブロックに固定し、さらにリードフレームの周辺部分をウインドクランパーにて押さえて固定した。これらを、１１５ＫＨｚワイヤボンダー（新川製：ＵＴＣ−３００ＢＩｓｕｐｅｒ）を用いてφ２５μｍの金線（田中貴金属製ＧＭＧ−２５）にて下記の条件でワイヤボンディングを行った。なお、すべてのボンディングを完了するのに約１時間を要した。
ファーストボンディング加圧：８０ｇ
ファーストボンディング超音波強度：５５０ｍＷ
ファーストボンディング印加時間：１０ｍｓｅｃ
セカンドボンディング加圧：８０ｇ
セカンドボンディング超音波強度：５００ｍＷ
セカンドボンディング印加時間：８ｍｓｅｃ
さらにエポキシ系封止樹脂（日東電工製，ＨＣ−３００Ｂ６）により、これらをモールドマシン（ＴＯＷＡ製，Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート設定３秒、インジェクション時間１２秒、キュア時間９０秒にてモールドした後、耐熱性テープを剥離した。なお、さらに１７５℃にて３時間ほどポストモールドキュアを行って樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＱＦＮタイプ半導体装置を得た。
このようにして得られたＱＦＮは、粘着テープを糊残りなく容易に剥がすことができた。また封止樹脂のはみ出しを抑えるマスキング性能も良好である、完成したパッケージに対しても特に著しい付着汚染物などが認められない良好なパッケージを得ることができた。
実施例２
実施例１において、アクリル系粘着剤の調製にあたって、離型剤（可塑剤）としてトリメリツト酸エステル（大日本インキ製，Ｗ−７００）を２０重量部添加した以外は実施例と１と同じ組成のアクリル系粘着剤を調製した。また当該アクリル系粘着剤を用いて、実施例１と同様にして耐熱性粘着テープを作製し、また実施例１と同様にしてＱＦＮを製造した。このようにして得られたＱＦＮは、粘着テープを糊残りなく容易に剥がすことができた。また封止樹脂のはみ出しを抑えるマスキング性能も良好である、完成したパッケージに対しても特に著しい付着汚染物などが認められない良好なパッケージを得ることができた。なお、実施例１と同様にして測定した、アクリル系粘着剤の貯蔵弾性率は、７．０×１０5 Ｐａ、粘着テープの粘着力は、０．５Ｎ／１９ｍｍ幅であった。
比較例１
上記記耐熱性粘着テープを貼着していないリードフレーム単体に半導体チップをポンディングし、金型に挟み実施例１と同様の条件で樹脂封止を行ったところ、樹脂漏れが発生した。
比較例２
実施例１において、アクリル系粘着剤の調製にあたって、離型剤を添加しなかったこと以外は実施例と１と同じ組成のアクリル系粘着剤を調製した。また当該アクリル系粘着剤を用いて、実施例１と同様にして耐熱性粘着テープを作製し、また実施例１と同様にしてＱＦＮを製造した。このようにして得られたＱＦＮは、封止樹脂のはみ出しを抑えるマスキング性能は良好であったが、粘着テープの粘着力が著しく高いため、無理に引き剥がしたところ粘着剤層の表層が完成したパッケージに残余してしまった。なお、実施例１と同様にして測定した、アクリル系粘着剤の貯蔵弾性率は、９．０×１０5 Ｐａ、粘着テープの粘着力は、７．５Ｎ／１９ｍｍ幅であった。
本発明の半導体装置の製造方法の一例を示す工程図である。 本発明におけるリードフレームの一例を示す図であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）は樹脂封止後の状態を示す底面図である。 本発明における樹脂封止工程の一例を示す縦断面図である。
符号の説明
１０ リードフレーム
１１ａ 開口
１１ｂ 端子部
１１ｃ ダイパッド
１５ 半導体チップ
１５ａ 電極パッド
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 粘着テープ
２１ 封止された構造物
２１ａ 半導体装置

Claims (3)

  1. アウターパッド側に耐熱性粘着テープを貼り合わせた金属製のリードフレームのダイパッド上に半導体チップをボンディングする搭載工程と、封止樹脂により半導体チップ側を片面封止する封止工程と、封止された構造物を個別の半導体装置に切断する切断工程とを、少なくとも含む半導体装置の製造方法であって、
    前記耐熱性粘着テープは、基材層と、離型剤を含有する粘着剤層とから少なくとも構成され、
    前記粘着剤層はアクリル系粘着剤により形成されたものであり、
    前記離型剤の添加量は、前記アクリル系粘着剤の構成材料であるアクリル系ポリマー１００重量部に対し、０．１〜５重量部であることを特徴とする半導体装置の製造方法。
  2. 前記耐熱性粘着テープは、ステンレス板に貼り合わせた状態で２００℃にて１時間加熱後に、ＪＩＳ Ｚ０２３７に準じて測定される粘着力が５．０Ｎ／１９ｍｍ幅以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法に用いられる耐熱性粘着テープであって、前記耐熱性粘着テープは、基材層と、離型剤を含有する粘着剤層とから少なくとも構成されていることを特徴とする半導体装置製造用耐熱性粘着テープ。
JP2004015795A 2004-01-23 2004-01-23 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ Expired - Fee Related JP4566568B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004015795A JP4566568B2 (ja) 2004-01-23 2004-01-23 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
TW093140720A TW200525662A (en) 2004-01-23 2004-12-27 Process for producing semiconductor devices, and heat resistant adhesive tape used in this process
CNA2004100819160A CN1645580A (zh) 2004-01-23 2004-12-29 半导体装置的制造方法及使用于其中的耐热性粘合带
SG200500219A SG113568A1 (en) 2004-01-23 2005-01-18 Process for producing semiconductor devices, and heat resistant adhesive tape used in this process
KR1020050006000A KR20050076771A (ko) 2004-01-23 2005-01-21 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004015795A JP4566568B2 (ja) 2004-01-23 2004-01-23 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010030363A Division JP5160575B2 (ja) 2010-02-15 2010-02-15 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Publications (2)

Publication Number Publication Date
JP2005209936A JP2005209936A (ja) 2005-08-04
JP4566568B2 true JP4566568B2 (ja) 2010-10-20

Family

ID=34879022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004015795A Expired - Fee Related JP4566568B2 (ja) 2004-01-23 2004-01-23 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ

Country Status (5)

Country Link
JP (1) JP4566568B2 (ja)
KR (1) KR20050076771A (ja)
CN (1) CN1645580A (ja)
SG (1) SG113568A1 (ja)
TW (1) TW200525662A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP5077980B2 (ja) * 2006-03-06 2012-11-21 日東電工株式会社 半導体装置の製造方法
JP4905352B2 (ja) * 2006-05-09 2012-03-28 日立化成工業株式会社 接着シート、これを用いた回路部材の接続構造及び半導体装置
SG150404A1 (en) * 2007-08-28 2009-03-30 Micron Technology Inc Semiconductor assemblies and methods of manufacturing such assemblies
JP5554503B2 (ja) * 2008-03-18 2014-07-23 リンテック株式会社 再剥離性工程フィルム
TWI414013B (zh) * 2009-05-21 2013-11-01 Prov Technology Corp Electronic component cutting and stripping machine and method thereof
JP5551568B2 (ja) * 2009-11-12 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) * 2009-12-14 2013-12-11 日東電工株式会社 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
JP5612403B2 (ja) * 2010-09-09 2014-10-22 日東電工株式会社 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
CN102738024A (zh) * 2011-04-01 2012-10-17 飞思卡尔半导体公司 半导体封装及其引线框
JP5588950B2 (ja) * 2011-10-17 2014-09-10 日東電工株式会社 耐熱性粘着テープ
CN103305138A (zh) * 2012-03-08 2013-09-18 日东电工株式会社 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
CN111668122B (zh) * 2019-03-08 2022-03-25 矽磐微电子(重庆)有限公司 半导体封装方法
JP7329002B2 (ja) 2021-01-13 2023-08-17 アオイ電子株式会社 半導体デバイスの製造方法および半導体デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP2002110890A (ja) * 2000-10-05 2002-04-12 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2003086614A (ja) * 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP2002110890A (ja) * 2000-10-05 2002-04-12 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2003086614A (ja) * 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置

Also Published As

Publication number Publication date
JP2005209936A (ja) 2005-08-04
KR20050076771A (ko) 2005-07-27
CN1645580A (zh) 2005-07-27
SG113568A1 (en) 2005-08-29
TW200525662A (en) 2005-08-01

Similar Documents

Publication Publication Date Title
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR20050076771A (ko) 반도체 장치의 제조 방법 및 이에 이용되는 내열성 점착테이프
TWI505416B (zh) 樹脂密封用黏著帶及使用其之樹脂密封型半導體裝置之製造方法
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
US8236614B2 (en) Semiconductor device manufacturing method
JP4125668B2 (ja) 半導体装置の製造方法
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5077980B2 (ja) 半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4357754B2 (ja) 半導体装置の製造方法
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5588950B2 (ja) 耐熱性粘着テープ
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2009044010A (ja) 半導体装置の製造方法
JP4412597B2 (ja) 半導体装置の製造方法、それに用いる耐熱性粘着テープ及び耐熱性粘着剤組成物
JP2012182392A (ja) 半導体装置の製造方法
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP5275159B2 (ja) 半導体装置の製造方法
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP2002110884A (ja) リードフレーム積層物
JP2005116919A (ja) 半導体装置の製造方法及び半導体装置製造用粘着テープ又はシート
JP2006216829A (ja) 半導体モールド用バリ防止シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Ref document number: 4566568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160813

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees