JP5551568B2 - 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5551568B2
JP5551568B2 JP2010248866A JP2010248866A JP5551568B2 JP 5551568 B2 JP5551568 B2 JP 5551568B2 JP 2010248866 A JP2010248866 A JP 2010248866A JP 2010248866 A JP2010248866 A JP 2010248866A JP 5551568 B2 JP5551568 B2 JP 5551568B2
Authority
JP
Japan
Prior art keywords
resin
adhesive tape
sealing
pressure
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010248866A
Other languages
English (en)
Other versions
JP2011124558A (ja
Inventor
雄一朗 柳
広行 近藤
晋史 星野
大輔 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2010248866A priority Critical patent/JP5551568B2/ja
Publication of JP2011124558A publication Critical patent/JP2011124558A/ja
Application granted granted Critical
Publication of JP5551568B2 publication Critical patent/JP5551568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Description

本発明は、樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法に関する。
近年、ＬＳＩの実装技術において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）に代表されるような、リード端子がパッケージ内部に取り込まれた形態のパッケージが、小型化及び高集積化の面で特に注目されている。
このようなＱＦＮでは、リードフレーム面積あたりの生産性を飛躍的に向上させることができる製造方法が、特に注目されている。その方法として、複数のＱＦＮ用チップをリードフレームのダイパッド上に整列させ、金型のキャビティ内で封止樹脂にて一括封止し、その後、切断によって個別のＱＦＮ構造物に分割することを含む製造方法が挙げられる。
このような、複数の半導体チップを一括封止するＱＦＮの製造方法では、樹脂封止時のモールド金型によってクランプされるリードフレームの領域は、パッケージパターン領域を完全に被覆する樹脂封止領域の外側の一部のみである。従って、パッケージパターン領域、特にその中央部では、リードフレーム裏面をモールド金型に十分な圧力で押さえつけることができず、封止樹脂がリードフレーム裏面側に漏れ出すことを防止することが非常に難しく、ＱＦＮの端子等が樹脂で被覆されるという問題が生じ易い。
このため、このようなＱＦＮの製造方法に対して、リードフレームの裏面側に粘着テープを貼り付け、この粘着テープの自着力（マスキング）を利用したシール効果により、樹脂封止時のリードフレーム裏面側への樹脂漏れを防ぐ製造方法が有効である。
つまり、リードフレームへの半導体チップの搭載後又はワイヤボンディングの実施後に耐熱性粘着テープをリードフレーム裏面に貼り合せることは、ハンドリングの面で実質的に困難であることから、まず、耐熱性粘着テープをリードフレームの裏面側に貼り合わせ、その後、半導体チップの搭載及びワイヤボンディングを経て、封止樹脂による封止を行った後、耐熱性粘着テープを剥離することが望ましい。
このような方法として、厚み１０μｍ以下の粘着剤層を有する耐熱性粘着テープを用いて、樹脂漏れを防止しつつワイヤボンディングなどの一連工程を実施する方法が提案されている（例えば、特許文献１）。
特開２００２−１８４８０１号公報
しかし、従来の半導体装置の製造方法では、封止樹脂による封止工程において、耐熱性粘着テープを張り合わせたリードフレームの精度、金型、特に下金型の設計によって、それらの間にギャップが存在している場合がある。
このような場合、リードフレームと下金型との間に生じるギャップによって、耐熱性粘着テープとリードフレームとの間、モールド部分の外周部をうまくクランプできずに樹脂漏れが発生する場合がある。
本発明は、上記課題に鑑みなされたものであり、樹脂封止の際の樹脂漏れを効率的に防止することができる樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法を提供することを一目的とする。
本発明の樹脂封止型半導体装置の製造における樹脂封止用粘着テープは、
基材層と、該基材層上に積層された粘着剤層と、該粘着剤層に接触する剥離シートを備え、
前記基材層と粘着剤層との総膜厚が２５〜４０μｍであり、
前記該剥離シートは、
剥離角度９０±１５°での剥離強度が１．５Ｎ／５０ｍｍ幅以下、
剥離角度１２０±１５°での剥離強度が１．２Ｎ／５０ｍｍ幅以下、
剥離角度１５０±１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下又は
剥離角度１８０＋０°〜１８０−１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下であることを特徴とする。
このような粘着テープは、前記粘着剤層の厚さが２μｍ〜２５μｍであることが好ましい。
リードフレーム表面に搭載された半導体チップを樹脂封止する際に前記リードフレームの少なくとも一面に貼着され、封止後に剥離するために用いられることが好ましい。
前記粘着剤層が、前記基材層の片面上にのみ積層されていることが好ましい。
さらに、粘着剤層に接触する剥離シートを備え、かつ、当該剥離シートは、剥離角度９０±１５°での剥離強度が１．５Ｎ／５０ｍｍ幅以下、剥離角度１２０±１５°での剥離強度が１．２Ｎ／５０ｍｍ幅以下、剥離角度１５０±１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下又は剥離角度１８０＋０°〜１８０−１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下であることが好ましい。
本発明の樹脂封止型半導体装置の製造方法は、リードフレームの少なくとも一面に、上述した粘着テープを貼着し、
前記リードフレーム上に半導体チップを搭載し、
該半導体チップ側を封止樹脂により封止し、
封止後に前記粘着テープを剥離する工程を含むことを特徴とする。
このような方法では、前記封止を、０．８〜２．０Ｐａ・ｓの粘度を有する封止樹脂によって行うか、１６０〜１９０℃の樹脂注入温度での射出成形によって行うか、１５０〜２２０ｋＮの樹脂注入圧力での射出成形によって行うか及び／又は金型のクランプ圧力３〜７ｋＮにて行うことが好ましい。
さらに、粘着テープの貼着から樹脂封止までの間に、リードフレーム側から該リードフレームを介して粘着テープに放射線照射を行うことが好ましい。
本発明の樹脂封止用粘着テープによれば、樹脂封止の際の樹脂漏れを効率的に防止することができる。
また、本発明の樹脂封止型半導体装置の製造方法によれば、上述した粘着テープを利用することにより、樹脂封止の際の樹脂漏れを効率的に防止することができ、歩留まりの向上を図ることが可能となる。
本発明の半導体装置の製造方法の一例を示す工程図である。 本発明の半導体装置の製造方法に用いるリードフレームの一例を示す平面図（ａ）及び要部拡大図（ｂ）である。
本発明の樹脂封止用粘着テープは、少なくとも、基材層と、その上に積層された粘着剤層とを備える。この樹脂封止用粘着テープは、半導体製造プロセスにおける樹脂封止の際に使用される。
（基材層）
基材層としては、特に限定されるものではなく、当該分野で使用される粘着テープの基材として用いられる材料からなるものであればどのようなものでも用いることができる。
特に、基材層は、通常の半導体製造プロセスで使用される加熱、特に樹脂封止時の加熱に対して耐性を有するものが適している。例えば、１７０℃以上、２００℃以上、２５０℃以上、３００℃以上の耐熱性を有しているものが挙げられる。封止樹脂は、一般的に１７５℃前後の温度が付与されることから、このような温度条件下での著しい基材層の収縮又は基材そのものの破壊等が生じないものが好ましい。
また、別の観点から、基材層は、３００℃以下にガラス転移温度（Ｔｇ）を有さないことが好ましい。このような基材層を用いることにより、半導体装置の製造工程において、粘着テープが基材層のＴｇを超えて加熱された場合でも、粘着テープの変形等の防止、リードフレームの反り等を防止することができる。これによって、樹脂封止時のマスキングという機能を確実に果たして、ワイヤボンディングの成功率を向上させることができる。
ここで、Ｔｇは、ＡＳＴＭ Ｄ６９６に準拠して、熱機械分析装置（例えば、エスアイエステクノロジー社製、ＴＭＡ／ＳＳ６００）により求められる値である。つまり、基材層のサンプル（例えば、厚さ１ｍｍ×幅４ｍｍ）を、荷重１９．６ｍＮ、室温から１０℃／分の速度で昇温させ、熱分析装置にて厚さ方向の熱膨張量を測定し、熱膨張量と温度との関係をグラフ化し、ガラス転移温度と予想される点前後の曲線に接線を引き、これらの接線の交点から求められた値である。従って、３００℃以下にガラス転移温度を有さないとは、ガラス転移温度と予想される温度が認識できず、接線の交点がほぼ認められないことを意味する。
基材層は、１８０℃で３時間加熱した後の熱収縮率が、当該基材層の収縮に伴うリードフレームの反りを防止する観点から、０．４０％以下であることが好ましい。
ここで、熱収縮率とは、５ｃｍ角の基材層を１８０℃で３時間加熱したときの、加熱前寸法（５ｃｍ）１００％に対する、寸法変化の割合（％）を示す。この熱収縮率は、市販の投影機（ミツトヨ製投影機、ＰＪ−Ｈ３０００Ｆ）によって測定することができる。
基材層は、例えば、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリサルフォン（ＰＳＦ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアリレート（ＰＡＲ）、アラミド、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ)等の樹脂、液晶ポリマー（ＬＣＰ）、アルミ等の金属箔、ガラスクロス等によって形成することができる。特に、線熱膨張係数が１.０×１０-5〜３.０×１０-5／Ｋ程度のポリイミド材料は、加工性、ハンドリング性が高く、耐熱性及び強度も優れていることから、もっとも好ましい材料のひとつである。
なお、基材層は、単層でも積層構造でもよい。
基材層の厚さは、粘着テープの取扱性（例えば、テープの折れ又は裂けが生じ難いこと）の観点からは、好ましくは５μｍ以上、より好ましくは１０μｍ以上であり、一方、粘着テープの剥離性の観点からは、好ましくは３５μｍ以下、より好ましくは３０μｍ以下である。
また、別の観点から、本発明の粘着テープを貼り付けるリードフレームは、後述するように、金属素材であることから、線熱膨張係数として１．８〜１．９×１０-5／Ｋ程度であることが一般的である。したがって、粘着テープの線熱膨張係数がリードフレームのそれとあまりに大きく違っていると、両者が貼り合わせられた状態で加熱されたとき、両者の熱膨張の差異からひずみを生じ、その結果、粘着テープにしわ、剥がれをもたらす。そのため、粘着テープを構成する基材層の線熱膨張係数は、リードフレーム素材に近い１.０×１０-5〜３.０×１０-5／Ｋ程度であるものが適しており、１．５×１０-5〜２．５×１０-5／Ｋ以下であることが好ましい。
ここで、線熱膨張係数は、ＡＳＴＭ Ｄ６９６に準拠して、ＴＭＡ（サーモ・メカニカル・アナリシス）により測定される値である。
（粘着剤層）
粘着剤層は、耐熱性を有するものであれば、当該分野で通常用いられている粘着剤によって形成することができる。この粘着剤は、感圧型、感熱型、感光型のいずれの型でもよいが、エネルギー線の照射によって硬化するタイプの粘着剤であることが適している。これにより、使用後、被加工物からの剥離を容易に行うことができる。なお、粘着剤層は、基材層の両側に形成されていてもよいが、片側のみに形成されていていることが適している。
粘着剤層を構成する粘着剤としては、例えば、アクリル系粘着剤、シリコーン系粘着剤、ゴム系粘着剤、エポキシ系粘着剤等の各種粘着剤が挙げられる。
アクリル系粘着剤は、例えば、アルキル（メタ）アクリル酸を含むモノマーの共重合から得られたアクリル系共重合体からなるものが挙げられる。なお、本明細書において、アルキル（メタ）アクリレートとは、アルキルアクリレート及び／又はアルキルメタクリレートを意味する。
アルキル（メタ）アクリル酸としては、メチル（メタ）アクリル酸、エチル（メタ）アクリル酸、ブチル（メタ）アクリル酸、イソアミル（メタ）アクリル酸、ｎ−ヘキシル（メタ）アクリル酸、２−エチルヘキシル（メタ）アクリル酸、イソオクチル（メタ）アクリル酸、イソノニル（メタ）アクリル酸、デシル（メタ）アクリル酸、ドデシル（メタ）アクリル酸等が挙げられる。なかでも、アクリル酸と、２−エチルヘキシル（メタ）アクリル酸との共重合、メチル及び／又はエチル（メタ）アクリル酸と、アクリル酸と、２−エチルヘキシル（メタ）アクリル酸との共重合が好ましい。
粘着剤層、特に、アクリル系粘着剤を含有する粘着剤層には、架橋剤を含有していてもよい。
架橋剤としては、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、アジリジン系化合物、キレート系架橋剤等が挙げられる。
架橋剤の含有量は特に限定されないが、アクリル系ポリマー１００重量部に対して０．１〜１５重量部が適しており、０．５〜１０重量部が好ましい。架橋剤をこの範囲で用いることにより、粘着剤層の粘弾性を適度に設定することができ、導電性パターン又は封止樹脂に対する粘着剤層の適度な粘着力を確保することができる。よって、粘着テープの剥離時においても、封止樹脂を剥離又は破損したり、粘着剤層の一部が導電性パターン又は封止樹脂に付着することがない。さらに、粘着剤層の過度の硬化を抑制することができる。
粘着剤層には、さらに、可塑剤、顔料、染料、老化防止剤、帯電防止剤、弾性率等の粘着剤層の物性改善のために加えられる充填剤等、当該分野で通常使用される各種添加剤を添加してもよい。
粘着剤層の厚みは、リードフレームとの十分な粘着力の観点からは、好ましくは、２μｍ以上、より好ましくは３μｍ以上、さらに好ましくは４μｍ以上であり、一方、十分なワイヤボンディング性の観点からは、好ましくは３５μｍ以下、より好ましくは３０μｍ以下である。
（粘着テープの製造）
粘着剤層は、接着剤成分を調製し、これを基材層に塗布／乾燥することにより形成することができる。接着剤成分の塗布方法としては、バーコーター塗工、エアナイフ塗工、グラビア塗工、グラビアリバース塗工、リバースロール塗工、リップ塗工、ダイ塗工、ディップ塗工、オフセット印刷、フレキソ印刷、スクリーン印刷など種々の方法を採用することができる。また、別途、剥離ライナーに粘着剤層を形成した後、それを基材フィルムに貼り合せる方法等を採用してもよい。
（粘着テープ）
本発明の粘着テープは、基材層と粘着剤層との総膜厚が２５〜４０μｍであることが適しており、２５〜３５μｍであることが好ましい。
このような範囲の総膜厚とすることにより、後述するように、リードフレームに貼着した際にしわの発生を防止することができるとともに、例えば、この粘着テープを貼着したリードフレームを金型に挟持する際のクランプ圧力等との兼ね合いで、効果的に金型の間からの樹脂漏れを防止することが可能となる。
なお、本発明の粘着テープは、粘着テープのリードフレームへの剥離角度１８０°での粘着力は、リードフレームへの十分な（例えば、工程中のテープ剥離が発生しないような）粘着力の観点からは、０．０１Ｎ／１９ｍｍ幅以上が適しており、好ましくは、０．０５Ｎ／１９ｍｍ幅以上、より好ましくは０．１０Ｎ／１９ｍｍ幅以上、さらに好ましくは０．１５Ｎ／１９ｍｍ幅以上である。一方、テープ貼付の失敗時のテープ剥離における糊残り及びダイパッド部等の変形を防止する観点からは、１０．０Ｎ／１９ｍｍ幅以下が適しており、好ましくは６．０Ｎ／１９ｍｍ幅以下、より好ましくは５．０Ｎ／１９ｍｍ幅以下、さらに好ましくは４．０Ｎ／１９ｍｍ幅以下である。
粘着テープの封止樹脂への剥離角度１８０°での粘着力は、１０．０Ｎ／１９ｍｍ幅程度以下が適しており、好ましくは６．０Ｎ／１９ｍｍ幅程度以下、より好ましくは５．０Ｎ／１９ｍｍ幅程度以下である。
ここで、この粘着力は、測定温度が２３±２℃、剥離角度が１８０°、剥離速度が３００ｍｍ／分（ＪＩＳ Ｚ０２３７に準拠）の条件下に、リードフレームからの剥離によって測定した場合の値である。このような測定は、市販の測定装置（島津製作所製、オートグラフＡＧ-Ｘ等）によって行うことができる。
一方、粘着テープは、まず、リードフレームに貼着され、任意の段階でリードフレームから剥離されるが、あまりに強粘着力を有する場合は、引き剥がしが困難となるだけでなく、場合によっては引き剥がしのための応力によって、モールドした樹脂の剥離、破損を招く。従って、封止樹脂のはみ出しを抑える粘着力以上に強粘着であることはむしろ好ましくない。例えば、半導体装置の製造工程において、ＪＩＳ Ｃ２１０７に準拠した２５℃における粘着力が５〜１００００Ｎ／ｍ程度であることが適している。さらに、２００℃にて１時間加熱した後のリードフレームへの粘着力が、０．０５Ｎ／１９ｍｍ幅程度以上であることが適しており、０．１Ｎ／１９ｍｍ幅程度が好ましい。また、６Ｎ／１９ｍｍ幅程度以下であることが適しており、４Ｎ／１９ｍｍ幅程度以下であることが好ましい。特に、０．０５〜６．０Ｎ／１９ｍｍ幅程度、０．１〜４．０Ｎ／１９ｍｍ幅程度、さらに、０．１〜２．０Ｎ／１９ｍｍ幅程度であることが好ましい。
本発明の粘着テープは、さらに、剥離シートを備えていることが好ましい。剥離シートは、粘着剤層を保護するために粘着剤層に接触して形成されているシートである。この粘着テープは、粘着剤層に含まれる粘着剤の種類等に応じて、特定の値の剥離強度を有していることが好ましい。剥離強度は、粘着テープを剥離する際の角度によって適宜調整することができる。例えば、以下に示す剥離角度での剥離強度の少なくとも１つを満たすものが好ましい。ここでの剥離強度は、測定温度が２３±２℃、剥離角度が７５〜１９５°、好ましくは９０〜１８０°、剥離速度が３００ｍｍ／分（ＴＭＡ０００１法 に準拠）の条件下に、本発明の粘着テープからの剥離によって測定した場合の値である。
剥離シートの、剥離角度９０±１５°での剥離強度は、１．５Ｎ/５０ｍｍ幅以下、１．０Ｎ/５０ｍｍ幅以下、０．５Ｎ/５０ｍｍ幅以下、０．３Ｎ/５０ｍｍ幅以下、０．２Ｎ/５０ｍｍ幅以下程度であることが適している。
剥離角度１２０±１５°での剥離強度は、１．２Ｎ/５０ｍｍ幅以下、１．０Ｎ/５０ｍｍ幅以下、０．８Ｎ/５０ｍｍ幅以下、０．６Ｎ/５０ｍｍ幅以下、０．３Ｎ/５０ｍｍ幅以下程度であることが適している。
剥離角度１５０±１５°での剥離強度は、１．０Ｎ/５０ｍｍ幅以下、０．８Ｎ/５０ｍｍ幅以下、０．６Ｎ/５０ｍｍ幅以下、０．５Ｎ/５０ｍｍ幅以下、０．３Ｎ/５０ｍｍ幅以下、０．２Ｎ/５０ｍｍ幅以下程度であることが適している。
剥離角度１８０＋０°〜１８０−１５°での剥離強度は、１．０Ｎ/５０ｍｍ幅以下、０．８Ｎ/５０ｍｍ幅以下、０．６Ｎ/５０ｍｍ幅以下、０．５Ｎ/５０ｍｍ幅以下、０．３Ｎ/５０ｍｍ幅以下、０．２Ｎ/５０ｍｍ幅以下程度であることが適している。
剥離強度をこのような範囲とすることにより、一般に利用されるテープ貼り付け装置等を用いた場合でも、剥離シートの剥離のための過度の剥離強度を必要とせず、粘着テープのしわ、貼り付け位置のずれを発生させず、粘着テープへ残留応力を負荷することを防止することができる。これによって、リードフレームの反り、封止樹脂の樹脂漏れ等の発生を抑制することができる。
剥離シートは、当該分野で一般的に用いられている材料、例えば、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリエチレンテレフタレートなどのポリエステル、ポリイミド、ポリエーテルエーテルケトン；低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン；ポリウレタン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、フッ素樹脂、セルロース系樹脂及びこれらの架橋体などのポリマー等を用いて、単層又は多層構造で形成された剥離基材を含む。
また、剥離シートは、剥離基材の少なくとも粘着剤層と接触する面に、粘着剤層と実質的に接着しないように、離型処理が施されているものが適している。離型処理は、当該分野で公知の方法及び材料を用いて行うことができる。例えば、シリコーン樹脂による処理、フッ素樹脂による離型処理等が挙げられる。具体的には、セラピール・シリーズ（東レフィルム加工株式会社）の軽剥離グレード及び中剥離グレード等が例示される。
（樹脂封止型半導体装置の製造方法及び樹脂漏れ防止方法）
本発明の樹脂封止型半導体装置では、粘着テープは、特に、樹脂封止する際に使用される。つまり、リードフレーム表面に搭載された半導体チップを樹脂封止する際にリードフレームの少なくとも一面、例えば、裏面（半導体チップが搭載された面と反対側の面、以下同じ）に貼着され、封止後に剥離するために用いられる。
本発明の製造方法では、
リードフレームの少なくとも一面、例えば、裏面に本発明の粘着テープを貼り合わせ、
このダイパッド表面に半導体チップを搭載し、
半導体チップ側を封止樹脂により封止し、
封止後に粘着テープを剥離する工程を含む。
さらに、任意に、粘着テープの貼り合わせから剥離の間に、
プラズマ処理を行う工程、
樹脂封止後の封止樹脂の切断工程、
リードフレーム側から該リードフレームを介して粘着テープに放射線照射工程、
ダイパッドに半導体チップを搭載した後の結線工程等を含んでいてもよい。
このような半導体装置の製造方法において、本発明の粘着テープは、主として樹脂漏れを防止するために使用される。なお、粘着テープは、リードフレームにおいて、樹脂で封止される領域以外の表裏面のいずれの領域に貼着されていてもよい。
具体的には、まず、図１（ａ）に示すように、本発明の粘着テープ２０を、リードフレーム１１の一面、つまり、裏面に貼り付ける。
リードフレーム１１は、通常、Ｃｕ系素材（Ｃｕ−Ｆｅ−Ｐなど）、Ｆｅ系素材(Ｆｅ−Ｎｉなど)等の金属板によって形成されている。また、ＱＦＮの端子パターンが刻まれていてもよい。特に、リードフレーム内の電気接点部分（後述する半導体チップとの接続部分）に、銀、ニッケル、パラジウム、金等で被覆（めっき）されているものが好ましい。リードフレーム１１の厚みは、通常、１００〜３００μｍ程度が挙げられる。
リードフレーム１１は、後の切断工程にて切り分けやすいよう、所定の配置パターン（例えば、個々のＱＦＮの配置パターン）が複数並べられているものが好ましい。具体的には、図２（ａ）及び（ｂ）に示すように、リードフレーム１１上に、マトリックス状にパッケージパターン領域１０が配列されたものが、マトリックスＱＦＮ、ＭＡＰ−ＱＦＮ等と呼ばれ、もっとも好ましいもののひとつである。
リードフレーム１１は、通常、ダイパッド１１ｃ及びリード端子１１ｂを備える。これらは分離して備えられていてもよいが、図２（ｂ）に示すように、隣接した複数の開口１１ａによって規定された複数リード端子１１ｂと、開口１１ａの中央に配列されたダイパッド１１ｃと、任意に、ダイパッド１１ｃを開口１１ａの４角に支持するダイバー１１ｄとによって、一体的に備えられているものが好ましい。なお、ダイパッド１１ｃ及びリード端子１１ｂ等は、放熱等の別の機能が意図されたものとして形成されていてもよい。
粘着テープ２０のリードフレーム１１への貼り付けは、少なくとも、リードフレーム１１におけるパッケージパターン領域１０に、リードフレーム１１のパッケージパターン領域１０より外側の領域、つまり、樹脂封止される樹脂封止領域の外側の全周を含む領域に又はパッケージパターン領域１０及びパッケージパターン領域１０の外側の全周を含む領域に行われることが適している。
樹脂封止領域の外側の全周を含む領域に本発明の粘着テープを貼着する場合は、リードフレームの裏面のみならず、表面にも貼着してもよい。パッケージパターン領域１０及びパッケージパターン領域１０の外側の全周を含む領域に貼着する場合は、リードフレームの裏面にのみ貼着することが好ましい。
リードフレーム１１は、通常、樹脂封止時の位置決めを行うためのガイドピン用孔（例えば、図２（ａ）の１３）を端辺近傍に有しているため、それを塞がない領域に粘着テープを貼着するのが好ましい。また、パッケージパターン領域１０はリードフレーム１１の長手方向に複数配置されるため、それらの複数領域に渡るように連続して粘着テープ２０を貼着するのが好ましい。
次いで、図１（ｂ）に示すように、リードフレーム１１表面（粘着テープ２０が貼り付けられていない面）に、半導体チップ１５を搭載する。
通常、上述したように、リードフレーム１１は、半導体チップ１５を固定するためダイパッド１１ｃと呼ばれる固定エリアが設けられていることから、半導体チップ１５は、ダイパッド１１ｃ上に搭載される。
ダイパッド１１ｃヘの半導体チップ１５の搭載は、例えば、導電性ペースト１９、接着テープ、接着剤（例えば、熱硬化性接着剤）等を用いる各種の方法が利用される。導電性ペースト、接着剤等を用いて搭載する場合、通常、１５０〜２００℃程度の温度で３０分〜９０分程度、加熱硬化される。
ここで、粘着テープにおける粘着剤層を硬化させて高弾性化を図るために、得られたリードフレーム１１に対して、リードフレーム１１側から、放射線照射を行ってもよい。
放射線の種類は、特に限定されるものではなく、粘着剤層に含まれる粘着剤の種類によって適宜調整することができる。例えば、紫外線、電子線等が挙げられる。なかでも、紫外線が好ましい。紫外線の波長としては、特に限定されないが、一般的な光重合に用いられる波長を選択することが適しており、例えば、２５０〜４００ｎｍの波長の紫外線が適している。
紫外線を照射する方法としては、従来公知の紫外線発生装置を利用することが適している。具体的には、放電ランプ方式（アークランプ）、フラッシュ方式、レーザ方式等を採用した紫外線装置が挙げられる。なかでも、工業的な生産方法の観点から、放電ランプ方式を利用したものが好ましく、さらに、放射線の照射効率の観点から、高圧水銀ランプ、メタルハライドランプを利用したものを用いることが好ましい。
放射線の照射量は、例えば、粘着剤層に含有されている重合開始剤等の効率を向上させることができる程度であることが適している。具体的には、１０〜１０００ｍＪ／ｃｍ２程度が挙げられ、５０〜６００ｍＪ／ｃｍ２程度が好ましい。粘着剤層の適度な硬化を実現できるからである。
この放射線照射は、粘着テープ２０をリードフレーム１１に貼着した後であって、後述するワイヤボンドの前であれば、どの段階で行ってもよい。例えば、粘着テープの貼着から樹脂封止までの間に行うことが好ましい。粘着テープ２０をリードフレーム１１に貼着する前に行うと、粘着剤層の硬化により粘着力が低下するため、貼着が困難になり、また、後述する封止樹脂の漏れを招くことがあるからである。
続いて、任意に、図１（ｃ）に示すように、半導体チップ１５表面の電極パッド（図示せず）と、リードフレーム１１とをワイヤボンド（結線）する。
ワイヤボンドは、ボンディングワイヤ１６、例えば、金線又はアルミ線などによって行われる。通常、１５０〜２５０℃に加熱した状態で、超音波による振動エネルギーと加圧による圧着エネルギーとの併用により行われる。この際、リードフレームに貼着した粘着テープ面を真空引きすることによって、ヒートブロックに確実に固定することができる。
なお、半導体チップ１５として、フェイスダウン実装を行う場合には、適宜リフロー工程を行うことができる。
次に、封止樹脂１７を射出成形する。つまり、リードフレーム１１を上下金型（図示せず）に挟み、封止樹脂１７（例えば、エポキシ樹脂等）を射出して、半導体チップ１５を封止する。この際の封止樹脂は、射出が容易であるという観点から、例えば、約０．８〜２．０Ｐａ・ｓ、好ましくは約０．１〜２．０Ｐａ・ｓの粘度を有する。なお、樹脂粘度は、市販の樹脂粘度測定装置（例えば、レオメータ、キャピラリーレオメータ等）によって測定することができる。また、封止封止は、１６０〜１９０℃の注入温度で射出することが好ましい。さらに、樹脂封止は、１５０〜２２０ｋＮの注入圧力での射出注入することが適している。この場合の封止は、片面封止及び両面封止のいずれでもよい。両面封止の場合には、上述したように、リードフレームにおける樹脂封止領域の外側の全周を含む領域に、リードフレームの表面及び／又は裏面に粘着テープを貼着することが適している。パッケージパターン領域１０及びパッケージパターン領域１０の外側の全周を含む領域の片面に粘着テープを貼着した場合には、片面封止を行うことが好ましい。このような封止を行う場合、特に本発明の粘着テープを好適に用いることができ、好ましい。
半導体チップの封止は、リードフレーム１１に搭載された半導体チップ１５及びボンディングワイヤ１６を保護するために行われる。例えば、エポキシ系樹脂等を用いて、射出成形により、金型中で成型されるのが代表的な方法である。この場合、複数のキャビティを有する上金型と下金型とからなる金型を用いて、複数の半導体チップを同時に封止することが好ましい。この場合の金型のクランプ圧力は、例えば、３〜７ｋＮ程度が適している。通常、樹脂封止時の加熱温度は１７０〜１８０℃程度であり、この温度で数分間キュアした後、さらに、ポストモールドキュアを数時間行う。
その後、図１（ｄ）に示すように、封止樹脂１７を含むリードフレーム１１を金型から取り出す。
図１（ｅ）に示すように、リードフレーム１１裏面に貼り付けられた粘着テープ２０を剥離する。
封止後の粘着テープ２０の剥離は、上述したポストモールドキュアの前に行うことが好ましい。
その後、図１（ｆ）に示すように、封止樹脂１７を含むリードフレーム１１を、半導体チップ１５ごとに分割し、半導体装置２１を得ることができる。
半導体チップ１５ごとの分割は、ダイサー等の回転切断刃等を用いて行うことができる。
なお、本発明の粘着テープは、半導体チップの樹脂封止の際に、リードフレームの一面、好ましくは裏面に貼着されていればよく、上述した図１（ａ）〜図１（ｃ）の工程について、半導体チップを搭載した後粘着テープを貼り付けてもよく、半導体チップをワイヤボンドした後粘着テープを貼り付けてもよい。なかでも、上述した図１（ａ）〜図１（ｃ）の順序で行うことが好ましい。また、半導体チップの構造によっては、ワイヤボンドを行わなくてもよい。
以下に本発明の樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法について、詳細に説明する。
なお、以下の実施例においては、特に断らない限り、部及び％等は質量基準である。
実施例１
２５μｍ厚のポリイミドフィルム（東レデュポン、カプトン１００Ｈ、線熱膨張係数２．７×１０−５／Ｋ、Ｔｇ：４０２℃）を基材層として用い、この基材層の片面に、シリコーン系粘着剤（東レ・ダウコーニングシリコーン社製、ＳＤ４５８４）１００部に対して白金触媒を２．５部加えて塗工／乾燥させて厚さ約６μｍの粘着剤層を有する耐熱性粘着テープを作製した（総膜厚：３１μｍ）。
実施例２
１２．５μｍ厚のポリイミドフィルム（東レデュポン、カプトン５０Ｈ、線熱膨張係数２．７×１０−５／Ｋ、Ｔｇ：４０２℃）を基材層として用い、この基材層の片面に、実施例１と同様に、シリコーン系粘着剤を用いて、厚さ約１８μｍの粘着剤層を有する耐熱性粘着テープを作製した（総膜厚：３０．５μｍ）。
実施例３
２５μｍ厚のポリエチレンテレフタレートフィルム（東レ製ルミラーＳ１０、熱線膨張係数１．２×１０−５／Ｋ、Ｔｇ：６７℃）を基材層として用いた。この基材層の片面に、アクリル酸ブチル−アクリル酸エチル−アクリル酸（アクリル酸ブチル／アクリル酸エチル／アクリル酸＝７０部／３０部／４部）からなるポリマー１００部に、イソシアネート系架橋剤（商品名「コロネートＬ」日本ポリウレタン工業株式会社製）３部、エポキシ系架橋剤（商品名「ＴＥＴＲＡＤ−Ｃ」三菱瓦斯化学（株））２部およびトルエンを均一に混合した粘着剤を用いて、厚さ約１０μｍの粘着剤層を有する耐熱性粘着テープを作製した（総膜厚：３５μｍ）。
比較例１
粘着剤層の厚みを約３５μｍとする以外、実施例１と同様に耐熱性粘着テープを作製した（総膜厚：６０μｍ）。
比較例２
基材層として、１２．５μｍ厚のポリイミドフィルム（東レデュポン、カプトン５０Ｈ、線熱膨張係数２．７×１０−５／Ｋ、Ｔｇ：４０２℃）を用い、実施例３と同様のアクリル系粘着剤を、厚さ約６μｍとした耐熱性粘着テープを作製した（総膜厚：１８．５μｍ）。
＜性能評価＞
実施例及び比較例で製造した粘着テープを、端子部に銀めっきが施された一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列された銅製のリードフレームの裏面のアウターパット側に、テープラミネート装置ＰＬ−５５ＴＲＭ（日東電工製）を用いて、常温にて密着するように静かに貼り合わせた。なお、このリードフレームのダイパッドには、半導体チップが搭載されており、金線によりワイヤボンディングされたものを用いた。
次いで、エポキシ系封止樹脂（日東電工製ＨＣ−３００、例えば、樹脂粘度：０．８〜２．０Ｐａ・ｓ）により、モールドマシン（ＴＯＷＡ製Ｍｏｄｅｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒート４０秒、インジェクション時間１１．５秒、インジェクション圧力１５０〜２２０ｋＮ、キュア時間１２０秒にてモールドした。この際、金型のクランプ圧力を３〜７ｋＮ程度とした。
その後、リードフレーム裏面に貼り付けられた粘着テープを剥離した。
さらに、１７５℃にて３時間程度ポストモールドキュアを行って、樹脂を十分に硬化させた後、ダイサーによって切断して、個々のＱＦＮタイプ半導体装置を得た。このようにしてＱＦＮタイプの半導体装置を製造した後、樹脂漏れを目視にて確認した。
その結果、実施例１〜３では、樹脂漏れは確認されなかった。一方、比較例１では６０％以上の端子に樹脂漏れがあることを確認した。また、比較例２では８０％以上の端子に樹脂漏れがあることを確認した。
また、実施例１〜３の粘着テープについて、それぞれ、厚さ５０μｍのＰＥＴセパレータ（三菱化学ポリエステルフィルム社製、ＭＲＳ−５０Ｓ）及び厚さ３８μｍのＰＥＴセパレータ（東レ加工フィルム社製、＃３８セラピール）を貼り合わせて粘着テープを作製した。
これらの粘着テープの剥離角度９０°、１２０°、１５０°又は１８０°でのセパレータ剥離力（単位：Ｎ／５０ｍｍ）を測定した。セパレータ剥離力の評価結果を表１及び表２に示す。
Figure 0005551568
Figure 0005551568
表１及び表２より、いずれも、０．３Ｎ／５０ｍｍ幅以下であった。また、これらの粘着テープを用いた場合、粘着テープの貼合わせ位置のずれ、リードフレームの反り、封止樹脂の漏れはいずれも認められなかった。
本発明の粘着テープは、半導体装置の製造方法において広範に用いることができる。
１０ パッケージパターン領域
１１ リードフレーム
１１ａ 開口
１１ｂ リード端子
１１ｃ ダイパッド
１５ 半導体チップ
１６ ボンディングワイヤ
１７ 封止樹脂
２０ 粘着テープ
２１ 半導体装置

Claims (10)

  1. 基材層と、該基材層上に積層された粘着剤層と、該粘着剤層に接触する剥離シートを備え、
    前記基材層と粘着剤層との総膜厚が２５〜４０μｍであり、
    前記該剥離シートは、
    剥離角度９０±１５°での剥離強度が１．５Ｎ／５０ｍｍ幅以下、
    剥離角度１２０±１５°での剥離強度が１．２Ｎ／５０ｍｍ幅以下、
    剥離角度１５０±１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下又は
    剥離角度１８０＋０°〜１８０−１５°での剥離強度が１．０Ｎ／５０ｍｍ幅以下であることを特徴とする樹脂封止型半導体装置の製造における樹脂封止用粘着テープ。
  2. 前記粘着剤層の厚さが２μｍ〜２５μｍである請求項１に記載の粘着テープ。
  3. リードフレーム表面に搭載された半導体チップを樹脂封止する際に前記リードフレームの少なくとも一面に貼着され、封止後に剥離するために用いられる請求項１又は２に記載の粘着テープ。
  4. 前記粘着剤層が、前記基材層の片面上にのみ積層されている請求項１〜３のいずれか１つに記載の粘着テープ。
  5. リードフレームの少なくとも一面に、請求項１〜４のいずれか１つに記載の粘着テープを貼着し、
    前記リードフレーム上に半導体チップを搭載し、
    該半導体チップ側を封止樹脂により封止し、
    封止後に前記粘着テープを剥離する工程を含むことを特徴とする樹脂封止型半導体装置の製造方法。
  6. 前記封止を、０．８〜２．０Ｐａ・ｓの粘度を有する封止樹脂によって行う請求項５に記載の樹脂封止型半導体装置の製造方法。
  7. 前記封止を、１６０〜１９０℃の樹脂注入温度での射出成形によって行う請求項５又は６に記載の樹脂封止型半導体装置の製造方法。
  8. 前記封止を、１５０〜２２０ｋＮの樹脂注入圧力での射出成形によって行う請求項５〜７のいずれか１つに記載の樹脂封止型半導体装置の製造方法。
  9. 前記封止を、金型のクランプ圧力３〜７ｋＮにて行う請求項５〜８のいずれか１つに記載の樹脂封止型半導体装置の製造方法。
  10. さらに、粘着テープの貼着から樹脂封止までの間に、リードフレーム側から該リードフレームを介して粘着テープに放射線照射を行う請求項５〜９のいずれか１つに記載の樹脂封止型半導体装置の製造方法。
JP2010248866A 2009-11-12 2010-11-05 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法 Active JP5551568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010248866A JP5551568B2 (ja) 2009-11-12 2010-11-05 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009258633 2009-11-12
JP2009258633 2009-11-12
JP2010248866A JP5551568B2 (ja) 2009-11-12 2010-11-05 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011124558A JP2011124558A (ja) 2011-06-23
JP5551568B2 true JP5551568B2 (ja) 2014-07-16

Family

ID=43974465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248866A Active JP5551568B2 (ja) 2009-11-12 2010-11-05 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20110111563A1 (ja)
JP (1) JP5551568B2 (ja)
CN (1) CN102061136B (ja)
TW (1) TWI505416B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
CN102074541B (zh) * 2010-11-26 2014-09-03 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
US8758461B2 (en) 2010-12-31 2014-06-24 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
JP5759729B2 (ja) * 2011-01-20 2015-08-05 日東電工株式会社 半導体部品の表面保護用粘着テープ
US8840694B2 (en) 2011-06-30 2014-09-23 Saint-Gobain Ceramics & Plastics, Inc. Liquid phase sintered silicon carbide abrasive particles
CN103702800B (zh) 2011-06-30 2017-11-10 圣戈本陶瓷及塑料股份有限公司 包括氮化硅磨粒的磨料制品
TWI469231B (zh) * 2011-09-09 2015-01-11 Dawning Leading Technology Inc 晶片封裝結構之製造方法
CA2850147A1 (en) 2011-09-26 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Abrasive articles including abrasive particulate materials, coated abrasives using the abrasive particulate materials and methods of forming
JP5865045B2 (ja) * 2011-12-07 2016-02-17 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865044B2 (ja) * 2011-12-07 2016-02-17 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
KR102187425B1 (ko) 2011-12-30 2020-12-09 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 형상화 연마입자 및 이의 형성방법
AU2012362173B2 (en) 2011-12-30 2016-02-25 Saint-Gobain Ceramics & Plastics, Inc. Forming shaped abrasive particles
KR101681526B1 (ko) 2011-12-30 2016-12-01 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 복합 형상화 연마입자들 및 이의 형성방법
US8840696B2 (en) 2012-01-10 2014-09-23 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles having particular shapes and methods of forming such particles
BR112014017050B1 (pt) 2012-01-10 2021-05-11 Saint-Gobain Ceramics & Plastics, Inc. partícula abrasiva moldada
CN103305138A (zh) * 2012-03-08 2013-09-18 日东电工株式会社 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
WO2013149209A1 (en) 2012-03-30 2013-10-03 Saint-Gobain Abrasives, Inc. Abrasive products having fibrillated fibers
IN2014DN10170A (ja) 2012-05-23 2015-08-21 Saint Gobain Ceramics
CN104411459B (zh) 2012-06-29 2018-06-15 圣戈本陶瓷及塑料股份有限公司 具有特定形状的磨粒和形成这种粒子的方法
US9440332B2 (en) 2012-10-15 2016-09-13 Saint-Gobain Abrasives, Inc. Abrasive particles having particular shapes and methods of forming such particles
KR101818946B1 (ko) 2012-12-31 2018-01-17 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 미립자 소재 및 이의 형성방법
WO2014161001A1 (en) 2013-03-29 2014-10-02 Saint-Gobain Abrasives, Inc. Abrasive particles having particular shapes and methods of forming such particles
TW201502263A (zh) 2013-06-28 2015-01-16 Saint Gobain Ceramics 包含成形研磨粒子之研磨物品
RU2643004C2 (ru) 2013-09-30 2018-01-29 Сен-Гобен Серэмикс Энд Пластикс, Инк. Формованные абразивные частицы и способы их получения
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
KR101870617B1 (ko) 2013-12-31 2018-06-26 생-고뱅 어브레이시브즈, 인코포레이티드 형상화 연마 입자들을 포함하는 연마 물품
US9771507B2 (en) 2014-01-31 2017-09-26 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle including dopant material and method of forming same
JP6484647B2 (ja) 2014-04-14 2019-03-13 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 成形研磨粒子を含む研磨物品
CN106457522B (zh) 2014-04-14 2020-03-24 圣戈本陶瓷及塑料股份有限公司 包括成形磨粒的研磨制品
WO2015184355A1 (en) 2014-05-30 2015-12-03 Saint-Gobain Abrasives, Inc. Method of using an abrasive article including shaped abrasive particles
JP6455127B2 (ja) * 2014-12-18 2019-01-23 三菱ケミカル株式会社 透明フィルムの製造方法
US9707529B2 (en) 2014-12-23 2017-07-18 Saint-Gobain Ceramics & Plastics, Inc. Composite shaped abrasive particles and method of forming same
US9914864B2 (en) 2014-12-23 2018-03-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particles and method of forming same
US9676981B2 (en) 2014-12-24 2017-06-13 Saint-Gobain Ceramics & Plastics, Inc. Shaped abrasive particle fractions and method of forming same
EP3277459B1 (en) 2015-03-31 2023-08-16 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
TWI634200B (zh) 2015-03-31 2018-09-01 聖高拜磨料有限公司 固定磨料物品及其形成方法
WO2016201104A1 (en) 2015-06-11 2016-12-15 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
KR102243356B1 (ko) 2016-05-10 2021-04-23 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 연마 입자 및 이의 형성 방법
WO2017197002A1 (en) 2016-05-10 2017-11-16 Saint-Gobain Ceramics & Plastics, Inc. Abrasive particles and methods of forming same
US9972509B2 (en) * 2016-09-12 2018-05-15 Win Semiconductors Corp. Anti-plasma adhesive tape and manufacturing method
EP4349896A2 (en) 2016-09-29 2024-04-10 Saint-Gobain Abrasives, Inc. Fixed abrasive articles and methods of forming same
WO2018101090A1 (ja) * 2016-11-29 2018-06-07 リンテック株式会社 両面粘着シートおよび半導体装置の製造方法
US10759024B2 (en) 2017-01-31 2020-09-01 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US10563105B2 (en) 2017-01-31 2020-02-18 Saint-Gobain Ceramics & Plastics, Inc. Abrasive article including shaped abrasive particles
US10865148B2 (en) 2017-06-21 2020-12-15 Saint-Gobain Ceramics & Plastics, Inc. Particulate materials and methods of forming same
US9909035B1 (en) * 2017-09-29 2018-03-06 Mayapple Baby Llc Mountable articles, dual-adhesive-adhesive tape and mounting methods using them
CN108831839B (zh) * 2018-06-22 2020-03-24 苏州震坤科技有限公司 一种去除半导体塑封制程中所产生毛边的方法
SG11202103537PA (en) * 2018-11-09 2021-05-28 Showa Denko Materials Co Ltd Temporary protective film for producing semiconductor device, reel body, and method for producing semiconductor device
EP4081369A4 (en) 2019-12-27 2024-04-10 Saint Gobain Ceramics GRINDING ARTICLES AND METHODS OF FORMING SAME
CN115397870A (zh) * 2020-03-30 2022-11-25 日东电工株式会社 光半导体元件密封用片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164203A (en) * 1985-02-13 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Plastic molding device for a semiconductor element
US5354614A (en) * 1993-03-01 1994-10-11 Minnesota Mining And Manufacturing Company Masking tape with stiffened edge and method of gasket masking
JP2003086614A (ja) * 2001-09-12 2003-03-20 Hitachi Chem Co Ltd 半導体装置の製造方法、半導体用接着・剥離フィルム、これを用いたリードフレーム及び半導体装置
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4610168B2 (ja) * 2003-08-06 2011-01-12 スリーエム イノベイティブ プロパティズ カンパニー 耐熱マスキングテープ
JP4566568B2 (ja) * 2004-01-23 2010-10-20 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4679896B2 (ja) * 2004-12-20 2011-05-11 リンテック株式会社 半導体用耐熱性粘着テープ
JP4437442B2 (ja) * 2004-12-27 2010-03-24 日東電工株式会社 剥離ライナーおよび該剥離ライナーが用いられた両面粘着テープ又はシート
JP4538398B2 (ja) * 2005-10-31 2010-09-08 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4654062B2 (ja) * 2005-03-30 2011-03-16 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP5077980B2 (ja) * 2006-03-06 2012-11-21 日東電工株式会社 半導体装置の製造方法
US20070231571A1 (en) * 2006-04-04 2007-10-04 Richard Lane Pressure sensitive adhesive (PSA) laminates
JP2008144047A (ja) * 2006-12-11 2008-06-26 Three M Innovative Properties Co 耐熱性マスキングテープ及びその使用方法
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate

Also Published As

Publication number Publication date
US20110111563A1 (en) 2011-05-12
JP2011124558A (ja) 2011-06-23
CN102061136A (zh) 2011-05-18
TWI505416B (zh) 2015-10-21
CN102061136B (zh) 2015-03-04
TW201125083A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
JP5551568B2 (ja) 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP3849978B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP5612403B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP4343943B2 (ja) 半導体装置製造用の耐熱性粘着テープ
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
JP5548077B2 (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP5366781B2 (ja) 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP5077980B2 (ja) 半導体装置の製造方法
JP4566568B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2005183734A (ja) 半導体装置製造用接着フィルム
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP5588950B2 (ja) 耐熱性粘着テープ
JP4357754B2 (ja) 半導体装置の製造方法
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
CN103305138A (zh) 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法
US20130237017A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP5160575B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
KR101923736B1 (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP4412597B2 (ja) 半導体装置の製造方法、それに用いる耐熱性粘着テープ及び耐熱性粘着剤組成物
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP4526714B2 (ja) リードフレーム積層物および半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
JP2009044010A (ja) 半導体装置の製造方法
JP5275159B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent or registration of utility model

Ref document number: 5551568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250