CN108831839B - 一种去除半导体塑封制程中所产生毛边的方法 - Google Patents

一种去除半导体塑封制程中所产生毛边的方法 Download PDF

Info

Publication number
CN108831839B
CN108831839B CN201810654115.0A CN201810654115A CN108831839B CN 108831839 B CN108831839 B CN 108831839B CN 201810654115 A CN201810654115 A CN 201810654115A CN 108831839 B CN108831839 B CN 108831839B
Authority
CN
China
Prior art keywords
substrate
adhesive film
film
concave part
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810654115.0A
Other languages
English (en)
Other versions
CN108831839A (zh
Inventor
汤霁嬨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Zhen Kun Science And Technology Ltd
Original Assignee
Suzhou Zhen Kun Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhen Kun Science And Technology Ltd filed Critical Suzhou Zhen Kun Science And Technology Ltd
Priority to CN201810654115.0A priority Critical patent/CN108831839B/zh
Priority to TW107121955A priority patent/TWI646707B/zh
Publication of CN108831839A publication Critical patent/CN108831839A/zh
Application granted granted Critical
Publication of CN108831839B publication Critical patent/CN108831839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种去除半导体塑封制程中所产生毛边的方法。所述方法包括：提供周围具有至少一凹部的基板，黏贴一胶膜于所述基板的下表面并覆盖所述凹部所在区域，将至少一芯片安装于所述基板上，完成所述芯片与所述基板的电性连接，将一模具压合于所述基板的上表面，灌入塑封体于所述芯片外围并完成封装作业，其中部分所述塑封体经所述模具与所述基板之间的微小空隙溢出至所述凹部内，而部分溢出的所述塑封体形成细小的毛边并附着于所述胶膜上；去除所述基板的下表面的所述胶膜，将附着所述胶膜的所述塑封体溢流所产生的毛边一并去除。本发明可简化生产流程，去除胶膜也同步去除毛边，省略人工费时费力以目视检查产品是否出现毛边的缺点；同时，本发明可提升良率，产量也同步增加。

Description

一种去除半导体塑封制程中所产生毛边的方法
技术领域
本发明涉及一种半导体封装作业的技术领域，尤其涉及一种能去除半导体塑封制程中所产生之毛边的方法。
背景技术
一般电子封装组件如固态硬盘等，使用的该印刷电路板形状并非单纯的长方型，配合产品的设计会于不同位置形成至少一凹部或缺口，并于特定区域表面设有数个金属端子(俗称金手指)。但在模具压合灌胶的封装制程中，少数情形下，仍会发生溢料的情形，即于凹部或金属端子表面形成一层薄膜(俗称毛边)，若未在后续品管中未实时去除就会产生不良品。但在大量生产过程中，并无法得知何时、哪个产品会出现毛边，若逐一检查不仅费时费工，且有时毛边很薄及很小，人工以肉眼若未仔细检查亦不易发现，因此会造成厂商生产的困扰。
发明内容
本发明的主要目的在于提供一种去除半导体塑封制程中所产生毛边的方法，主要是利用具有黏性的胶膜黏贴于基板表面，在因溢料而产生毛边时会黏附于该胶膜上，去除该胶膜并连带除毛边，藉此降低生产的不良率，以克服现有技术中的不足。
为了实现前述目的，本发明采用的技术方案包括：
本发明实施例提供了一种去除半导体塑封制程中所产生毛边的方法，其包括：
提供周围具有至少一凹部的基板；
黏贴一胶膜于所述基板的下表面并覆盖所述凹部所在区域；
将至少一芯片安装于所述基板上，完成所述芯片与所述基板的电性连接；
将一模具压合于所述基板的上表面，灌入塑封体于所述芯片外围并完成封装作业，其中部分所述塑封体经所述模具与所述基板之间的微小空隙溢出至所述凹部内，而部分溢出的所述塑封体形成细小的毛边并附着于所述胶膜上；
去除所述基板的下表面的所述胶膜，将附着所述胶膜的所述塑封体溢流所产生的毛边一并去除。
作为较佳优选实施方案之一，在本发明中，所述基板为一印刷电路板，于其表面的特定区域具有多个金属端子，所述基板于部分相邻金属端子之间也形成至少一凹部，在进行黏贴作业中，所述胶膜也黏贴于所述金属端子所在区域的下表面，避免模具压合过程中刮伤金属端子。
作为较佳优选实施方案之一，在本发明中，所述胶膜包括一薄膜及附着其表面的一黏胶层所构成，所述黏胶层厚度接近于所述薄膜，在本实施例中所述胶膜为一般常见的胶带。
在本发明另一实施例中，所述胶膜包括一薄膜及附着其表面的一黏胶层，但所述黏胶层为厚度较厚的弹性软胶体，由可耐高热及不易残胶材料所构成，例如硅胶。当胶膜当黏贴于所述基板的下表面并覆盖所述凹部所在区域，其中部分所述黏胶层填入所述凹部，较佳实施例是黏胶层填满所述凹部，藉此在灌入塑封体于所述芯片外围的封装作业中，所述黏胶层可减缓溢出的塑封体的渗出量，进一步防止毛边流出凹部而进入所述基板的下表面，此方式在撕除所述胶膜时，亦可将黏附于所述黏胶层的毛边一并去除。
在本发明另一实施例中，所述胶膜可为一弹性软胶体，所述弹性软胶体由可耐高热及不易残胶材料所构成，例如硅胶。但由硅胶构成的胶膜仅单一表面具有黏性且厚度较厚。当所述胶膜黏贴于所述基板的下表面并覆盖所述凹部所在区域，部分所述胶膜会填入至所述凹部内，较佳实施例是部分所述胶膜填满所述凹部，藉此在灌入塑封体于所述芯片外围完成封装作业中，于所述凹部内的所述胶膜可减缓溢出的塑封体的渗出量，进一步防止毛边流出凹部而进入所述基板的下表面，此方式在撕除该胶膜时，亦可将黏附于所述胶膜的毛边一并去除。
使用本发明的去除半导体塑封制程中所产生毛边的方法，具有下列几项优点：
1)本发明可简化生产流程：去除胶膜也同步去除毛边，省略人工费时费力以目视检查产品是否出现毛边的缺点；
2)本发明可提升良率，产量也同步增加；
3)本发明可使用结构简单的模具，降低模具开发的复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例1中一种去除半导体塑封制程中所产生毛边的方法的流程图。
图2A是本发明实施例1中一种去除半导体塑封制程中所产生毛边的方法的基板最初状态的俯视图。
图2B是本发明实施例1中一种去除半导体塑封制程中所产生毛边的方法的基板黏贴胶膜的俯视图。
图2C是本发明实施例1中一种去除半导体塑封制程中所产生毛边的方法的基板完成与芯片电性连接的俯视图。
图2D是本发明实施例1中将模具压合于基板上的俯视图。
图2E是图2D的剖面线AA的放大剖视图。
图2F是图2D的剖面线BB的放大剖视图。
图2G是本发明实施例1中封胶体封装于基板的剖面图。
图2H是本发明实施例1中去除胶膜后的剖面图。
图2I是图2H的局部放大示意图。
图3A是本发明实施例2中一种去除半导体塑封制程中所产生毛边的方法的基板黏贴胶膜的剖面图。
图3B是本发明实施例2中模具压合于基板上但未注入封胶体的剖面图。
图3C是本发明实施例2中封胶体封装于基板的剖面图。
图3D是本发明实施例2中去除胶膜后的剖面图。
图4A是本发明实施例3中一种去除半导体塑封制程中所产生毛边的方法的基板黏贴胶膜的剖面图。
图4B是本发明实施例3中封胶体封装于基板的剖面图。
图4C是本发明实施例3中去除胶膜后的剖面图。
附图标记说明：101-步骤一，102-步骤二，103-步骤三，104-步骤四，105-步骤五，2-基板，21-上表面，22-下表面，23-凹部，24-金属端子，25-凹部，3-胶膜，31-薄膜，32-黏胶层，3A-胶膜，3B-胶膜，4-芯片，5-引线，6-模具，7-塑封体，7A、7B、7C-毛边，A-圈选处。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案，如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
下面将结合附图及典型案例对本发明的技术方案进行清楚、完整的描述。
如图1所示，为本发明实施例1中一种去除半导体塑封制程中所产生毛边的方法，其步骤包括：
步骤一101：提供周围具有至少一凹部的基板；
步骤二102：黏贴一胶膜于所述基板的下表面并覆盖所述凹部所在区域；
步骤三103：将至少一芯片安装于所述基板上，完成所述芯片与所述基板的电性连接；
步骤四104：将一模具压合于所述基板的上表面，灌入塑封体于所述芯片外围并完成封装作业，其中部分所述塑封体经所述模具与所述基板之间的微小空隙溢出至所述凹部内，而部分溢出的所述塑封体形成细小的毛边并附着于所述胶膜上；
步骤五105：去除所述基板的下表面的所述胶膜，将附着所述胶膜的塑封体溢流所产生的毛边一并去除。
接着再上述的步骤作一简单的说明，如图2A所示，在步骤一101中，所述基板2为一印刷电路板，具有位置相对的上表面21及下表面22(请参图2E)。所述基板2的形状依产品规格，于其周围形成至少一凹部23，在本实施例中具有两个，但不以此为限。另外于所述基板2的特定区域设有数个金属端子24，所述金属端子24为俗称的金手指。所述基板2于部分相邻的所述金属端子24之间也具有凹部25。在本实施例中，所述凹部23、凹部25的数目及位置皆依产品规格而定。另外在实际产品中所述上表面21也设有相关线路，但图中并未画出。
如图2B所示，在步骤二102中，是于所述基板2的下表面22黏贴着一胶膜3，所述胶膜3覆盖所述凹部23所在区域。所述胶膜3为具有黏性的胶带，覆盖所述凹部23后，其具黏胶的表面朝上。再者，所述胶膜3也可黏贴于多个所述金属端子24所在区域的下表面，并覆盖所述凹部25所在区域，此部分的所述胶膜3也用以保护所述金属端子24于生产过程中不被刮伤。
如图2C所示，在步骤三103中，将一芯片4安装于所述基板2的上表面21，并以打线方式以多条引线5完成所述芯片4与所述基板2的电性连接，图中仅画出一个芯片4，但并不以此为限，可依需求增设相关的数个芯片。
如图2D所示，在步骤四104中，使用一模具6压合于所述基板2的上表面21，也覆盖了所述芯片4所在处，如图2E及图2F所示，分别为依据图2D的剖面线AA及剖面线BB的放大剖视图，系显示灌胶封装前，不同基板位置的剖面图。接着，如图2G所示，模具6内灌入塑封体7于所述芯片4外围并完成封装作业。若在大量生产的过程中，少数情形会发生塑封体7经模具6与基板2之间的微小空隙溢流至所述凹部23内或所述凹部25内，此俗称为毛边(Burr)7A。本发明因所述胶膜3表面具有黏性，可黏住毛边7A。此毛边7A特性为薄、脆，最后步骤，如图2H所示，撕下所述基板2的下表面22的所述胶膜3时，附着所述胶膜3的毛边7A就会一并被去除，请一并参考图2I，系依据图2G圈选处A的放大示意图所示，毛边7A进一步防止流出凹部23，而进入基板2的下表面22。
在本发明中，所述胶膜3可选择各种表面具有黏性的材料所构成，在上述实施例中所述胶膜3是由一薄膜及附着其表面的一黏胶层所构成，所述黏胶层厚度接近于所述薄膜，由于两者相当薄，故上述图式中仅单一组件的胶膜3表示。在实施例中所述胶膜3为胶带。
如图3A所示，为本发明的实施例2的基板黏贴胶膜的剖面图。本实施例不同之处在于改用另一种胶膜3A，所述胶膜3A仍由一薄膜31及附着其表面的一黏胶层32所构成，但所述黏胶层32厚度大于所述薄膜31。所述黏胶层32为具有黏性的弹性软胶体，且由耐高热及撕下后不易残胶的材料所构成，例如可选用压克力(Acrylic)、环氧树脂(Epoxy Resins)或聚亚酰胺(Polyimide)等成份，而制成所需黏胶层32。在上述步骤二102中，当胶膜3A黏贴于所述基板2的下表面22并覆盖所述凹部23所在区域，本实施例的所述黏胶层32会填入所述凹部23，最佳的状态是填满所述凹部23(请一并参阅图3A及图3B)，藉此在上述步骤四104中，如图3C所示，灌入塑封体7于所述芯片4外围完成封装作业中，所述黏胶层32可减缓溢出的塑封体7的渗出量，并使溢出的塑封体7黏附于所述黏胶层32，进一步防止毛边7B流出凹部23而进入所述基板2的下表面22，最后如图3D所示，在撕除所述胶膜3A时，亦可将黏附于所述黏胶层32的毛边7B一并去除，防止流出凹部23，而进入基板2的下表面22。
如图4A所示，为本发明的实施例3的基板黏贴胶膜的剖面图。本实施例不同之处也是采用另一种胶膜3B。所述胶膜3B厚度较厚为一弹性软胶体，所述弹性软胶体由可耐高热及撕下后不易残胶材料所构成，例如可选用压克力(Acrylic)、环氧树脂(Epoxy Resins)或聚亚酰胺(Polyimide)等成份，而制成所需胶膜3B。在本实施例中，压克力等材料所构成的所述胶膜3B仅单一表面具有黏性。在上述步骤二102中，当所述胶膜3B黏贴于所述基板2的下表面22并覆盖所述凹部23所在区域，部分所述胶膜3B会填充至所述凹部23内，较佳实施例是填满所述凹部23，接下来，如图4B所示，塑封体7灌入于所述芯片4外围完成封装作业中，填入所述凹部23内的所述胶膜3B可减缓溢出的塑封体7的渗出量，进一步防止毛边7C流出凹部23而进入所述基板2的下表面22，最后，如图4C所示，在撕除所述胶膜3B时，亦可将黏附于所述胶膜3B的毛边7C一并去除，防止流出凹部23，而进入基板2的下表面22。
综合以上所述，本发明的去除半导体塑封制程中所产生毛边的方法，具有下列几项优点：
1)本发明可简化生产流程：去除胶膜也同步去除毛边，省略人工费时费力以目视检查产品是否出现毛边的缺点；
2)本发明可提升良率，产量也同步增加；
3)本发明可使用结构简单的模具，降低模具开发的复杂度。
综合以上所述，本发明可简化生产流程，去除胶膜也同步去除毛边，省略人工费时费力以目视检查产品是否出现毛边的缺点；同时，本发明可提升良率，产量也同步增加。
虽然结合附图对本发明进行了说明，但是附图中公开的实施例旨在对本发明优选实施方式进行示例性说明，而不能理解为对本发明的一种限制。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (9)

1.一种去除半导体塑封制程中所产生毛边的方法，其特征在于包括：
提供具有至少一凹部的基板，所述凹部是在所述基板边缘形成的开放区域；
黏贴一胶膜于所述基板的下表面并覆盖所述凹部所在区域；
将至少一芯片安装于所述基板上，完成所述芯片与所述基板的电性连接；
将一模具压合于所述基板的上表面，灌入塑封体于所述芯片外围并完成封装作业，其中部分所述塑封体经所述模具与所述基板之间的微小空隙溢出至所述凹部内，而部分溢出的所述塑封体形成细小的毛边并附着于所述胶膜上；
去除所述基板的下表面的所述胶膜，将附着所述胶膜的所述塑封体溢流所产生的毛边一并去除。
2.根据权利要求1所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述基板的特定区域表面具有多个金属端子，所述基板于多个所述金属端子之间也具有所述凹部，所述胶膜黏贴于多个所述金属端子所在区域的下表面，并覆盖所述凹部所在区域。
3.根据权利要求1所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述胶膜包括一薄膜及附着于所述薄膜表面的一黏胶层，所述黏胶层厚度接近于所述薄膜，所述胶膜为一胶带。
4.根据权利要求1所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述胶膜包括一薄膜及附着于所述薄膜表面的一黏胶层，所述黏胶层厚度大于所述薄膜，所述黏胶层为具有黏性的弹性软胶体，且由耐高热及撕下后不易残胶的材料所构成，当胶膜黏贴于所述基板的下表面并覆盖所述凹部所在区域，所述黏胶层会填入所述凹部内。
5.根据权利要求4所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：当胶膜黏贴于所述基板的下表面并覆盖所述凹部所在区域，所述黏胶层会填满所述凹部。
6.根据权利要求4所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述黏胶层系选用压克力、环氧树脂或聚亚酰胺，且仅于单一表面具有黏性。
7.根据权利要求1所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述胶膜具有黏性且厚度较厚的弹性软胶体，所述弹性软胶体由可耐高热及撕下后不易残胶材料所构成，当所述胶膜黏贴于所述基板的下表面并覆盖所述凹部所在区域，部分所述胶膜会填入所述凹部内。
8.根据权利要求7所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：当所述胶膜黏贴于所述基板的下表面并覆盖所述凹部所在区域，所述胶膜会填满所述凹部。
9.根据权利要求7所述的去除半导体塑封制程中所产生毛边的方法，其特征在于：所述胶膜系选用压克力、环氧树脂或聚亚酰胺，且仅于单一表面具有黏性。
CN201810654115.0A 2018-06-22 2018-06-22 一种去除半导体塑封制程中所产生毛边的方法 Active CN108831839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810654115.0A CN108831839B (zh) 2018-06-22 2018-06-22 一种去除半导体塑封制程中所产生毛边的方法
TW107121955A TWI646707B (zh) 2018-06-22 2018-06-26 一種去除半導體塑封製程中所產生毛邊的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810654115.0A CN108831839B (zh) 2018-06-22 2018-06-22 一种去除半导体塑封制程中所产生毛边的方法

Publications (2)

Publication Number Publication Date
CN108831839A CN108831839A (zh) 2018-11-16
CN108831839B true CN108831839B (zh) 2020-03-24

Family

ID=64137942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810654115.0A Active CN108831839B (zh) 2018-06-22 2018-06-22 一种去除半导体塑封制程中所产生毛边的方法

Country Status (2)

Country Link
CN (1) CN108831839B (zh)
TW (1) TWI646707B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714965A (ja) * 1993-06-21 1995-01-17 Fuji Xerox Co Ltd 半導体装置用リードフレーム
JP2000294580A (ja) * 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ
JP2002033345A (ja) * 2000-07-14 2002-01-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置の製造方法
DE10116510A1 (de) * 2000-11-27 2002-05-29 Orient Semiconductor Elect Ltd Ultradünnfilm-Kapselung
JP4125668B2 (ja) * 2003-12-19 2008-07-30 日東電工株式会社 半導体装置の製造方法
JP2007183899A (ja) * 2006-01-05 2007-07-19 Jow En Min マイクロｓｄメモリカードの形成方法
TW200727426A (en) * 2006-01-10 2007-07-16 Advanced Semiconductor Eng Mold-cleaning tool and method of cleaning residues of encapsulant in molding cavities
TWI326475B (en) * 2007-03-03 2010-06-21 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor device and carrier applied therein
TW200845236A (en) * 2007-05-04 2008-11-16 Utac Taiwan Memory card and method for fabricating the same
TWI381496B (zh) * 2009-01-23 2013-01-01 Everlight Electronics Co Ltd 封裝基板結構與晶片封裝結構及其製程
JP5551568B2 (ja) * 2009-11-12 2014-07-16 日東電工株式会社 樹脂封止用粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
CN102064118B (zh) * 2010-11-16 2013-03-06 日月光半导体制造股份有限公司 半导体封装件的制造方法及制造其的封装模具
TWI426570B (zh) * 2011-08-08 2014-02-11 矽品精密工業股份有限公司 封裝結構之製法
JP6422447B2 (ja) * 2014-01-14 2018-11-14 アピックヤマダ株式会社 樹脂モールド金型および樹脂モールド方法

Also Published As

Publication number Publication date
TW202002336A (zh) 2020-01-01
CN108831839A (zh) 2018-11-16
TWI646707B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US6482675B2 (en) Substrate strip for use in packaging semiconductor chips and method for making the substrate strip
JP3710633B2 (ja) 半導体集積回路装置
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JP3332654B2 (ja) 半導体装置用基板、半導体装置および半導体装置の製造方法
TW201923990A (zh) 用於在半導體器件中之導線架及模製化合物之間改良黏著性的系統及方法
JPH10200016A (ja) ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
CN108831839B (zh) 一种去除半导体塑封制程中所产生毛边的方法
US6372553B1 (en) Disposable mold runner gate for substrate based electronic packages
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US11637024B2 (en) Method for glob top encapsulation using molding tape with elevated sidewall
JPH11111738A (ja) Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
CN100463132C (zh) 晶片封装结构及其制造方法
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
CN100466209C (zh) 半导体器件及其加工和封装方法
JP2011014606A (ja) 半導体装置の製造方法
CN218333789U (zh) 衬底和半导体器件
CN211555898U (zh) 一种感光芯片封装件
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100258852B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant