CN102064118B - 半导体封装件的制造方法及制造其的封装模具 - Google Patents

半导体封装件的制造方法及制造其的封装模具 Download PDF

Info

Publication number
CN102064118B
CN102064118B CN2010105645442A CN201010564544A CN102064118B CN 102064118 B CN102064118 B CN 102064118B CN 2010105645442 A CN2010105645442 A CN 2010105645442A CN 201010564544 A CN201010564544 A CN 201010564544A CN 102064118 B CN102064118 B CN 102064118B
Authority
CN
China
Prior art keywords
fin
keeper
those
substrate
encapsulating mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105645442A
Other languages
English (en)
Other versions
CN102064118A (zh
Inventor
陈天赐
陈光雄
王圣民
冯相铭
李育颖
郑秉昀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010105645442A priority Critical patent/CN102064118B/zh
Publication of CN102064118A publication Critical patent/CN102064118A/zh
Application granted granted Critical
Publication of CN102064118B publication Critical patent/CN102064118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装件的制造方法及制造其的封装模具，制造方法包括以下步骤。首先，提供散热片。然后，提供待封装元件，待封装元件包括基板及数个半导体元件，半导体元件设于基板上。然后，形成封装体于散热片与待封装元件之间，其中封装体包覆半导体元件。然后，形成数道第一切割狭缝，其中第一切割狭缝经过散热片及封装体的一部分。然后，形成数道第二切割狭缝，其中第二切割狭缝经过基板及封装体的其余部分并延伸至第一切割狭缝。

Description

半导体封装件的制造方法及制造其的封装模具
技术领域
本发明是有关于一种半导体封装件的制造方法及制造其的封装模具，且特别是有关于一种具有散热结构的半导体封装件的制造方法及制造其的封装模具。
背景技术
请参照图1A至1E(已知技术)，其绘示传统半导体封装件的制造示意图。首先，如图1A所示，提供一待封装元件12，待封装元件12包括基板14及多个晶片16，晶片16设于基板14上。然后，如图1B所示，粘贴多个散热结构18于对应的晶片16的顶面22上。然后，如图1C所示，形成封装体(molding compound)26覆盖晶片16的侧面28及散热结构18的侧面30而露出散热结构18的顶面24。然后，如图1D所示，形成多个焊球20于基板14上。然后，如图1E所示，切割基板14及封装体26，以形成多个半导体封装件10。
然而，如图1E所示的切割步骤中，切割后的半导体封装件10在切割面S1遗留毛边(burr)，故需再对切割完成的半导体封装件10进行去毛边处理，徒增生产耗时。
发明内容
本发明有关于一种半导体封装件的制造方法及制造其的封装模具，可减少甚至消除切割后的半导体封装件的毛边量，增进半导体封装件的品质以及提升半导体封装件的生产速率。
根据本发明的第一方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一散热片；提供一待封装元件，待封装元件包括一基板及数个半导体元件，半导体元件设于基板上；形成一封装体于散热片与待封装元件之间，其中封装体包覆半导体元件；形成数道第一切割狭缝，其中第一切割狭缝经过散热片及封装体的一部分；形成数道第二切割狭缝，其中第二切割狭缝经过基板及封装体的其余部分并延伸至对应的第一切割狭缝。
根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一散热片；提供一封装模具，其中封装模具具有一模穴及第一定位件；设置散热片至模穴内；设置一待封装元件至封装模具的模穴内，其中待封装元件包括一基板及数个半导体元件，半导体元件设于基板上，待封装元件并具有第二定位件，待封装元件藉由该第一定位件与第二定位件的结合而定位于封装模具；形成一封装体于散热片与待封装元件之间，以使封装体包覆半导体元件；形成数道第一切割狭缝，其中第一切割狭缝经过散热片及封装体的一部分；形成数道第二切割狭缝，其中第二切割狭缝经过基板及封装体的其余部分并延伸至对应的第一切割狭缝。
根据本发明的第三方面，提出一种封装模具。封装模具适用于封装一待封装元件，待封装元件具有第二定位件。封装模具包括一模具本体及第一定位件。模具本体具有一模穴。第一定位件设于模具本体上。其中，待封装元件藉由第一定位件与第二定位件的结合而定位于封装模具。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A至1E(已知技术)绘示传统半导体封装件的制造示意图。
图2绘示依照本发明第一实施例的半导体封装件的制造方法流程图。
图3A至3L绘示依照本发明第一实施例的半导体封装件的制造示意图。
图4A至4C绘示依照本发明另一实施例的封装体的形成示意图。
图5绘示依照本发明第二实施例的半导体封装件的制造方法中所使用的散热片上视图。
主要元件符号说明
10、100：半导体封装件
12、112、212：待封装元件
14、116、216：基板
16：晶片
18：散热结构
20：焊球
22、24：顶面
26、126：封装体
28、30：侧面
108、308：散热片
108a：第一面
108b：第二面
108c、308c：散热单元
108d：侧面
108s：外侧面
116a：第一基板表面
116b：第二基板表面
118、218：半导体元件
120：电性接点
122、222：封装模具
122a：段差结构
124、224：模穴
124a：第一子模穴
124b：第二子模穴
126a：一部分
126b：其余部分
128：第一定位件
130、230：另一模具
132、232：模穴底面
134：模穴开口
136：第二定位件
140：模具本体
142：已封装元件
144：刀具
146：喷砂工具
148、150：通道
238：封装粉末
310：切槽
310a：第一切槽
310b：第二切槽
310a1：第一子切槽
310b1：第二子切槽
A1：压力气体
F1、F2、F3：真空吸力
L1、L2：长度
S1、S2、S3：切割面
SP：填胶空间
P1、P11、P12：第一切割狭缝
P2：第二切割狭缝
S102-S120：步骤
T1：厚度
W1、W2、W3、W4：宽度
具体实施方式
第一实施例
请参照图2及图3A至3L，图2绘示依照本发明第一实施例的半导体封装件的制造方法流程图，图3A至3L绘示依照本发明第一实施例的半导体封装件的制造示意图。
于步骤S102中，如图3A所示，提供散热片108。散热片108单片的散热片，其具有相对的第一面108a与第二面108b并定义多个散热单元108c，其具有一突起结构。该突起结构的外形例如是圆形、矩形或其它外形，本实施例的散热单元108c的外形以圆形为例说明。藉由该突起结构，可缩短半导体元件118与散热单元108c之间的距离，使半导体元件118的产热可更快速地传导至散热单元108c。
然后，于步骤S104中，如图3B所示，以喷砂工具146，对散热片108的第一面108a及第二面108b进行一喷砂(Pumice)作业，使散热片108的第一面108a及第二面108b形成粗糙化表面，藉此使后续步骤S114中形成的封装体126与散热片108之间的结合性更佳。另一实施态样中，不需同时对散热片108的第一面108a及第二面108b进行喷砂作业，可仅对散热片108中与后续步骤S114中形成的封装体126接触的表面(例如是第一面108a)进行喷砂作业即可。
较佳但非限定地，粗糙化后的第一面108a的中心线平均粗糙度(Ra)大于2微米(μm)，如此使后续步骤S114中形成之封装体126与散热片108的第一面108a之间的结合性更佳。此处的中心线平均粗糙度值Ra指的是以中心线平均粗糙度法(Center line average roughness)测量所得的粗糙度。
然后，于步骤S106中，如图3C所示，提供待封装元件112。其中，待封装元件112包括基板116及多个半导体元件118。基板116具有相对的第一基板表面116a及第二基板表面116b，半导体元件118设于且电性连接于基板116的第一基板表面116a上。
接着，形成如图3I所示的封装体126于散热片108与待封装元件112之间。散热片108的材质可为一散热性较佳的金属，例如镍、锡、铜、铁、锌或铝。其中，可在散热片108表面覆盖上镍层、镍钯层或镍钯金层以避免氧化。
有多种方法可完成此封装体126形成步骤，以下以其中一种方法：转注成型(Transfer molding)技术为例说明。
然后，于步骤S108中，如图3D所示，提供封装模具122。其中，封装模具122具有模具本体140及第一定位件128。模具本体140具有模穴124、模穴底面132、模穴开口134及段差结构122a，第一定位件128设于模具本体140的段差结构122a的上表面上，此处的第一定位件128例如是定位销(pin)。段差结构122a与模穴底面132定义第一子模穴124a。段差结构122a与模穴开口134则定义第二子模穴124b，第一定位件128即位于第二子模穴124b内。
然后，于步骤S110中，如图3E所示，设置图3A的散热片108至封装模具122的第一子模穴124a内，散热片108的第二面108b设置于模穴底面132上。其中，散热片108的长度L1大致上等于第一子模穴124a的宽度W1，然此非用以限制本发明。
由于散热片108由多个散热单元108c形成的单片形式，故在本步骤S110中仅需对散热片108进行一次性的设置动作，即可使定义于散热片108上的多个散热单元108c一次设置于模穴124内，可大幅节省设置时间，提升生产效率。
然后，于步骤S112中，如图3F所示，设置待封装元件112至封装模具122的第二子模穴124b内。其中，待封装元件112以半导体元件118朝向模穴124的方式定位于封装模具122的段差结构122a上。当待封装元件112定位于封装模具122的段差结构122a上时，该些散热单元108c的位置对应于该些半导体元件118。
此外，如图3F中放大示意图所示，待封装元件112具有第二定位件136，例如是定位孔。待封装元件112藉由第一定位件128与第二定位件136的结合而定位于封装模具122上。透过第一定位件128与第二定位件136精准地结合，半导体元件118可精确地对应于散热单元108c；或者，于其它实施态样的位方式中，封装模具122及待封装元件112亦可省略第一定位件128及第二定位件136，在此情况下，可使待封装元件112的长度L2大致上等于第二子模穴124b的宽度W2，或者长度L2与宽度W2之间的尺寸差介于一可接受之定位误差范围内，如此一来，待封装元件112亦可精确地定位于第二子模穴124b内，使待封装元件112的半导体元件118与散热单元108c之间的对应关系较精确。
此外，在其它实施态样中，第一定位件128亦可为定位孔，而第二定位件136为定位销。
当待封装元件112定位于封装模具122上时，待封装元件112与散热片108之间以一填胶空间SP(第一子模穴124a)相隔，填胶空间SP用以容纳后续形成的封装体126。
然后，如图3G所示，进行一合模作业。以另一模具130抵压待封装元件112上，另一模具130并与封装模具122呈一合模状态。
然后，进行一抽真空作业。从另一模具130，以真空吸力F3吸附图3G所示的待封装元件112，以固定待封装元件112的位置。透过真空吸力F3，使待封装元件112紧贴于另一模具130上。相似地，从封装模具122，以真空吸力F2吸附图3G所示的散热片108，以固定散热片108的位置。透过真空吸力F2，使散热片108紧贴于封装模具122上。由于散热片108及待封装元件112紧贴于模具上，于后续封装步骤(步骤S114)中，可减少已封装元件142(已封装元件142绘示于图3I)的翘曲量。
封装模具122的模具本体140具有一通道148，通道148连接模穴124与一真空吸力装置(未绘示)。此外，另一模具130亦具有通道150，其相似于模具本体140的通道148。真空吸力F2及F3分别藉由通道148及150吸附散热片108及待封装元件112。
然后，于步骤S114中，如图3H所示，以例如灌入方式，形成封装体126填满散热片108与待封装元件112之间的填胶空间SP，使封装体126包覆半导体元件118。封装体126、待封装元件112及散热片108形成一如图3I所示已封装元件142。由于散热片108的长度L1大致上等于第一子模穴124a的宽度W1(如图3E所示)，故封装体126无法覆盖散热片108的侧面108d或仅能覆盖散热片108之侧面108d的甚少部分。其中，封装体126例如是封胶(molding compound)，其可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。封装体126亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术涂布封装体126，例如是压缩成型(compression molding)、或注射成型(injection molding)。当然，封装体126亦可为其它介电材质，例如是光阻剂。
然后，进行一脱模作业。例如，移开另一模具130，以露出图3H的待封装元件112。
然后，分离已封装元件142与封装模具122。例如，以顶出杆(未绘示)顶出已封装元件142。与封装模具122分离后的已封装元件142绘示于图3I。
然后，于步骤S116中，如图3J所示，以刀具或激光切割技术，从散热片108往封装体126的方向，形成数道第一切割狭缝P1。其中，第一切割狭缝P1依序切穿散热片108及封装体126的一部分126a，如图3J中局部J1的放大图所示。较佳但非限定地，第一切割狭缝P1的深度到达封装体126的厚度T1的一半。
该些第一切割狭缝P1沿着该些散热单元108c的边缘形成。进一步地说，如图3J中局部J2的放大上视图所示，相邻二道第一切割狭缝P11沿第一方向延伸，另相邻二道第一切割狭缝P12沿第二方向延伸，该第一方向大致上垂直于该第二方向。该相邻二道第一切割狭缝P11与该另相邻二道第一切割狭缝P12分离对应的散热单元108c。依此，在多道第一切割狭缝P1形成后，该些散热单元108c完全分离。
由于第一切割狭缝P1经过散热片108，故使散热单元108c的外侧面108s外露，如此可增加散热单元108c露出的散热面积，提升散热单元108c的散热效率。
由于第一切割狭缝P1不需完全切穿已封装元件142，故第一切割狭缝P1在形成过程中，已封装元件142较不会受到强烈的撕裂破坏(撕裂现象下容易产生毛边)，因此，对应第一切割狭缝P1形成的切割面S2所产生的毛边甚少、甚至不会产生毛边，或是产生可容许的毛边。
于另一实施态样中，在步骤S116之后，可应用图案化技术，形成一图案于散热单元108c。例如，以激光于散热单元108c的第二面108b切割出商标图案或产品型号。
然后，于步骤S118中，如图3K所示，形成多个电性接点120于基板116的第二基板表面116b。此处的电性接点120例如是焊球(solder ball)、导电柱(conductive pillar)或凸块(bump)，本实施例以焊球为例说明。
于步骤S118之前，可倒置(invert)待封装元件112，使基板116的第二基板表面116b朝上或朝向方便形成电性接点120的方位，然此倒置步骤并非用以限制本发明。在其它实施态样中，若不倒置即能形成电性接点120，则不需倒置步骤。
然后，于步骤S120中，如图3L所示，以刀具144或激光切割技术，从基板116往封装体126的方向，形成数道第二切割狭缝P2。其中，第二切割狭缝P2依序经过待封装元件112的基板116及封装体126的其余部分126b并延伸至对应的第一切割狭缝P1，以完全分离半导体元件118，以形成多个半导体封装件100。
由于第二切割狭缝P2不需经过整个封装体126及散热片108的厚度T1(因为第一切割狭缝P1已经过散热片108及封装体126的一部分)，故第二切割狭缝P2的切割深度较浅，使得对应第二切割狭缝P2所形成的切割面S3的毛边甚少，甚至不会产生毛边。此外，当对应第一切割狭缝P1(于步骤S116)所形成的切割面S2产生毛边时，藉由本步骤S120中第二切割狭缝P2的形成亦可将对应第一切割狭缝P1所产生的毛边切除，如此一来，在切割制程中就完成了去毛边处理，因此后续便不需额外的去毛边处理。
此外，第一切割狭缝P1的宽度W3与第二切割狭缝P2的宽度W4系相异，例如，第一切割狭缝P1的宽度W3大于第二切割狭缝P2的宽度W4，然于一实施态样中，第一切割狭缝P1的宽度W3可小于第二切割狭缝P2的宽度W4。于其它实施态样中，第一切割狭缝P1的宽度W3与第二切割狭缝P2的宽度W4亦可大致上相等。
虽然本实施例形成封装体126以转注成型技术为例说明，然于其它实施例中的封装体可以另一种技术：压缩成型(Compression molding)技术完成。请参照图4A至4C，其绘示依照本发明另一实施例的封装体的形成示意图。
如图4A所示，设置散热片108于封装模具222的模穴224内，其中散热片108的第一面108a设于封装模具222的模穴底面232上。此外，散热片108受到真空吸力F1的吸附而紧附于模穴底面232上。然后，铺撒封装粉末(powder)238于散热片108的第二面108b上。然后，压入位于待封装元件212上的半导体元件218于封装粉末238内。
此外，虽然图4A未绘示，然封装模具222及待封装元件212可分别具有相似于前述的第一定位件128及第二定位件136。
然后，如图4B所示，进行一合模作业。例如，以另一模具230抵压待封装元件212的基板216并与封装模具222呈一合模状态。之后，加热封装粉末238，使封装粉末238熔化后呈流动状态而均匀地包覆半导体元件218。高温流动的封装粉末238于冷却凝固后形成封装体。
然后，如图4C所示，进行一脱模作业。例如，移开另一模具230，以露出待封装元件212。
然后，分离待封装元件212与封装模具222。例如，以一压力气体A1推出待封装元件212。之后，可执行步骤S116至S120以形成多个半导体封装件。
第二实施例
第二实施例的半导体封装件的制造方法与第一实施例的半导体封装件的制造方法不同之处在于，半导体封装件在制造过程中所使用的散热片308具有多个切槽。
以下以图2的流程图来说明第二实施例的半导体封装件的制造方法。
于步骤S102中，请同时参照图5，其绘示依照本发明第二实施例的半导体封装件的制造方法中所使用的散热片上视图。提供散热片308，其中，散热片308以机械、激光或蚀刻方式形成多个切槽310，该些切槽310定义多个散热单元308c。由于切槽310之间仍以散热单元308c的材料连接，故散热片308一整片形式，其具有相似于第一实施例散热片108的”一次设置完成”(步骤S110)的特征。
切槽310例如是贯穿槽，其贯穿散热片308，然，在另一实施态样中(未绘示)，切槽310亦可为凹槽而不贯穿散热片308。切槽310由多道第一切槽310a及多道第二切槽310b所组成。每条第一切槽310a包括多个第一子切槽310a1，其大致上沿第三方向延伸且分离地设置，而每条第二切槽310b包括多个第二子切槽310b1，其大致上沿第四方向延伸且分离地设置，其中第三方向大致上垂直于第四方向。相对且相邻二第一子切槽310a1与相对且相邻二第二子切槽310b1围绕出单个散热单元308c的范围。
接下来的步骤S104至S114以及步骤S118相似于第一实施例，在此不重复说明。以下说明步骤S116及S120。
于步骤S116中，以刀具或激光切割技术，沿着第一切槽310a的延伸方向形成第一切割狭缝(未绘示)。由于本实施例的散热片308具有镂空的第一切槽310a，故切割刀具需切除的散热片材料减少，如此一来，可省力、快速地完成对散热片308的切割，此外，并可减少刀具磨耗，延长刀具的使用寿命。
于步骤S120中，沿着第二切槽310b的延伸方向形成第二切割狭缝(未绘示)。相似于第一子切槽310a1的特征，由于第二子切槽310b1的设计，故可省力、快速地完成对散热片308的切割，以及减少刀具磨耗，延长刀具的使用寿命。
本发明上述实施例所揭露的半导体封装件及其制造方法，可减少甚至消除切割后的半导体封装件的毛边量，增进半导体封装件的品质以及提升半导体封装件的生产速率。
综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当由权利要求书界定。

Claims (15)

1.一种半导体封装件的制造方法，包括：
设置多个半导体元件至一基板；
设置该基板与一散热片并列，其中该些半导体元件设置于该基板及该散热片之间；
形成一封装体于该散热片与该基板之间，其中该封装体包覆该些半导体元件；
形成多道第一切割狭缝，其中该些第一切割狭缝经过该散热片及该封装体的一部分；以及
形成多道第二切割狭缝，其中该些第二切割狭缝经过该基板及该封装体的其余部分并延伸至对应的该第一切割狭缝，藉以切割成数个该半导体封装件。
2.如权利要求1所述的制造方法，其特征在于，在提供该散热片的该步骤之后，该制造方法还包括：
对该散热片进行一喷砂作业，以使该散热片形成一粗糙化表面。
3.如权利要求1所述的制造方法，其特征在于，还包括：
提供一封装模具，其中该封装模具具有一模穴；
设置该散热片至该模穴内，其中，该散热片受到一真空吸力的吸附而固定于该模穴内；以及
设置该基板至该封装模具的该模穴内。
4.如权利要求3所述的制造方法，其特征在于，于提供该散热片的该步骤中，该散热片定义多个散热单元；于设置该基板至该封装模具的该模穴内的该步骤中，该些散热单元的位置对应于该些半导体元件；于形成该些第一切割狭缝的该步骤中，该些第一切割狭缝沿着该些散热单元的边缘形成。
5.如权利要求3所述的制造方法，其特征在于，于提供该散热片的该步骤中，该散热片具有多个切槽，该些切槽的分布定义该些散热单元；于形成该些第一切割狭缝的该步骤中，该些第一切割狭缝沿着该些切槽的延伸方向形成。
6.如权利要求3所述的制造方法，其特征在于，于设置该基板至该封装模具的该模穴内的该步骤中，该封装模具具有一第一定位件，该基板具有一第二定位件，该基板藉由该第一定位件与该第二定位件的结合而定位于该封装模具。
7.如权利要求6所述的制造方法，其特征在于，该第一定位件与该第二定位件中的一者定位销，该第一定位件与该第二定位件中的另一者是定位孔。
8.如权利要求1所述的制造方法，其特征在于，各该第一切割狭缝的宽度与对应的该第二切割狭缝的宽度相异。
9.一种半导体封装件的制造方法，包括：
设置多个半导体元件至一基板；
设置该基板与提供一散热片并列，其中该些半导体元件设置于该基板及该散热片之间；
提供一封装模具，其中该封装模具具有一模穴及一第一定位件；
设置该散热片至该模穴内；
设置该基板至该封装模具的该模穴内，该基板并具有一第二定位件，该基板藉由该第一定位件与该第二定位件的结合而定位于该封装模具；
形成一封装体于该散热片与基板之间，其中该封装体包覆该些半导体元件；
形成多道第一切割狭缝，其中该些第一切割狭缝经过该散热片及该封装体的一部分；
形成多道第二切割狭缝，其中该些第二切割狭缝经过该基板及该封装体的其余部分并延伸至对应的该第一切割狭缝，藉以切割成数个该半导体封装件。
10.如权利要求9所述的制造方法，其特征在于，于提供该散热片的该步骤之后，该制造方法还包括：
对该散热片进行一喷砂作业，以使该散热片形成一粗糙化表面。
11.如权利要求9所述的制造方法，其特征在于，于提供该散热片的该步骤中，该散热片定义多个散热单元；于设置该基板至该封装模具的该模穴内的该步骤中，该些散热单元的位置对应于该些半导体元件。
12.如权利要求11所述的制造方法，其特征在于，于提供该散热片的该步骤中，该散热片系具有多个切槽，该些切槽的分布定义该些散热单元；于形成该些第一切割狭缝的该步骤中，该些第一切割狭缝系沿着该些切槽往该封装体的延伸方向形成。
13.一种封装模具，适用于封装一待封装元件，该待封装元件具有一第二定位件，该封装模具包括：
一模具本体，具有一模穴及一段差结构；以及
一第一定位件，设于该段差结构上；
其中，该待封装元件藉由该第一定位件与该第二定位件的结合而定位于该封装模具的段差结构上。
14.如权利要求13所述的封装模具，其特征在于，该第一定位件与该第二定位件中之一者是定位销，该第一定位件与该第二定位件中之另一者是定位孔。
15.如权利要求13所述的封装模具，其特征在于，该模具本体还具有一通道，该通道连接该模穴与一真空吸力装置。
CN2010105645442A 2010-11-16 2010-11-16 半导体封装件的制造方法及制造其的封装模具 Active CN102064118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105645442A CN102064118B (zh) 2010-11-16 2010-11-16 半导体封装件的制造方法及制造其的封装模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105645442A CN102064118B (zh) 2010-11-16 2010-11-16 半导体封装件的制造方法及制造其的封装模具

Publications (2)

Publication Number Publication Date
CN102064118A CN102064118A (zh) 2011-05-18
CN102064118B true CN102064118B (zh) 2013-03-06

Family

ID=43999337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105645442A Active CN102064118B (zh) 2010-11-16 2010-11-16 半导体封装件的制造方法及制造其的封装模具

Country Status (1)

Country Link
CN (1) CN102064118B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
CN104377179B (zh) * 2013-08-15 2018-09-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104425403B (zh) * 2013-09-02 2017-12-12 日月光半导体制造股份有限公司 半导体封装件、其制造方法及其使用的切割冶具
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
CN106449557B (zh) * 2015-08-12 2019-05-31 旭宏科技有限公司 半导体散热片装置及使用该散热片的封装结构
CN105470199A (zh) * 2015-12-09 2016-04-06 华天科技（西安）有限公司 一种带散热片封装件的分离方法
CN106672619A (zh) * 2017-02-15 2017-05-17 苏州迈瑞微电子有限公司 塑封料转运设备及方法
CN108831839B (zh) * 2018-06-22 2020-03-24 苏州震坤科技有限公司 一种去除半导体塑封制程中所产生毛边的方法
CN111128766A (zh) * 2019-12-20 2020-05-08 江苏长电科技股份有限公司 一种改善翘曲的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204144A (zh) * 1997-06-27 1999-01-06 松下电子工业株式会社 树脂封装型半导体装置的制造方法
CN1591806A (zh) * 2003-09-05 2005-03-09 台湾积体电路制造股份有限公司 球门阵列封装及其封装方法
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204144A (zh) * 1997-06-27 1999-01-06 松下电子工业株式会社 树脂封装型半导体装置的制造方法
CN1591806A (zh) * 2003-09-05 2005-03-09 台湾积体电路制造股份有限公司 球门阵列封装及其封装方法
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法

Also Published As

Publication number Publication date
CN102064118A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN102064118B (zh) 半导体封装件的制造方法及制造其的封装模具
US7008825B1 (en) Leadframe strip having enhanced testability
US6841414B1 (en) Saw and etch singulation method for a chip package
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
CN101375389B (zh) 用于电路管芯的高热性能封装
US20060231944A1 (en) Thermally enhanced semiconductor package and fabrication method thereof
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP3440697B1 (en) Flat no-leads package with improved contact leads
CN101101880A (zh) 散热型封装结构及其制法
CN106711113B (zh) 具有集成散热片的半导体封装体
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US11764075B2 (en) Package assembly for plating with selective molding
CN113140523A (zh) 引线框架、具有冲切引线和锯切侧部的封装体及相应方法
US11735435B2 (en) Quad flat no lead package and method of making
US20130082407A1 (en) Integrated Circuit Package And Method
CN101101881A (zh) 散热型封装结构及其制法
TWI431697B (zh) 半導體封裝件之製造方法及製造其之封裝模具
US10741465B2 (en) Circuit module and method of manufacturing the same
US20170278810A1 (en) Embedded die in panel method and structure
JP4357278B2 (ja) 集積回路ダイ製作方法
CN109411450B (zh) 半导体封装装置和其制造方法
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
US20210217685A1 (en) Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
US20220157707A1 (en) Thin semiconductor package and manufacturing method thereof
US20220270957A1 (en) Quad flat no-lead (qfn) manufacturing process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant